Verifica di Sistemi. 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0
|
|
- Annabella Berti
- 8 anni fa
- Visualizzazioni
Transcript
1 Verifica di Sistemi 1.Qual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano direttamente le uscite c. Il latch ha le uscite sincrone d. Il latch commuta sul fronte di salita del segnale clock 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0 3. Il segnale di clock è un comando di sincronismo per: a. Il reset del Flip Flop b. Il set del Flip Flop c. La commutazione dell uscita d. La memorizzazione del dato 4. Si consideri un Flip Flop di tipo D: quale delle seguenti affermazioni è vera? a. Ad ogni colpo di clock il valore memorizzato viene complementato b. Ad ogni colpo di clock viene memorizzato il valore presente sull ingresso D c. Ad ogni colpo di clock il valore memorizzato viene complementato se sull ingresso D è presente il valore 1, lasciato inalterato altrimenti d. Ad ogni colpo di clock viene testato il valore degli ingressi S ed R: se questi valgono entrambi 1 viene memorizzato il valore 1 5. Si consideri un Flip Flop di tipo T: quale delle seguenti affermazioni è vera? a. Ad ogni colpo di clock il valore memorizzato viene complementato b. Ad ogni colpo di clock viene memorizzato il valore presente sull ingresso T c. Ad ogni colpo di clock il valore memorizzato viene complementato, se sull ingresso T è presente il valore 1, lasciato inalterato altrimenti d. Ad ogni colpo di clock viene testato il valore degli ingressi S ed R: se questi valgono entrambi 1 viene memorizzato il valore 1 6. Assegnato un Latch SR a porte NOR, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento degli ingressi S ed R. Si supponga inizialmente Qp=1.
2 7. Assegnato un Flip Flop di tipo D, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento dell ingresso D e del segnale di clock. Si supponga inizialmente Qp=0. 8.Un FF D è ha l ingresso collegato a Q; inizialmente l uscita Q=1. Come cambia Q al variare del clock? 9.Agli ingressi di un Latch SR vengono applicati in successione i seguenti livelli: S=1, R=0, S=0 e R=0. L uscita Q assume il livello? a. Q = 0 b. Q = 1 c. Q = indeterminato d. Q = stato precedente 10. Il latch SR a porte NAND non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0 11. Per trasformare un Flip Flop JK in un Flip Flop D è necessario: a. Collegare J con k b. Collegare J con k tramite una NOT c. Collegare K al clear d. Non è possibile tale trasformazione 12. Assegnato un Flip Flop di tipo T, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento dell ingresso T e del segnale di clock. Si supponga inizialmente Qp= Per trasformare un Flip Flop JK in un Flip Flop T è necessario: a. Collegare J con k b. Collegare J con k tramite una NOT c. Collegare J al preset d. Non è possibile tale trasformazione 14.Si consideri un Flip Flop di tipo JK con JK=11 in modo permanente (J collegato a Vcc e K collegato anch esso a Vcc): quale delle seguenti affermazioni è vera? a. L uscita Q rimane bloccata a 1 b. L uscita Q rimane bloccata a 0 c. La configurazione 11 non è ammessa d. Il FF JK cambia di stato ad ogni impulso di clock
3 Verifica di Sistemi 1. Il latch SR a porte NAND non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0 2. Si consideri un Flip Flop di tipo D: quale delle seguenti affermazioni è vera? a. Ad ogni colpo di clock il valore memorizzato viene complementato b. Ad ogni colpo di clock viene memorizzato il valore presente sull ingresso D c. Ad ogni colpo di clock il valore memorizzato viene complementato se sull ingresso D è presente il valore 1, lasciato inalterato altrimenti d. Ad ogni colpo di clock viene testato il valore degli ingressi S ed R: se questi valgono entrambi 1 viene memorizzato il valore 1 3. Si consideri un Flip Flop di tipo T: quale delle seguenti affermazioni è vera? a. Ad ogni colpo di clock il valore memorizzato viene complementato b. Ad ogni colpo di clock viene memorizzato il valore presente sull ingresso T c. Ad ogni colpo di clock il valore memorizzato viene complementato, se sull ingresso T è presente il valore 1, lasciato inalterato altrimenti d. Ad ogni colpo di clock viene testato il valore degli ingressi S ed R: se questi valgono entrambi 1 viene memorizzato il valore 1 4. Assegnato un Latch SR a porte NOR, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento degli ingressi S ed R. Si supponga inizialmente Qp=1. 5. Assegnato un Flip Flop di tipo D, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento dell ingresso D e del segnale di clock. Si supponga inizialmente Qp=0. 6. Per trasformare un Flip Flop JK in un Flip Flop T è necessario: a. Collegare J con k b. Collegare J con k tramite una NOT c. Collegare J al preset d. Non è possibile tale trasformazione 7. Il segnale di clock è un comando di sincronismo per: a. Il reset del Flip Flop b. Il set del Flip Flop
4 c. La commutazione dell uscita d. La memorizzazione del dato 8.Un FF D è ha l ingresso collegato a Q; inizialmente l uscita Q=0. Come cambia Q al variare del clock? 9.Agli ingressi di un Latch SR vengono applicati in successione i seguenti livelli: S=0, R=1, S=1 e R=0. L uscita Q assume il livello? a. Q = 0 b. Q = 1 c. Q = indeterminato d. Q = stato precedente 10. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0 11. Assegnato un Flip Flop di tipo T, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento dell ingresso T e del segnale di clock. Si supponga inizialmente Qp=1. 12.Si consideri un Flip Flop di tipo JK con JK=00 in modo permanente (J collegato a GND e K collegato anch esso a GND): quale delle seguenti affermazioni è vera? a. L uscita Q rimane bloccata a 1 b. L uscita Q rimane bloccata a 0 c. La configurazione 00 non è ammessa d. Il FF JK cambia di stato ad ogni impulso di clock 13. Per trasformare un Flip Flop JK in un Flip Flop D è necessario: a. Collegare J con k b. Collegare J con k tramite una NOT c. Collegare K al clear d. Non è possibile tale trasformazione 14.Qual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano direttamente le uscite c. Il latch ha le uscite sincrone d. Il latch commuta sul fronte di salita del segnale clock
5 1) Dopo aver trasformato i numeri decimali 187 e 156 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 183 e 126 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 166 e 196 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente
6 1) Dopo aver trasformato i numeri decimali 128 e 136 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 188 e 136 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 163 e 186 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente
7 1) Dopo aver trasformato i numeri decimali 136 e 186 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 158 e 179 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 142 e 173 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente
8 1) Dopo aver trasformato i numeri decimali 184 e 129 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 164 e 136 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 185 e 111 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente
9 1) Dopo aver trasformato i numeri decimali 196 e 116 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 133 e 191 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 122 e 190 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente
10 1) Dopo aver trasformato i numeri decimali 128 e 199 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 116 e 160 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 185 e 119 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente
11 1) Dopo aver trasformato i numeri decimali 112 e 160 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 144 e 193 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 155 e 106 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente
12 1) Dopo aver trasformato i numeri decimali 115 e 194 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 196 e 116 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 103 e 177 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente
13 1) Dopo aver trasformato i numeri decimali 172 e 188 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 106 e 196 in binario, porre 2) Sia il segnale l ingresso dei un flip flop D e successivamente
I CONTATORI SINCRONI
I CONTATORI SINCRONI Premessa I contatori sincroni sono temporizzati in modo tale che tutti i Flip-Flop sono commutato ( triggerati ) nello stesso istante. Ciò si realizza collegando la linea del clock
DettagliCONTATORI ASINCRONI. Fig. 1
CONTATORI ASINCRONI Consideriamo di utilizzare tre Flip Flop J K secondo lo schema seguente: VCC Fig. 1 Notiamo subito che tuttigli ingressi J K sono collegati alle Vcc cioe allo stato logico 1, questo
DettagliCalcolatori Elettronici
Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano
DettagliCircuiti sequenziali e elementi di memoria
Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock
DettagliClasse III specializzazione elettronica. Elettrotecnica e elettronica
Classe III specializzazione elettronica Elettrotecnica e elettronica Macro unità n 1 Sistema binario e porte logiche Sistema di numerazione binario: conversioni binario-decimale e decimale-binario Porte
DettagliReti sequenziali. Esempio di rete sequenziale: distributore automatico.
Reti sequenziali 1 Reti sequenziali Nelle RETI COMBINATORIE il valore logico delle variabili di uscita, in un dato istante, è funzione solo dei valori delle variabili di ingresso in quello stesso istante.
DettagliFlip-flop Macchine sequenziali
Flip-flop Macchine sequenziali Introduzione I circuiti digitali possono essere così classificati Circuiti combinatori Il valore delle uscite ad un determinato istante dipende unicamente dal valore degli
DettagliPROGRAMMAZIONE MODULARE
PROGRAMMAZIONE MODULARE ANNO SCOLASTICO 2013-2014 Indirizzo: ELETTROTECNICA - SIRIO Disciplina: ELETTRONICA Classe: 3^ Sezione: AES Numero di ore settimanali: 2 ore di teoria + 2 ore di laboratorio Modulo
DettagliProgrammazione modulare a.s.2015-2016
Programmazione modulare a.s.015-016 Indirizzo:Informatica \Disciplina: Telecomunicazioni Prof. MAIO Patrizia Rosi Filippo Classe:3 A 3 B Informatica ore settimanali 3 di cui di laboratorio) Libro di testo:telecomunicazioni
DettagliNome e Cognome. 2 Calcolare il valore efficace di una tensione sinusoidale con Vmax = 18 V
VERIFICA SCRITTA DI ELETTRONICA Classe IVME A. S. 2013/2014 27 ottobre 2013 [1,5 punti per gli esercizi 1-5-7-8; 1 punto per gli esercizio (2, 3, 4, 6)] Nome e Cognome. 1 Calcolare il valore di Vx nel
DettagliIntroduzione ai microcontrollori
Introduzione ai microcontrollori L elettronica digitale nasce nel 1946 con il primo calcolatore elettronico digitale denominato ENIAC e composto esclusivamente di circuiti a valvole, anche se negli anni
DettagliElementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
I circuiti elettronici capaci di memorizzare un singolo bit sono essenzialmente di due tipi: LATCH FLIP-FLOP. Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
DettagliArchitettura dei Calcolatori Reti Sequenziali Sincrone
Architettura dei Calcolatori Reti Sequenziali Sincrone Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Reti Sequenziali Sincrone Sommario: Introduzione, tipi e definizione Condizioni per il corretto
DettagliMacchine sequenziali sincrone. Macchine sincrone
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali sincrone Lezione 27 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea in Ingegneria
DettagliRegistri. «a2» 2013.11.11 --- Copyright Daniele Giacomini -- appunti2@gmail.com http://informaticalibera.net
«a2» 2013.11.11 --- Copyright Daniele Giacomini -- appunti2@gmail.com http://informaticalibera.net Registri Registri semplici....................................... 1823 Registri a scorrimento..................................
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliLezione 2 Circuiti logici. Mauro Piccolo piccolo@di.unito.it
Lezione 2 Circuiti logici Mauro Piccolo piccolo@di.unito.it Bit e configurazioni di bit Bit: una cifra binaria (binary digit) 0 oppure 1 Sequenze di bit per rappresentare l'informazione Numeri Caratteri
DettagliCorso di Calcolatori Elettronici I Flip-flop
Corso di Calcolatori Elettronici I Flip-flop Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso di Laurea in Ingegneria Informatica
Dettaglix y z F x y z F 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario
Esercitazione di Calcolatori Elettronici Prof. Gian Luca Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
DettagliEsercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche
Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Esercitazione 1 (Capitolo 2) Reti Logiche Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie
DettagliI CONTATORI. Definizioni
I CONTATORI Definizioni. I contatori sono dispositivi costituiti da uno o più flip-flop collegati fra loro in modo da effettuare il conteggio di impulsi applicati in ingresso. In pratica, i flip-flop,
DettagliFlip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
DettagliContatore asincrono esadecimale
Contatore asincrono esadecimale Il contatore asincrono è un circuito composto da un generatore di onde quadre (clock), quattro Flip Flop JK con Preset e Clear attivi a fronte logico basso. Preset, J e
DettagliISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016
ISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016 CLASSE 3 I Discip lina: Elettrotecnica ed Elettronica PROGETTAZIONE DIDATTICA ANNUALE Elaborata e sottoscritta dai docenti: cognome
DettagliCalcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin
Calcolatori Elettronici A a.a. 2008/2009 RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin 1 Esercizio 1: implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente
DettagliMacchine a Stati finiti
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@di.unimi.it Università degli Studi di Milano Riferimento al Patterson: Sezione B.0 /3 Sommario Macchine
DettagliLaboratorio di Architettura degli Elaboratori - A.A. 2012/13
Università di Udine - Facoltà di Scienze Matematiche, Fisiche e Naturali Corso di Laurea in Informatica Laboratorio di Architettura degli Elaboratori - A.A. 2012/13 Circuiti logici, lezione 1 Sintetizzare
DettagliReti sequenziali sincrone
Reti sequenziali sincrone Un approccio strutturato (7.1-7.3, 7.5-7.6) Modelli di reti sincrone Analisi di reti sincrone Descrizioni e sintesi di reti sequenziali sincrone Sintesi con flip-flop D, DE, T
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali
AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop
DettagliCorso di Laurea in Informatica Architetture degli Elaboratori
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Esonero del 25 maggio 2005 Esercizio 1 (punti 3) Una scheda di memoria di un telefono cellulare mette a disposizione 8Mbyte di
DettagliEsercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
Dettagli(competenze digitali) CIRCUITI SEQUENZIALI
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliCircuiti sequenziali. Circuiti sequenziali e applicazioni
Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti
DettagliCAPITOLO 2 CIRCUITI SEQUENZIALI
34 CAPITOLO 2 CIRCUITI SEQUENZIALI I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante, le uscite non dipendono solo dai livelli logici presenti sugli ingressi nello stesso istante
DettagliFONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali
FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno
DettagliChapter 1. Circuiti sequenziali: macchine a stati
Chapter 1 Circuiti sequenziali: macchine a stati Nella prima parte del corso ci siamo occupati dei circuiti combinatori. In un circuito combinatorio con un ouput Z funzione degli input X 1 ; : : : X n,
DettagliI Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
DettagliLATCH E FLIP-FLOP. Fig. 1 D-latch trasparente per ck=1
LATCH E FLIPFLOP. I latch ed i flipflop sono gli elementi fondamentali per la realizzazione di sistemi sequenziali. In entrambi i circuiti la temporizzazione è affidata ad un opportuno segnale di cadenza
DettagliLogica sequenziale: implementazione verilog
Logica sequenziale: implementazione verilog Lucidi del Corso di Elettronica Digitale Modulo 10 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
DettagliLatch in verilog. Logica sequenziale: implementazione verilog. Latch SR verilog: strutturale. Latch SR verilog
Latch in verilog Logica sequenziale: implementazione verilog Lucidi del Corso di Elettronica igitale Modulo 10 Università di Cagliari ipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica
Dettaglibus interno bus esterno bus di sistema
Il bus di sistema, presente in tutti i calcolatori, è composto 50-150 fili in rame in funzione del indirizzamento e del n di bit dati realizzati sulla scheda madre. Dotato di connettori separati ad intervalli
DettagliEsercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S 7
Compito A Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S 3 1/1 0/0 S 6 S 7 S 1 S 2 S 4 S 5 0/0 1/1 Esercizio 2 (15 punti) Progettare un
DettagliPSPICE Circuiti sequenziali principali
PSPICE Circuiti sequenziali principali Davide Piccolo Riccardo de Asmundis Elaboratori 1 Circuiti Sequenziali Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato
DettagliOperazioni Aritmetiche e Codici in Binario Giuseppe Talarico 23/01/2013
Operazioni Aritmetiche e Codici in Binario Giuseppe Talarico 23/01/2013 In questo documento vengono illustrate brevemente le operazioni aritmetiche salienti e quelle logiche ad esse strettamente collegate.
DettagliAlgebra Booleana 1 ALGEBRA BOOLEANA: VARIABILI E FUNZIONI LOGICHE
Algebra Booleana 1 ALGEBRA BOOLEANA: VARIABILI E FUNZIONI LOGICHE Andrea Bobbio Anno Accademico 2000-2001 Algebra Booleana 2 Calcolatore come rete logica Il calcolatore può essere visto come una rete logica
DettagliL interruttore Microfonico
L interruttore Microfonico Descrizione Questo circuito si attiva quando capta un suono forte o un rumore (es. il battito delle mani) La sensibilità dell ingresso può essere variata in base al tipo di rumore
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliSintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ) dove: I è l insieme finito dei simboli d ingresso
Dettagliacquisire informazioni su grandezze analogiche, trasformandole in stringhe di bit
Convertitori analogico/digitali Un convertitore analogico digitale ha la funzione inversa a quella di un convertitore DAC, poiché il suo scopo è quello di permetter ad un sistema a microprocessore di acquisire
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliSintesi di Reti Sequenziali Sincrone
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it a.a. 2007-2008 http://digilander.libero.it/rosario.cerbone Sintesi di Reti Sequenziali Sincrone
DettagliESAME di PROGETTAZIONE di SISTEMI DIGITALI. Nome e Cognome
ESAME di PROGETTAZIONE di SISTEMI DIGITALI 11 Febbraio 2016 FILA A Nome e Cognome Esercizio 1 (6 punti). Si considerino otto registri R 1... R 8. Si progetti una rete di interconnessione tale che: se R
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliPOLITECNICO DI MILANO
POLITENIO I MILNO www.polimi.it ELETTRONI per ingegneria IOMEI prof. lberto TOSI Sommario Reti digitali Numerazione IGIT, Porte logiche NOT, N, OR Sintesi reti combinatorie SoP, PoS, KRNUGH Registri sequenziali
DettagliControllo Remoto tramite Telefono Cellulare
I.T.I. Modesto PANETTI B A R I Via Re David, 186-70125 BARI 080-542.54.12 - Fax 080-542.64.32 Internet http://www.itispanetti.it email : BATF05000C@istruzione.it A.S. 2009/2010 LABORATORIO DI TELECOMUNICAZIONI
DettagliAmbiente di apprendimento
ELETTROTECNICA ED ELETTRONICA MAIO LINO, PALUMBO GAETANO 3EET Settembre novembre Saper risolvere un circuito elettrico in corrente continua, e saperne valutare i risultati. Saper applicare i teoremi dell
DettagliEsercitazione RSS FONDAMENTI DI INFORMATICA B. Università degli studi di Parma Dipartimento di Ingegneria dell informazione DIDATTICA A DISTANZA
Esercitazione RSS FONDAMENTI DI INFORMATICA B DIDATTICA A DISTANZA Università degli studi di Parma Dipartimento di Ingegneria dell informazione tutore: Ing. A. Tibaldi 6 maggio 2002 INDICE 1 Indice 1 Macchine
DettagliModulo 8. Elettronica Digitale. Contenuti: Obiettivi:
Modulo 8 Elettronica Digitale Contenuti: Introduzione Sistemi di numerazione posizionali Sistema binario Porte logiche fondamentali Porte logiche universali Metodo della forma canonica della somma per
DettagliCircuiti Sequenziali
Circuiti Sequenziali 1 Ingresso Circuito combinatorio Uscita Memoria L uscita al tempo t di un circuito sequenziale dipende dagli ingressi al tempo (t) e dall uscita al tempo (t- t ) Circuiti sequenziali
DettagliCALEFFI www.caleffi.com
CALEFFI www.caleffi.com 18020.01 Termostato sonda ambiente con orologio digitale e selettore codice 151002 Descrizione e funzione Termostato sonda ambiente con selettore a tre posizioni ed orologio digitale
DettagliCap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche
Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche 3.1 LE PORTE LOGICHE E GLI OPERATORI ELEMENTARI 3.2 COMPORTAMENTO A REGIME E IN TRANSITORIO DEI CIRCUITI COMBINATORI I nuovi
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Elementi di memoria
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Elementi di memoria Sommario Elementi di memoria LATCH FLIP-FLOP 25/06/2010 Corso di Reti Logiche 2009/10 2 Elementi di memoria I circuiti elettronici
DettagliMacchine sequenziali
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali Lezione 14 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Automa a Stati Finiti (ASF) E una prima astrazione di
DettagliFlip flop: tempificazione latch ed edge-triggered
Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità
DettagliVerificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo. Dip switch Pulsante n.a. Octal tri-state buffer IC2 = MM 2114
SCH 31 Scrittura/lettura RAM Obiettivi Strumenti e componenti Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo S1 S5 P1 IC1 = 74LS244 Dip switch Pulsante n.a. Octal tri-state
DettagliPrefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...
Indice Prefazione del Prof. Filippo Sorbello........................... VII Prefazione del Prof. Mauro Olivieri............................ Prefazione degli autori.........................................
DettagliLe reti sequenziali sincrone memorizzano il proprio stato in dei FF-D
Reti Sincrone Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Le variabili di stato future sono quelle all ingresso dei FF-D mentre le variabili di stato presente sono le uscite dei
DettagliMacchine a stati finiti. Sommario. Sommario. M. Favalli. 5th June 2007
Sommario Macchine a stati finiti M. Favalli 5th June 27 4 Sommario () 5th June 27 / 35 () 5th June 27 2 / 35 4 Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:
DettagliMacchine a stati finiti. Sommario. Sommario. M. Favalli. Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:
Sommario Macchine a stati finiti M. Favalli Engineering Department in Ferrara 4 Sommario (ENDIF) Analisiesintesideicircuitidigitali / 35 (ENDIF) Analisiesintesideicircuitidigitali 2 / 35 4 Le macchine
DettagliSERVICE BROWSER. Versione 1.0
SERVICE BROWSER Versione 1.0 25/09/2008 Indice dei Contenuti 1. Scopo del documento... 3 2. Introduzione... 3 3. Accordi di Servizio... 4 4. Servizi... 5 5. Servizio: Schede Erogatori... 8 6. Servizio:
DettagliCORSO BASE DI ELETTRONICA (competenze digitali)
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliDISPLAY REMOTO PILOTATO DALLA SERIALE. LCD_SERv10
DISPLAY REMOTO PILOTATO DALLA SERIALE su CPU18LCD LCD_SERv10 035-693737 1 FUNZIONI del sistema: Il sistema è composto da: 1. una scheda con a bordo ÄÅ Un regolatore 12Vcc / 7Vcc Ä a 5Vcc ÄÇ Un microprocessore
DettagliProva d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliMinistero dell Istruzione, dell Università e della Ricerca Ufficio Scolastico Regionale per la Sardegna
Ministero dell Istruzione, dell Università e della Ricerca Ufficio Scolastico Regionale per la Sardegna ISTITUTO DI ISTRUZIONE SUPERIORE BUCCARI MARCONI Indirizzi: Trasporti Marittimi / Apparati ed Impianti
DettagliAlgebra di Boole. Le operazioni, nell algebra booleana sono basate su questi tre operatori: AND ( ), OR ( + ),NOT ( )
Algebra di Boole L algebra di Boole prende il nome da George Boole, matematico inglese (1815-1864), che pubblicò un libro nel 1854, nel quale vennero formulati i principi dell'algebra oggi conosciuta sotto
DettagliInformatica Generale 02 - Rappresentazione numeri razionali
Informatica Generale 02 - Rappresentazione numeri razionali Cosa vedremo: Rappresentazione binaria dei numeri razionali Rappresentazione in virgola fissa Rappresentazione in virgola mobile La rappresentazione
DettagliPanasonic. Analog Pbx System KX-TES 824 (NE) e TEA308 (NE) Chiamate senza restrizioni (PIN,Codice Conto e Cambio COS)
Panasonic Analog Pbx System KX-TES 824 (NE) e TEA308 (NE) Chiamate senza restrizioni (PIN,Codice Conto e Cambio COS) Centrale Telefonica KX-TES 824 e TEA308 Informazione Tecnica N 010 Panasonic Italia
DettagliPROGRAMMA SVOLTO E L E T T R O N I C A Anno Scolastico 2014/2015 Classe III Ae Prof. Boldrini Renato Prof. Procopio Sostene
PROGRAMMA SVOLTO E L E T T R O N I C A Anno Scolastico 2014/2015 Classe III Ae Prof. Boldrini Renato Prof. Procopio Sostene LIBRI DI TESTO: Autore: Conte/Ceserani/Impallomeni Titolo: ELETTRONICA ED ELETTROTECNICA
DettagliFlip-flop e loro applicazioni
Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop trasparenti Architettura master-slave Flip-flop non trasparenti
DettagliCircuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
DettagliFONDAMENTI DI LOGICA DIGITALE 1 DL 3155E20 LOGICA. Blocchi funzionali. Argomenti teorici
L1 LOGICA FONDAMENTI DI LOGICA DIGITALE 1 Concetti di logica: teoremi fondamentali dell'algebra booleana Sistema binario Funzioni logiche Descrizione algebrica delle reti logiche e le tavole della verità
DettagliElettronica Sistemi Digitali 09. Flip-Flop
Elettronica Sistemi igitali 09. Flip-Flop Roberto Roncella Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop
DettagliCOMBINATORE TELEFONICOMOD. KIM10GSM Istruzioni Base
TechnologicalSupport S.N.C. di Francesco Pepe & C. Via Alto Adige, 23 04100 LATINA (ITALY) Tel +39.0773621392 www.tsupport1.com Fax +39.07731762095 info@tsupport1.com P. I.V.A. 02302440595 COMBINATORE
DettagliLSS Reti Logiche: circuiti sequenziali
LSS 2016-17 Reti Logiche: circuiti sequenziali Piero Vicini A.A. 2017-2018 Circuiti combinatori vs sequenziali L output di un circuito combinatorio e solo funzione del valore combinatorio degli ingressi
DettagliAlcuni complementi sulle successioni
Alcuni complementi sulle successioni 1 (Teorema del confronto) Siano {a n } e {b n } due successioni regolari tali che si abbia a n b n n N. (1) Allora: a n b n. (2) Dim. Sia L = a n ed L = b n. Se L =
DettagliESAME di PROGETTAZIONE di SISTEMI DIGITALI. Nome e Cognome Secondo Esonero
ESAME di PROGETTAZIONE di SISTEMI DIGITALI 21 Gennaio 2016 FILA A Nome e Cognome Secondo Esonero Esame Esercizio 1 (5 punti). Si considerino due registri sorgente S 0 ed S 1 e quattro registri destinazione
DettagliANALISI DELLA SITUAZIONE LIVELLO COGNITIVO
Disciplina: Telecomunicazioni Classe: A.S. 2014-2015 3^ AI (ITT) Docente: Codocente: Prof. Zicaro Rosario Damiano Prof. Zipoli Roberto ANALISI DELLA SITUAZIONE LIVELLO COGNITIVO La classe è formata da
DettagliCorso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo
orso di alcolatori Elettronici I Elementi di memoria ing. Alessandro ilardo orso di Laurea in Ingegneria Biomedica Reti logiche con memoria In molte situazioni è necessario progettare reti logiche sequenziali,
DettagliTraccia delle soluzioni
Corso di Ingegneria del software Secondo appello 29 gennaio 2008 V. Ambriola, L. Semini Dipartimento di Informatica, Università di Pisa a.a. 2007/08 La prova si svolge a libri chiusi (non è permessa la
DettagliMisure di frequenza e di tempo
Misure di frequenza e di tempo - 1 Misure di frequenza e di tempo 1 - Contatori universali Schemi e circuiti di riferimento Per la misura di frequenza e di intervalli di tempo vengono diffusamente impiegati
DettagliTesti di Esercizi e Quesiti 1
Architettura degli Elaboratori, 2009-2010 Testi di Esercizi e Quesiti 1 1. Una rete logica ha quattro variabili booleane di ingresso a 0, a 1, b 0, b 1 e due variabili booleane di uscita z 0, z 1. La specifica
DettagliDESCRIZIONE DEL FUNZIONAMENTO
I FLIP FLOP 1.1. Flip Flop Set Reset In figura è rappresentato un f/f set reset con porte NAND. Si tratta del blocco fondamentale alla base di tutti i tipi di F/F. Tabella di verità del Flip Flop Set Reset
DettagliQ1 D. CK Qn CK Q1. E3x - Presentazione della lezione E3
E3x - Presentazione della lezione E3 1/1- Obiettivi» ivisori di frequenza e contatori asincroni» Contatori sincroni» Shift register e convertitori SIPO e PISO» Concetto elementare di macchina a stati finiti
DettagliMatematica Computazionale Lezione 4: Algebra di Commutazione e Reti Logiche
Matematica Computazionale Lezione 4: Algebra di Commutazione e Reti Logiche Docente: Michele Nappi mnappi@unisa.it www.dmi.unisa.it/people/nappi 089-963334 ALGEBRA DI COMMUTAZIONE Lo scopo di questa algebra
DettagliUNIVERSITA DEGLI STUDI DI BRESCIA Facoltà di Ingegneria
ESAME DI STATO DI ABILITAZIONE ALL'ESERCIZIO DELLA PROFESSIONE DI INGEGNERE PRIMA PROVA SCRITTA DEL 22 giugno 2011 SETTORE DELL INFORMAZIONE Tema n. 1 Il candidato sviluppi un analisi critica e discuta
DettagliLatch in verilog. Logica sequenziale: implementazione verilog. Latch SR verilog: strutturale. Latch SR verilog
Latch in verilog Logica sequenziale: implementazione verilog Lucidi del Corso di Elettronica igitale Modulo 11 Università di Cagliari ipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6. Prof. Rosario Cerbone
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it http://digilander.libero.it/rosario.cerbone a.a. 2008-2009 Circuiti Sequenziali In questa
DettagliElettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT
Elettronica Digitale. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT Paragrafi del Millman Cap. 6 6.- 6.4 M. De Vincenzi AA 9- Sistema
DettagliLogica sequenziale: implementazione verilog
Logica sequenziale: implementazione verilog Lucidi del Corso di Elettronica igitale Modulo 11 Università di Cagliari ipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
DettagliFSM: Macchine a Stati Finiti
FSM: Macchine a Stati Finiti Sommario Introduzione Automi di Mealy Automi di Moore Esempi Introduzione Metodo per descrivere macchine di tipo sequenziale Molto utile per la descrizione di Unità di controllo
Dettagli