Architettura. Argomenti. Modello di Von Neumann. Corso di Laurea in Ingegneria Biomedica aa 2003/2004. Ing. Antonio Coronato. Modello di Von Neumann

Transcript

1 Architettura Corso di Laurea in Ingegneria Biomedica aa 2003/2004 Ing. Antonio Coronato 1 Argomenti Modello di Von Neumann, Bus, Memoria centrale e dispositivi Data Path delle architetture di Von Neumann Memorie 2 Modello di Von Neumann Esecutore di algoritmi Gestisce due classi di informazioni Istruzioni Informazioni che individuano le operazioni da eseguire Informazioni oggetto di elaborazioni Architettura: Controlli Unita di Controllo Controlli Controlli Controlli Unita di ingresso Memoria Unita di uscita ALU 3

2 Modello di Von Neumann (2) Unità di ingresso E l unità che si occupa dell acquisizione dei dati dal mondo esterno Unità di uscita E l unità che si occupa della presentazione dei dati al mondo esterno Unità di E l unità che si occupa della memorizzazione delle informazioni (dati ed istruzioni) Arithmetic Logic Unit (ALU) E l unità che si occupa dell esecuzione delle operazioni logiche ed aritmetiche Unità di controllo E l unità che interpreta le istruzioni da eseguire e coordina le operazioni delle altre unità 4 Architetture reali 4 elementi funzionali: (dati/istruzioni) interfacce Interfacce 5 Hertz Unità di misura della frequenza Dimensionamento MHz Bit Unità di misura della dimensione dell informazione Secondo Unità di misura del tempo Interfacce Bit/s unità di misura della velocità di trasmissione GHz MByte ns KBit/s 6

3 Fattori di proporzionalità Valore Fattore di proporzionalita Frequenza, tempo, etc. Memoria Giga (G) Mega (M) Kilo (K) milli 10-1 micro 10-2 nano Funzionamento sincrono La macchina è temporizzata da un segnale periodico (clock) Se il periodo del segnale è T secondi, la sua frequenza è 1/T Hz La velocità di esecuzione dipende dal clock All aumentare della frequenza aumenta anche la velocità T Interfacce di I/O 8 Elementi di Memoria Flip-Flop E il dispositivo di elementare perché memorizza un solo bit Flip-Flop Esempio 1 Registri e celle di Sono elementi di complessi costituiti da sequenze di Flip- Flop Possono memorizzare stringhe di bit di lunghezza fissa Registro a 16 bit Esempio

4 Tipologie di Random Access Memory (RAM) Il tempo di accesso non dipende dalla posizione del dato all interno della Read Only Memory (ROM) Memorie a sola lettura Non Volatili Conservano le informazioni memorizzate anche se viene tolta l alimentazione Volatili Perdono le informazioni quando viene tolta l alimentazione 10 Memoria centrale Sequenza di celle di di uguale lunghezza Ogni cella (o word) di è formata da h flip-flop ed è individuata da un indirizzo Esempio di a parallelismo 16 (word da 16 bit) e di N locazioni 1 a locazione 2 a locazione 3 a locazione Indirizzo N a locazione N-1 bit byte = 8 bit 1 byte 2 byte 11 Memoria centrale (2) Capacità Quantità di informazione memorizzabile Tempo di accesso Tempo che intercorre tra l istante in cui viene richiesta una operazione di lettura e l istante in cui il dato è reso disponibile Tempo di ciclo Tempo che intercorre tra due operazioni di lettura successive Tempo di ciclo Tempo di accesso t 0 Istante in cui viene richiesta una lettura t 1 Istante in cui il dato è reso disponibile t 2 Istante in cui la è pronta per una nuova operazione t 0 t 1 t 2 t 12

5 Memoria centrale (3) Caratteristiche: Accesso casuale: il tempo di accesso non dipende dalla posizione del dato all interno della Tempo di accesso basso Tempo di ciclo maggiore del Tempo di accesso Dimensioni limitate Volatilità: i dati in centrale sono persi quando viene tolta l alimentazione elettrica Parole di (word) Le memorie attuali sono costituite da word da 4 byte 13 Gerarchia di (2) Memoria cache Memoria di interscambio dei dati tra la centrale ed il processore Tempo di accesso molto basso ma capacità limitata Hard Disk Memoria non volatile riscrivibile Tempo di accesso alto ma capacità molto elevata CD-ROM Memoria non volatile di tipo ROM Tempo di accesso alto ma capacità elevata Memoria removibile Floppy disk Memoria non volatile riscrivibile Tempo di accesso alto e capacità molto limitata Memoria removibile Sempre meno utilizzata a favore del CD-ROM 14 Gerarchia di (2) Classificazione delle memorie rispetto al tempo di accesso ed alla capacità I valori sono legati alle tecnologie e quindi velocemente variabili, ma i rapporti si mantengono più o meno inalterati Tempo di accesso ~ms Hard Disk 60ns 5ns Cache Memoria centrale 512KB 128MB 20GB Capacità 15

6 Central Processing Unit Ingloba l unità logico-aritmetica e l unità di controllo del modello di Von Neumann Principali elementi di dell unità OP1 Registro per la memorizzazione del primo operando OP2 Registro per la memorizzazione del secondo operando R Registro per la memorizzazione del risultato Instruction Register Registro per la memorizzazione dell istruzione da eseguire Program Counter Registro per la memorizzazione dell indirizzo della prossima istruzione da eseguire Status Register Registro per la memorizzazione dello stato del processore Funzionamento sincrono Dal segnale di clock esterno viene derivato un clock interno alla caratterizzato da una frequenza molto maggiore dati dati dati controlli istruzioni R OP1 OP2 controlli IR ALU Parte di controllo SR PC 16 flag Istruzioni del processore Ogni processore è caratterizzato da un insieme di istruzioni che può eseguire Formato delle istruzioni macchina Le istruzioni macchina sono rappresentate da sequenze di bit di lunghezza fissa Nella sequenza si individuano tre parti: Codice operativo specifica l operazione elementare da eseguire Modalità di indirizzamento specifica se l operando è presente nell istruzione o in Operandi Individuano i dati oggetto dell operazione codice operativo indirizzamento operandi 17 Bus di sistema Sistema di collegamento tra le diverse unità dell architettura Trasferimento di dati Trasferimento di istruzioni Trasferimento di indirizzi BUS Consente il trasferimento dei dati da un unità verso un altra unità Consente anche il trasferimento da un unità verso più unità BUS 18

7 Interfacce di Ingresso/uscita Natura eterogenea dei dispositivi (periferiche): tastiera, video, stampante dischi, rete, modem 19 Interfacce di Ingresso/uscita Le interfacce nascondono l eterogeneità: registri dati (R): registri per il transito dei dati da/verso le periferiche registro stato (S): registro per la memorizzazione dello stato del dispositivo e del controllo R S S S R R 20 Esecuzione dei programmi Caricamento del programma in in forma binaria leggi un valore e mettilo nella cella leggi un valore e mettilo nella cella leggi un valore e mettilo nella cella leggi un valore e mettilo nella cella carica il registro A con il contenuto della cella carica il registro B con il contenuto della cella somma i contenuti dei registri A e B e metti il risultato in A immagazzina il contenuto del registro A nella cella carica il registro A con il contenuto della cella carica il registro B con il contenuto della cella somma i contenuti dei registri A e B e metti il risultato in A cella cella cella cella cella cella cella cella xxxxxxxx cella16 xxxxxxxx cella 17 21

8 Funzionamento sequenziale Il processore esegue il ciclo Fetch Prelievo ed interpretazione dell istruzione Operand Assembly Preparazione degli operandi Execute Esecuzione dell istruzione e scrittura del risultato Fetch Operand Assembly Execute 22 Funzionamento sequenziale (2) Fetch Dalla viene prelevata l istruzione puntata dal registro PC L istruzione viene interpretata e si comanda il trasferimento degli operandi verso l ALU dato 1 dato 2 dato m istruzione 1 IR istruzione 2 PC istruzione n Interfacce 23 Funzionamento sequenziale (3) Operand Assembly Gli operandi vengono trasferiti nei registri della dato 1 dato 2 OP1 dato m OP2 istruzione 1 istruzione 2 istruzione n Interfacce 24

9 Funzionamento sequenziale (4) Execute L istruzione viene eseguita Il risultato viene trasferito in Il registro PC viene aggiornato dato 1 dato 2 dato m R istruzione 1 istruzione 2 istruzione n Interfacce 25