Architettura degli Elaboratori

Transcript

1 Archtettura degl Elaborator - 1 Unverstà degl Stud d Padova Facoltà d Scenze MM.FF.NN. Corso d Laurea Trennale n Informatca docente: Alessandro Sperdut Informazon General Lucd ed esercz dsponbl n formato elettronco Modaltà d esame: d norma: scrtto obblgatoro con orale opzonale n cas eccezonal (es. studente che copa durante la prova d esame scrtta): scrtto ed orale obblgator Regstrazone dell esame: SOLO nelle date deputate alla regstrazone (una data per appello d esame) entro l anno accademco (30 Settembre 2008), altrment s PERDE l voto Archtettura degl elaborator -1 Pagna 2 Archtettura degl elaborator A. Sperdut

2 Obettv del Corso Descrzone dell archtettura degl elaborator n ambto locale dal punto d vsta funzonale e tecnologco Introdurre prncp e le tecnche general (per aumentare l effcenza e facltà d uso degl elaborator), vald ndpendentemente da dettagl mplementatv d ogn specfca archtettura Test d rfermento: W. Stallngs. Archtettura e organzzazone de calcolator 6/E - Progetto e prestazon Pearson Educaton Itala J L Hennessy & D A Patterson Computer Archtecture A Quanttatve Approach ISBN (consultazone) Archtettura degl elaborator -1 Pagna 3 Contenuto del Corso 1. Struttura e funzone della CPU [Ch. 12] 2. Processor RISC [Ch. 13] 3. Memora cache [Ch. 4] 4. Memora nterna [Ch. 5] 5. Memora esterna [Ch. 6] 6. Input/Output [Ch. 7] Archtettura degl elaborator -1 Pagna 4 Archtettura degl elaborator A. Sperdut

3 Struttura e funzone della CPU Cercheremo d rspondere alle seguent domande: - Come s dfferenzano le CPU dal punto d vsta de regstr e del loro uso? - Come può una CPU organzzare calcol relatv alla esecuzone delle struzon n modo da essere pù effcente? effcente: utlzzare al meglo tutte le component della CPU n modo da non avere component nattve (neffcenza) ppelnng: - ogn struzone, quando è eseguta, passa attraverso stad separat d esecuzone (ad es.: fetch, decodfca, calcolo ndrzz, ); - dea: mantenere tutt gl stad attv eseguendo pù struzon, come n una catena d montaggo (ogn stado lavora contemporaneamente su una struzone dversa) Archtettura degl elaborator -1 Pagna 5 Processor RISC Cercheremo d rspondere alle seguent domande: - Qual sono le struzon pù frequentemente utlzzate da programm scrtt ne lnguagg ad alto lvello? - S può utlzzare la rsposta alla prma domanda per decdere quale deve essere l set delle struzon da mplementare per una CPU? Reduced Instructon Set Computer (RISC): - un rdotto nseme d struzon, tutte dello stesso formato - un elevato numero d regstr o l mpego d un complatore che ne ottmzza l uso - partcolare attenzone all ottmzzazone della ppelne Archtettura degl elaborator -1 Pagna 6 Archtettura degl elaborator A. Sperdut

4 Memora Cache Cercheremo d rspondere alla seguente domanda: - Memore RAM: - quelle veloc sono molto costose e d capactà lmtata; - quelle d grossa capactà sono lente ma economche; come è possble combnare l uso d quest due tp d memore n modo da avere una memora RAM: - d grossa capactà - abbastanza veloce - economca? Gerarcha d memora: - la CPU rchede dat necessar alla memora veloce (Cache) - se la Cache non l contene, l rchede alla memora pù lenta che contene tutt dat - qund dat rfert frequentemente s troveranno n Cache Archtettura degl elaborator -1 Pagna 7 Memora Interna Cercheremo d rspondere alle seguent domande: - Che tpo d memora, e quale tecnologa, vene usata per la memora Cache? SRAM (statc RAM) - Che tpo d memora, e quale tecnologa, vene usata per la RAM pù lenta ma pù capente? DRAM (dynamc RAM) - Come s possono organzzare pù modul d DRAM per avere un accesso pù veloce ed effcente? DRAM sncrona, DRAM RamBus Archtettura degl elaborator -1 Pagna 8 Archtettura degl elaborator A. Sperdut

5 Input/Output Cercheremo d rspondere alle seguent domande: - Come vengono organzzate e gestte le operazon d nput/output fra la CPU ed dspostv estern (dsco rgdo, tastera, vdeo, )? - Cosa è un modulo d I/O? Qual funzonaltà svolge? Quale è la sua struttura? - Qual sono le alternatve possbl d gestone dell I/O? - I/O da programma - I/O drven (gudato da nterrupt) - accesso dretto alla memora (DMA) - Cosa è un canale o processore d I/O? Archtettura degl elaborator -1 Pagna 9 Memora Esterna Cercheremo d rspondere alle seguent domande: - Come vene memorzzata l nformazone n un dsco rgdo? - Come s accede all nformazone n un dsco rgdo? - Come s possono usare pù dsch rgd n parallelo n modo da recuperare pù velocemente le nformazon e preservarla da guast? Redundant Array of Independent Dsk (RAID) - Come vene memorzzata l nformazone n un CD-ROM o DVD? - Con quale tecnologa? Archtettura degl elaborator -1 Pagna 10 Archtettura degl elaborator A. Sperdut