Tutorato di Calcolatori Elettronici. Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica

Transcript

1 Tutorato di Ing. Roberto Casula Ing. Rita Delussu Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica Progettare un riconoscitore della sequenza Si usino FF-T per il modulo di memorizzazione dello stato. Semplificare le espressioni delle reti di transizione dello stato con le mappe di Karnaug. Si calcoli anche la rete logica di transizione dell uscita. Capitolo 2: Reti Logiche Sequenziali 1 2 La Tabella di Flusso è data da: Stato Successivo / Uscita Stato Presente X=0 X=1 S0 S1/0 S0/0 S1 S2/0 S0/0 S2 S2/0 S3/0 S3 S1/1 S0/0 con S0=00, S1=01, S2=10 e S3=11 3 4

2 Progettare una rete sequenziale che presenti un ingresso X e un uscita Z posta a 1 ogni volta che viene riconosciuta la sequenza Si richiede: 1. il diagramma degli stati, la tabella di flusso e la tabella delle transizioni. 2. il calcolo delle forme minime delle variabili di eccitazione dei flip flop con le mappe di Karnaugh. Si usino flip flop JK. Calcolare anche la rete combinatoria per l uscita Z. 5 6 Progettare una rete sequenziale che presenti un ingresso X e un uscita Z posta a 1 ogni volta che viene riconosciuta la sequenza Si richiede: 1. il diagramma degli stati, la tabella di flusso e la tabella delle transizioni. 2. il calcolo delle forme minime delle variabili di eccitazione dei flip flop con le mappe di Karnaugh. Si usino flip flop JK. Calcolare anche la rete combinatoria per l uscita Z. Il Diagramma degli Stati è il seguente: 7 8

3 La Tabella di Flusso è data da: Per codificare 5 stati occorrono tre flip flop. La codifica è la seguente: S0 = 000 S1 = 001 S2 = 010 S3 = 011 S4 = 100 Nel seguito indicheremo ciascun bit della codifica con le lettere A, B e C. L apice, invece, indicherà il bit nell istante successivo a quello considerato. A partire dalla tabella di eccitazione del flip flop JK: 9 10 Ora possiamo disegnare le mappe di Karnaugh: J A K A 11 12

4 J B K B J C K C (primo parziale) Z Sintetizzare una rete sequenziale, dotata di un ingresso X ed un uscita Z=1 in corrispondenza della sequenza 1001 oppure Semplificare le espressioni delle reti combinatorie dello stato e dell uscita mediante le mappe di Karnaugh ed utilizzare flip flop D per la memorizzazione dei bit di stato

5 Per prima cosa realizziamo il grafo degli stati che risulterà come segue: Tabella di Flusso stato successivo / uscita stato precedente X=0 X=0 S 0 S 1 / 0 S 2 / 0 S 1 S 1 / 0 S 3 / 0 S 2 S 4 / 0 S 2 / 0 S 3 S 4 / 0 S 5 / 0 S 4 S 6 / 0 S 3 / 0 S 5 S 4 / 1 S 2 / 0 S 6 S 1 / 0 S 3 / Notazione Simbolica Rappresentazione Binaria (A B C) S S S S S S S Tabella delle Transizioni stato precedente stato successivo (A B C ) / uscita (A B C) X=0 X= / / / 0 011/ / / / / / / / / / /

6 A B C X A' B' C' D A D B D C Z d d d d d d d d d d d d d d 21 A B 22 Prova Scritta del 27 Gennaio 2016 C Z Si consideri la rete logica disegnata nella figura in alto. Indicare qual è la funzione svolta dalla rete in funzione dell ingresso X e scrivere il diagramma degli stati

7 Prova Scritta del 27 Gennaio 2016 Per capire la funzionalità svolta dalla rete logica del riquadro è sufficiente osservare che si tratta di due Flip Flop D connessi in serie. Il primo, tramite Q1, passerà al secondo il valore ricevuto all istante t ma con un colpo di clock di ritardo. Questo è un classico esempio di un registro di scorrimento a due bit, dipendente dall ingresso X. Dove il bit a sinistra è Q2 mentre il bit a destra Q1 25