Page 1. ElapC8 04/11/ DDC 1 ELETTRONICA APPLICATA E MISURE. C8: Esempi di collegamenti seriali. Ingegneria dell Informazione

Transcript

1 Ingegneria dell Informazione C8: Esempi di collegamenti seriali ELETTRONICA APPLICATA E MISURE Dante DEL CORSO C8 Esempi di collegamenti seriali»spi» RS232»I2C» PCI Express»Esercizi Parametri di una interfaccia seriale SPI (Standard Peripheral Interconnect) RS 232 (asynchronous serial) I2C (Inter Integrated Circuit) PCI Express Altri esempi Riferimenti: D. Del Corso: Elettronica per Telecomunicazioni: cap /11/ ElapC DDC 04/11/ ElapC DDC Parametri di una interfaccia seriale Protocollo SPI - parametri Formato Sincronizzazione Controllo di errore Bit rate Livelli di tensione Impedenze Connettore Origine / eventuale standard ufficiale Formato non definito Sincronizzazione unico clock Controllo di errore non definito Bit rate 10 Mb/s (anche altri) Livelli di tensione logica standard Impedenze come circuiti logici Connettore scelto da utente Origine : fabbricanti IC 04/11/ ElapC DDC 04/11/ ElapC DDC Protocollo SPI - caratteristiche Protocollo SPI struttura base Serial Peripheral Interface Comunicazioni processore periferici (DSP-A/D, ) Già prevista su molti dispositivi Disponibile come IP Sincronizzazione di ciclo: Clock unico a 10 MHz (o F scelta da utente) Polarità definita dall utente Unica catena o Chip Select multipli Formato messaggi Definito da utente Ogni dispositivo è uno Shift Register Quattro segnali Clock Chip Select Data In Data Out Il Master genera clock e CS Lo Slave viene selezionato da CS 04/11/ ElapC DDC 04/11/ ElapC DDC Page DDC 1

2 Protocollo SPI - temporizzazione Protocollo SPI - configurazione 1 Trasferimento di un byte Configurazione con CS multipli 04/11/ ElapC DDC 04/11/ ElapC DDC Protocollo SPI - configurazione 2 C8: Esempi di collegamenti seriali Dispositivi collegabili in cascata con unico CS Parametri di una interfaccia seriale SPI (Standard Peripheral Interconnect) RS 232 (asynchronous serial) I2C (Inter Integrated Circuit) PCI Express Altri esempi 04/11/ ElapC DDC 04/11/ ElapC DDC RS parametri Collegamenti seriali asincroni Formato definito da altri standard (V24, ) Sincronizzazione definito da altri standard (V24, ) Controllo di errore definito da altri standard (V24, ) Bit rate definito da altri standard (V24, ) Livelli di tensione da +- 3 a V Impedenze xxx Connettore DB 25 (a volte DB15) Origine: standard ufficiale RS232C La linea a riposo ha uno stato definito (alto) La trasmissione di un carattere può iniziare in qualsiasi momento L inizio del carattere è segnalato da un simbolo di START Clock lato RX generato al ricevitore, sincronizzato dal fronte di discesa dello Start bit Oscillatori con errori e derive Sincronizzazione mantenuta per un tempo limitato Necessaria risincronizzazione periodica Per garantire che venga rilevato il simbolo Start (bit L) Almeno uno Stop (bit H) in coda a ciascun carattere 04/11/ ElapC DDC 04/11/ ElapC DDC Page DDC 2

3 Carattere seriale asincrono Sequenza di caratteri Linea a riposo CARATTERE carattere carattere carattere DATA data data data START bit T BIT Linea riposo START bit STOP bit STOP bit (1 o 2) 04/11/ ElapC DDC 04/11/ ElapC DDC UART Sincronizzazione nella UART UART: Universal Asynchronous Receiver/Transmitter Lato TX Conversione P S con registro PISO Inserimento dei simboli Start e Stop Eventuale EDC (parità) Lato RX Sincronismo di Bit e di Carattere (dallo Start Bit) Conversione S P con registro SIPO Verifica del formato di ogni carattere (Stop Bit) Eventuale verifica EDC (parità) Verifica stato linea di ingresso Con transizione H L, e rimane per T BIT /2, Riconoscimento di una Start Bit Sincronizzazione dell istante di campionamento (clock dai bit) Inizia conteggio bit/carattere All fine del carattere Verifica di parità (se richiesta) Verifica dello Stop bit Attivazione del flag RX pronto (Ready) Attesa nuova transizione H L (inizio altro carattere) 04/11/ ElapC DDC 04/11/ ElapC DDC Esempio di circuito per UART Trasmettitore con doppio registro Clock principale: F = 16 x bit rate Lo Start Bit sincronizza la catena di divisori Sincronismo con risoluzione limitata (CK ) Comprende il circuito per verificare la durata dello Start Bit R1 (PIPO): riceve il dato da serializzare Quando vuoto: TXregempty 1 R2 (PISO): shift register di trasmissione Quando vuoto (pronto per nuova TX): TXrdy 1 Sequenza di operazioni 1. Scrive il dato da trasmettere (TXA) in R1; se TXrdy = 1, copia TXA da R1 in R2; 2. Aggiunge Start e Stop; TXrgempty 1 e TXrdy 0; inizia la trasmissione (conversione P S) 3. Nuovo dato per TX (TXB) R1; TXrgempty 0 4. Fine trasmissione: TXrdy 1 5. Appena TXrdy = 1, copia TXB da R1 a R2, ripete da 2) 04/11/ ElapC DDC 04/11/ ElapC DDC Page DDC 3

4 Ricevitore con doppio registro Sincronismo di bit R3 (SIPO): riceve il dato seriale e converte in parall. Quando si riceve lo Stop Bit: EndOfCharacter EOC 1 R4 (PIPO): registro dati ricevuti Caricamento di un carattere: Flag RXregfull flag 1 Sequenza di operazioni 1. Alla ricezione di uno Start Bit, il dato ricevuto (RXA) viene caricato in R3 (conversione S P) 2. Quando EOC = 1 verifica Start e Stop Bit; copia RXA da R3 a R4, RXregFull 1 3. Il dato ricevuto può essere letto da R4; con la lettura RXregFull 0 4. Un nuovo dato può essere ricevuto da R3 Dopo lo Start il sincronismo di bit viene mantenuto solo per un tempo limitato, a causa di Sincronizzazione a passi discreti Margini di Setup e hold Errori del generatore di clock (Δf, skew, jitter, ) Margini di rumore (V esterno a V IH V IL ) Il diagramma ad occhio definisce l effettivo scostamento ammesso per il campionamento DATA (RX) Finestra di campionamento t SU t H V IH V IL 04/11/ ElapC DDC 04/11/ ElapC DDC Parametri del diagramma ad occhio Esercizio C8.1: Bit/car. e velocità Obbiettivo: garantire l apertura dell occhio Finestra di campionamento corretto Larghezza: ¼ t bit (o valutata da dv/dt e V IH / V IL ) Ampiezza: ½ Vmax (o valutata da V IH e V IL ) Massima cadenza di bit Limitata da dv/dt (banda del canale, Slew Rate, ) Mantenere i margini temporali e di rumore (setup, hold, NM) Massimo numero di bit/carattere Errori e tolleranze in frequenza dell oscillatore Fattore moltiplicativo del sincronizzatore su Start bit mantenere il campionamento nella finestra corretta Driver: V OH = 4 V, V OL = 1 V, Tr, Tf = 10 ns Canale: dv/dt 0,25 V/μs (4μs/V) Receiver: V IH, V IL : 3 V, 2 V; Tsu, Th 100 ns 1. Quanto rumore additivo può essere tollerato? 2. Quale è la massima cadenza (bit rate)? Sincronizzazione ideale nessun errore su Fck Oscillatore 16 X UART, Fck corretta (solo errore di fase) 8+2 bit/car, sincronismo ideale, errore su Fck 1% 3. Quale è il massimo numero di bit/carattere For Fck = 40kHz ±2%, 32 x Oscillatore Come aumentare la velocità? 04/11/ ElapC DDC 04/11/ ElapC DDC Connessioni a standard RS 232 Origine della connessione RS 232 Standard per il livello fisico Nato per collegamento di terminali o computer verso Modem Definisce» Segnali su un connettore (25 pin)» Segnali di comando per Modem» Livelli elettrici Non definisce un formato di carattere MODEM DCE Phone line MODEM DCE Usato spesso per collegare periferiche Elevata immunità al rumore, bassa velocità Versioni semplificate (esempio: 9 pin) DTE COMPUTER RS 232-C DTE TERMINAL Strati superiori definiti da V24, V92,. 04/11/ ElapC DDC 04/11/ ElapC DDC Page DDC 4

5 Glossario RS 232 Principali segnali RS232 DTE: Data Terminal Equipment (computer, stampante, terminale video,...) DCE: Data Communication Equipment (modem) Connettore DB 25; polarità e direzione dei segnali: DTE: maschio; pin 4, 2,..: out DCE: femmina; pin 4, 2,..: in Insieme minimo di segnali funzione Earth (protection) GND (signal) Transmitted data Received data Request To Send Clear To Send nome - GND TXD RXD RTS CTS direzione DTE(m) DCE(f) >>>> >>>> pin (DB25) Livelli elettrici: Stato logico al trasmettitore al ricevitore V > + 3 V V < - 3 V Segnali addizionali per handshake Dat Set Ready Data Carrier Detect Data Terminal Ready Ring Indicator DSR DCD DTR RI >>>> /11/ ElapC DDC 04/11/ ElapC DDC C8: Esempi di collegamenti seriali Protocollo I2C - parametri Parametri di una interfaccia seriale SPI (Standard Peripheral Interconnect) RS 232 (asynchronous serial) I2C (Inter Integrated Circuit) PCI Express Altri esempi Formato asincrono (Start-data-stop) Sincronizzazione clock separato Controllo di errore non definito Bit rate adattativo (10k.. 10 Mb/s) Livelli di tensione logica standard Impedenze come circuiti logici Connettore definito da utente Origine : Philips/Signetics 04/11/ ElapC DDC 04/11/ ElapC DDC Protocollo I 2 C Clock distribuito I 2 C Struttura multipunto (bus) Linee pilotate con Open Collector (o Open Drain) L prevale su H, Nessuna collisione Linea in wired-and Ogni dispositivo può prolungare lo stato L 04/11/ ElapC DDC 04/11/ ElapC DDC Page DDC 5

6 Formato caratteri I 2 C Allocazione canale I 2 C Transizioni dato solo con CLK in stato L Simboli di Start e Stop: Start: DATA H L con CLK alto Stop: DATA L H con CLK alto Fase di arbitrazione iniziale Ogni modulo invia su DATA il proprio codice di priorità Meccanismo per rivelare differenze locali/canale bit per bit» In caso di differenza, il modulo si ritira A causa del wired-and, vince chi è più vicino a /11/ ElapC DDC 04/11/ ElapC DDC Allocazione canale I 2 C: esempio C8: Esempi di collegamenti seriali Codice 1: 101ZZ; Codice 2: Il modulo 1 rileva la differenza e si ritira al CLK 3 Parametri di una interfaccia seriale SPI (Standard Peripheral Interconnect) RS 232 (asynchronous serial) I2C (Inter Integrated Circuit) PCI Express Altri esempi 04/11/ ElapC DDC 04/11/ ElapC DDC Protocollo PCI-Express - parametri PCI- express livello fisico Formato tbv Sincronizzazione Controllo di errore non definito Bit rate adattativo (10k.. 10 Mb/s) Livelli di tensione logica differenziale Impedenze come circuiti logici Connettore Origine : Connessione per backplane; rimpiazza PCI Minor numero di conduttori (da parallelo a seriale) Migliori prestazioni Collegamenti punto-punto, 2,5 Gb/s ( 10 Gb/s) Full duplex (canali RX/TX separati) Coppie differenziali LV, accoppiamento AC (ridotta EMI/EMC, basso consumo, ambiente trasmissivo ben controllato) Codifica 8b/10b, con pre-enfasi per ridurre ISI Modulare: possibile collegare più lane in parallelo Interrupt e altri comandi diretti con messaggi 04/11/ ElapC DDC 04/11/ ElapC DDC Page DDC 6

7 Sincronizzazione dati-clock PCI- express connettori Se dati e clock sono su conduttori/canali separati i diversi ritardi causano skew lo skew sposta i riferimenti temporali Può causare violazioni dei tempi di setup e hold È il limite reale alla velocità di scambio delle informazioni Possibile up-plugging (board N in connettore N+m) Soluzioni Ridurre la differenza dei ritardi» Equalizzazione delle connessioni (meandri, adattamento delle linee, ) Portare dati e clock sullo stesso segnale» codici autosincronizzanti embedded clock + CDR» Trasmissioni asincrone 04/11/ ElapC DDC 04/11/ ElapC DDC Pre-enfasi driver PCI express Specifiche driver PCI express 04/11/ ElapC DDC 04/11/ ElapC DDC Diagrammi a occhio PCI express Livello elettrico PCI express Linee differenziali terminate Accoppiamento AC Verifica continuamente la presenza del ricevitore 04/11/ ElapC DDC 04/11/ ElapC DDC Page DDC 7

8 Esercizi sui collegamenti seriali - 1 Esercizi sui collegamenti seriali - 2 C8.1 Determinare le relazioni tra parametri elettrici (Vil/h, Vol/h), slew rate, tolleranze del CK. C8.2 Discutere le relazioni tra apertura del diagramma a occhio e: Numbit/carattere Tolleranza della frequenza di clock Jitter di sincronizzazione 04/11/ ElapC DDC 04/11/ ElapC DDC Page DDC 8