Tipi di Bus. Bus sincrono. Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB)
|
|
- Giorgiana Lorenzi
- 7 anni fa
- Visualizzazioni
Transcript
1 Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB) Architettura degli Elaboratori (Prima Unità) Renato.LoCigno@dit.unitn.it Tipi di Bus Il bus è una struttura di comunicazione Esistono problemi di tempi di propagazione del segnale e quindi di sincronizzazione dei dispositivi Bus sincroni: funzionamento governato da un segnale di clock Bus asincroni: funzionamento governato solamente dall interazione tra master e slave Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 2 Bus sincrono Il processore distribuisce un segnale di temporizzazione sulle cui transizioni avvengono gli eventi Esiste un ciclo del bus che consente di sapere quando gli indirizzi, controlli e dati sono validi Indirizzi e controlli vengono fissati all inizio de ciclo I dati sono validi nella seconda metà del ciclo La durata del ciclo (e quindi la velocità del bus) dipendono dai dispositivi e dai tempi di latenza/propagazione Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 3 1
2 Bus sincrono: funzionamento base Bus clock Time Address and command Data t 0 t 1 t 2 Indica valori validi (1/0, alto/basso) su una struttura parallela Bus cycle Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 4 Latenza e propagazione I tempi di propagazione fanno si che i dispositivi vedano situazioni diverse del bus, o meglio le condizioni imposte da un dispositivo risultano valide per gli altri dopo un tempo legato alla propagazione dei segnali Questo è un vincolo di prestazioni insormontabile per un bus, quindi per avere prestazioni elevate è necessario o avere distanze molto piccole o avere strutture più sofisticate che consentano di compensare i ritardi di propagazione Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 5 Bus sincrono: effetto del tempo di propagazione Time Bus clock Seen by master Address and command t AM Data t DM Seen by slave Address and command Data t AS t DS t 0 t t 1 2 Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 6 2
3 Bus asincrono Al posto di un segnale di clock che garantisce il corretto funzionamento tenuto conto del massimo ritardo si usano due segnali di handshake Handshake (letteralmente stretta di mano ): tecnica per sincronizzare due dispositivi o, più in generale, un trasmettitore ed un ricevitore Master ready: indica quando il master del bus ha inviato segnali ed indirizzi Slave ready: indica quando il dispositivo slave ha decodificato correttamente comandi e indirizzi Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 7 Address and command Ciclo di un bus asincrono Time Master-ready Slave-ready Data t 0 t 1 t 2 t 3 t 4 t 5 Bus cycle Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 8 Altre strutture (intermedie) E` possibile mettere insieme i vantaggi dei bus sincroni e asincroni usando un clock a velocità elevata ed un solo segnale di handshake che comunica quando lo slave ha letto/scritto i dati Consente di fare comunicazioni su più colpi di clock, consentendo la coesistenza di dispositivi veloci e dispositivi lenti Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 9 3
4 Bus sincrono multiclock Time Clock Address Command Data Slave-ready Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 10 Bus e... Bus Un elaboratore può avere più di un bus di comunicazione Tipicamente esiste un bus privato del processore, che serve a far comunicare le diverse parti (ALU, Cache,...) realizzate sul singolo circuito integrato All esterno del processore è necessario comunicare con gli altri dispositivi e quindi le comunicazioni devono seguire uno standard Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 11 Esempio di una architettura moderna Processor Main memory Processor bus Bridge PCI bus Additional memory SCSI controller Ethernet interface USB controller ISA interface Disk controller SCSI bus CD-ROM controller Video IDE disk CD- Disk 1 Disk 2 ROM Keyboard Game Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 12 4
5 Bus di comunicazione standard PCI (Peripheral Component Interconnect) parallelo: 32/64 linee dati evoluzione dei bus proprietari Intel ISA ed EISA eredita da Microchannel, NuBus e altri SCSI (Small Computer System Interface) essenzialmente nato per connettere dischi e dispositivi ad alta velocità l interfaccia SCSI lavora sempre in DMA USB (Universal Serial Bus) sistema basato su canali seriali punto-punto destinatoessenzialmente a periferche esterne Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 13 PCI: caratteristiche Nasce per essere un estensione del bus interno del processore sulla scheda madre Funziona a 33 o 66 MHz (motivo per cui il clock dei PC è sempre un multiplo di questi numeri) Host PCI bridge Main memory Configurazione tipica: Disk PCI bus Printer Ethernet interface Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 14 Serve a superare limitazioni elettriche Bridge PCI Aiuta a pilotare molti dispositivi (rigenera clock e segnali) Mantiene unica a livello logico la struttura di comunicazione Non altera lo schema di indirizzamento Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 15 5
6 PCI: trasferimento dati Il bus PCI è un bus a sincrono con ciclo di lunghezza variabile Il master viene chiamato initiator Lo slave viene chiamato target Modalità di trasferimento a burst Usa lo stesso insieme di linee per trasferire prima e l indirizzo iniziale e poi i dati 3 possibili modi di indirizzamento: memory mapped, I/O, configurazione Conf. Plug&Play automatica Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 16 PCI: linee e segnali CLK: clock a 33 o 66 MHz FRAME#: segnala la durata di una comunicazione (in numero di dati da trasferire) AD: 32 (64) linee di indirizzo e dati C/BE: 4 (8) linee di comando/abilitazione dei singoli byte dati IRDY#, TRDY#: Initiator, Target Ready SEL#: ACK del dispositivo selezionato come target IDSEL#: selezione del dispositivo da inizializzare #: identifica un segnale attivo basso Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 17 CLK PCI: operazione di read Frame# AD Adress D1 D2 D3 D4 C/BE# Cmnd Byte enable IRDY# TRDY# SEL# Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 18 6
7 PCI: uso di IRDY#, TRDY# CLK Frame# AD Adress #1 #2 #3 #4 C/BE# Cmnd Byte enable IRDY# TRDY# SEL# Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 19 PCI: configurazione Avviene all accensione dell elaboratore Ciascun dispositivo ha le proprie caratteristiche e configurazione in una ROM (Read Only Memory) Si lavora in modalità di indirizzamento di inizializzazione I dispositivi hanno un segnale in ingresso (IDSEL#) che attiva seleziona il dispositivo per la configurazione quando i comandi indicano che la configurazione è in atto 21 linee AD (AD11-31) sulla scheda madre possono essere collegate ad altrettanti IDSEL# (massimo 21 periferiche su un bus PCI) Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 20 PCI: configurazione Il software di configurazione controlla tutte le 21 possibilità Tutte le volte che trova un dispositivo legge la configurazione e gli assegna un indirizzo Le 11 linee basse (AD0-10) sono usate per leggere la configurazione e trasferire dati da e alla periferica è evidente che il processore non è un dispositivo come tutti gli altri per un bus PCI Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 21 7
8 SCSI: caratteristiche Progettato principalmente per rendere efficienti le operazioni di I/O da disco L interfaccia lavora sempre in DMA, memorizzando localmente anche grandi quantità di dati da scaricare sui dischi o in memoria Genera gli interrupt opportuni per comunicare al processore l avvenuto trasferimento Parallelismo 8 o 16 (Wide SCSI) Operazioni piuttosto complesse (interfaccia cara) Velocità da 5 a 640 Mbytes/s su distanze fino a 25 metri Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 22 USB: caratteristiche Bus per periferiche esterne, connesse tutte ad una stessa porta sul PC Sistema di comunicazione ad albero basato su canali seriali di tipo punto-punto Supera le limitazioni delle classiche porte serali/parallele, che non possono essere solo per un dispositivo alla volta Velocità elevata (grazie ai canali punto-punto) per delle periferiche esterne e variabile da un dispositivo ad un altro (da 1.5 a 480Mbit/s) Supporto per comunicazioni sincrone/isocrone (microfono numerici, videocamere) Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 23 USB: caratteristiche L uso di canali seriali punto-punto limita i costi grazie all uso di una sola coppia di fili per le comunicazioni La trasmissione punto-punto consente di sfruttare tecniche tipiche delle telecomunicazioni, come la distribuzione del clock codificato sul segnale dati I segnali vengono inviati su tutti i rami dell albero, realizzando comunicazioni di tipo broadcast Trasferimento organizzato a pacchetti di dati Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 24 8
9 Host computer USB: topologia e connessione Root hub Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 25 USB: caratteristiche Un è un dispositivo che copia il segnale da una porta a tutte le altre porte L unico modo di comunicazione ammesso è il polling, cioè i dispositivi periferici possono solamente rispondere alle interrogazioni del processore (niente DMA, niente interrupt,... ) Gli indirizzi USB non sono visti dal processore (sono gestiti dal root hub ) Il sistema di comunicazioni è complesso e richiede l uso di protocolli piuttosto sofisticati Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 26 Host computer USB: linee a velocità diversa F/LS HS F/LS HS HS Root hub HS HS F/LS HS: High speed (480 Mbit/s) F/LS: full/low speed (1.5/10 Mbit/s) Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 27 9
10 USB: caratteristiche Con l introduzione di HS alcuni hub possono fare conversione di velocità rendendo le comunicazioni più efficienti Indirizzamento su 7 bit, che consente di collegare fino a 127 dispositivi Le comunicazioni sono sempre gestite dal root hub, che è collegato al bus interno di un elaboratore Renato.LoCigno@dit.unitn.it Architetture degli Elaboratori 1 I 28 10
verso espandibili eterogenei tempo di accesso tempo di risposta throughput
I/O Un calcolatore è completamente inutile senza la possibile di caricare/ salvare dati e di comunicare con l esterno Input / Output (I/O): insieme di architetture e dispositivi per il trasferimento di
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Gruppo G: Interfacciamento e interconnessioni Lezione n.
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo G: Interfacciamento e interconnessioni Lezione n. 35 - G - 6: Esempi di interfacce su bus Elettronica II - Dante Del Corso - Gruppo G
DettagliCaratteristiche di un PC
Caratteristiche di un PC 1 Principali porte presenti sui personal computer PC Una porta è il tramite con la quale i dispositivi (periferiche o Device ) vengono collegati e interagiscono con il personal
Dettagliverso espandibili eterogenei tempo di accesso tempo di risposta throughput
I/O Un calcolatore è completamente inutile senza la possibile di caricare/ salvare dati e di comunicare con l esterno Input / Output (I/O): insieme di architetture e dispositivi per il trasferimento di
DettagliCalcolatori Elettronici Parte V: Bus. Prof. Riccardo Torlone Universita di Roma Tre
Calcolatori Elettronici Parte V: Bus Prof. Riccardo Torlone Universita di Roma Tre Architettura a più Bus n Diversi bus, interni ed esterni al chip n Soddisfano diverse esigenze: n Velocità di trasferimento
DettagliPentium: architettura di sistema
Pentium: architettura di sistema 1 2 TXC 4 3 5 6 PIIX 7 Pentium: architettura a livello di sistema 1 Il processore Pentum (1) è interfacciato sul bus con la memoria cache di livello 2 (2). L interfacciamento
DettagliEmbedded and Reconfigurable Systems M 03 Bus protocols
Embedded and Reconfigurable Systems M 03 Bus protocols Stefano Mattoccia, DISI - University of Bologna 1 Protocolli di comunicazione standard - Protocolli per connessioni con periferiche e memorie - 3
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo G: Interfacciamento e interconnessioni Lezione n. 34 - G - 5: Protocollo a livello transazione Esempi di bus reali Interconnessioni 3
DettagliInput/Output. bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliInput/Output. bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliInput/Output. bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliI bus. Sommario. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/38 Sommario Il bus ed il protocollo di trasferimento Tipologie di bus La
DettagliElettronica per l informatica. Cosa c è nell unità A. Unità A: Bus di comunicazione. A.1 Architetture di interconnessione A.2 Esempi commerciali
Elettronica per l informatica 1 Cosa c è nell unità A Unità A: Bus di comunicazione A.1 Architetture di interconnessione A.2 Esempi commerciali 2 Contenuto dell unità A Architetture di interconnessione
DettagliInput/Output (Cap. 7, Stallings)
Input/Output (Cap. 7, Stallings) Grande varietà di periferiche gestiscono quantità di dati differenti a velocità diverse in formati diversi Tutti più lenti della CPU e della RAM Necessità di avere moduli
DettagliI Bus di Input-Output -- Interfacce
I Bus di Input-Output -- Interfacce Prof. Vincenzo Auletta 1 Collegamento tra CPU e resto del PC Il microprocessore deve poter comunicare con le varie periferiche e i dispositivi di memorizzazione di massa
DettagliArchitettura dei sistemi di elaborazione (Input/Output parte 1)
Architettura dei sistemi di elaborazione (Input/Output parte 1) Sottosistema di I/O Il sottosistema di I/O è la parte attraverso la quale si esplica la comunicazione tra il calcolatore e il mondo esterno.
DettagliI dischi ottici. Istituzioni di Informatica -- Rossano Gaeta 43
I dischi ottici Le tecnologie dei dischi ottici sono completamente differenti e sono basate sull'uso di raggi laser Il raggio laser è un particolare tipo di raggio luminoso estremamente focalizzato che
DettagliETLC2 - B2 12/05/ /05/ ETLC2 - B DDC. Lezioni gruppo D (integrità dei segnali) 12/05/ ETLC2 - B DDC
Politecnico di Torino Facoltà dell Informazione Lezione B2 Modulo Elettronica delle telecomunicazioni II B Protocolli B2 Indirizzamento e allocazione» Transazioni» Indirizzamento» llocazione» Esempio bus
DettagliInput / Output. M. Dominoni A.A. 2002/2003. Input/Output A.A. 2002/2003 1
Input / Output M. Dominoni A.A. 2002/2003 Input/Output A.A. 2002/2003 1 Struttura del Computer 4 componenti strutturali: CPU: controlla le operazioni del computer Memoria Centrale: immagazinamento dati
DettagliL input/output. Architettura degli Elaboratori e delle Reti
L input/output Architettura degli Elaboratori e delle Reti Alberto Borghese Università degli Studi di Milano Dipartimento di Scienze dell Informazione email: borghese@dsi.unimi.it 1 I/O Dispositivi eterogenei
DettagliStruttura fisica di un calcolatore. Esempio di motherboard: ASRock. Esempio di motherboard: Acer. Oltre alla scheda madre:
Struttura fisica di un calcolatore Esempio di motherboard: ASRock La CPU risiede su una scheda madre, un circuito stampato contenente: bus integrati per il controllo dei bus (bridge, chipset) alcuni circuiti
DettagliELINF - D5 10/10/ /10/ ELINF - D DDC. Lezioni gruppo D (integrità dei segnali) 10/10/ ELINF - D DDC
Facoltà dell Informazione Lezione D5 Modulo Elettronica per l informatica D Protocolli D5 Indirizzamento e allocazione» Transazioni» Indirizzamento» llocazione» Esempio bus PCI (rev 20/09/2005 9.0) Transazioni
DettagliI dischi ottici. Fondamenti di Informatica -- Rossano Gaeta
I dischi ottici Le tecnologie dei dischi ottici sono completamente differenti e sono basate sull'uso di raggi laser Il raggio laser è un particolare tipo di raggio luminoso estremamente focalizzato che
DettagliSistemi Operativi SISTEMI DI INPUT/OUTPUT. D. Talia - UNICAL. Sistemi Operativi 10.1
SISTEMI DI INPUT/OUTPUT 10.1 Sistemi I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Stream Prestazioni 10.2 I/O Hardware
DettagliEsame di INFORMATICA ARCHITETTURA DI VON NEUMANN. Lezione 4 ARCHITETTURA DI VON NEUMANN
Università degli Studi di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA A.A. 2008/09 Lezione 4 ARCHITETTURA DI VON NEUMANN Anni 40 i dati e i programmi che descrivono come elaborare i dati possono
DettagliI dispositivi di input/output
I dispositivi di input/output I dispositivi di input/output (anche detti periferiche), permettono di realizzare l'interazione tra l'uomo e la macchina La loro funzione primaria è quella di consentire l'immissione
DettagliSecondo biennio Articolazione Informatica Sistemi e Reti Prova Terza
Il clock della CPU A. fornisce la data corrente ai programmi macchina B. temporizza le operazioni elementari C. ha la stessa frequenza del clock del bus di sistema D. si misura in bit per secondo (bps)
DettagliElettronica per la Telematica - D4 23/03/ /03/ ETLM - D DDC. Lezioni D1, D2, D3 (integrità dei segnali)
Politecnico di Torino Facoltà dell Informazione Lezione D4 Modulo Elettronica per la Telematica D Protocolli D4 Indirizzamento e allocazione» Transazioni» Indirizzamento» llocazione» Esempio bus PCI (rev
DettagliUniversità degli Studi di Cassino
Corso di Il Sistema di bus Anno Accademico 2007/2008 Francesco Tortorella Connettiamo tutto! Sistema di elaborazione: struttura formata da unità diverse (CPU, moduli di memoria, moduli di I/O) collegate
DettagliUniversità degli Studi di Cassino
Corso di Il Sistema di bus Anno Accademico 2006/2007 Francesco Tortorella Connettiamo tutto! Sistema di elaborazione: struttura formata da unità diverse (CPU, moduli di memoria, moduli di I/O) collegate
DettagliUniversità degli Studi di Cassino
Corso di Il Sistema di bus Anno Accademico 2004/2005 Francesco Tortorella Connettiamo tutto! Sistema di elaborazione: struttura formata da unità diverse (CPU, moduli di memoria, moduli di I/O) collegate
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo G: Interfacciamento e interconnessioni Lezione n. 33 - G - 4: Protocolli di ciclo e di transazione Modello di riferimento per sistemi
DettagliSottosistemi ed Architetture Memorie
Sottosistemi ed Architetture Memorie CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II La memoria centrale Memoria centrale: array di
DettagliComponenti di un sistema di acquisizione dati
Componenti di un sistema di acquisizione dati Ingresso analogico Trasduzione e condizionamento del segnale Campionamento e Conversione A/D Elaborazione del segnale x(t) u(t) Grandezza fisica Grandezza
DettagliI bus. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 8.1-8.3 1/38 Sommario I bus La gestione dei bus La gestione
DettagliI bus. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 8.1-8.3 1/38 Sommario I bus La gestione dei bus La gestione
DettagliArchitettura del calcolatore: gerarchia delle memorie, coprocessori, bus (cenni)
Architettura del calcolatore: gerarchia delle memorie, coprocessori, bus (cenni) Percorso di Preparazione agli Studi di Ingegneria Università degli Studi di Brescia Docente: Massimiliano Giacomin Migliorare
DettagliI bus. Sommario. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano.
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/39 Sommario I bus La gestione dei bus La gestione dell I/O 2/39 1 Descrizione
DettagliArchitettura dei sistemi di elaborazione (Input/Output parte 3)
Architettura dei sistemi di elaborazione (Input/Output parte 3) Accesso diretto alla RAM (DMA) Se la periferica è molto veloce, è possibile che la frequenza delle interruzioni sia così alta da non lasciare,
DettagliDispositivi di I/O. Dispositivi di I/O
Dispositivi di I/O Architetture dei Calcolatori (lettere A-I) Dispositivi di I/O Un dispositivo di I/O è costituito da due componenti: Il dispositivo fisico effettivo (disco, stampante, mouse, video, )
DettagliCorso di Calcolatori Elettronici I
Corso di Calcolatori Elettronici I Il sistema di Input-Output Roberto Canonico Università degli Studi di Napoli Federico II A.A. 2014-2015 Roberto Canonico Corso di Calcolatori Elettronici I A.A. 2014-2015
DettagliArchitettura dei Calcolatori Interfacce
Architettura dei Calcolatori Interfacce Ingegneria dell Automazione A.A. 2011/12 Anna Lina Ruscelli Sommario Organizzazione dello spazio di I/O Interfacce parallele di ingresso/uscita senza handshake con
DettagliProblematiche Interfacciamento
Corso di Misure per la Automazione e la Produzione Industriale (Studenti Ingegneria Elettrica e Meccanica V anno Vecchio Ordinamento) Misure per la Automazione e la Qualità (Studenti Ingegneria Elettrica
DettagliStruttura dei Sistemi di Calcolo
Struttura dei Sistemi di Calcolo Operazioni dei sistemi di calcolo Struttura dell I/O Struttura della memoria Gerarchia delle memorie Protezione hardware Invocazione del Sistema Operativo 1 Architettura
DettagliSistemi Operativi. Sistemi I/O SISTEMI DI INPUT/OUTPUT. Hardware di I/O. Interfaccia di I/O per le applicazioni. Sottosistema per l I/O del kernel
SISTEMI DI INPUT/OUTPUT 10.1 Sistemi I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Stream Prestazioni 10.2 I/O Hardware
DettagliI bus. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 8.1-8.3 1/38 Sommario I bus La gestione dei bus La gestione
Dettagli6: Macchina di Von Neumann
Data: 8-10-2017 Pag: 6 6: Macchina di Von Neumann 1. Lo Schema di Von Neumann John Von Neumann, un ricercatore che in USA realizzò uno dei primi computer l'eniac: faceva 300 moltiplicazioni al secondo
DettagliArchitetture dei Calcolatori Interfacce
Architetture dei Calcolatori Interfacce Ingegneria dell Automazione A.A. 2011/12 Anna Lina Ruscelli Sommario Organizzazione dello spazio di I/O Interfacce parallele di ingresso/uscita senza handshake con
DettagliArchitettura di von Neumann
Fondamenti di Informatica per la Sicurezza a.a. 2003/04 Architettura di von Neumann Stefano Ferrari Università degli Studi di Milano Dipartimento di Tecnologie dell Informazione Stefano Ferrari Università
DettagliLezione 1. Sistemi operativi. Marco Cesati System Programming Research Group Università degli Studi di Roma Tor Vergata.
Lezione 1 Sistemi operativi 4 marzo 2014 System Programming Research Group Università degli Studi di Roma Tor Vergata SO 14 1.1 Di cosa parliamo in questa lezione? È una introduzione generale ai sistemi
DettagliArchitettura del calcolatore
Architettura del calcolatore I tipi di elaboratori Esistono due grandi classi di elaboratori: Elaboratori di uso generale (general-purpose computer) Elaboratori dedicati (special-purpose computer) Le classi
DettagliStruttura fisica di un calcolatore
Struttura fisica di un calcolatore Esempio di motherboard: ASRock La CPU risiede su una scheda madre, un circuito stampato contenente: bus integrati per il controllo dei bus (bridge, chipset) alcuni circuiti
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Classificazione delle memorie Funzionalità Memoria di sola lettura (ROM) Memoria di lettura/scrittura Tecnologia Memoria a semiconduttori Memoria magnetica Memoria ottica Modalità
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Calcolatori Elettronici 1 Memoria RAM RAM: Random Access Memory Tempi di accesso indipendenti dalla posizione Statica o Dinamica Valutata in termini di Dimensione (di solito
DettagliCorso di Informatica
Corso di Informatica Modulo T2 4 Input e output 1 Prerequisiti Il modello di Von Neumann Utilizzo elementare del computer. 2 1 Introduzione In questa Unità studiamo la parte del computer detta sottosistema
DettagliLa gestione dell I/O (Cap. 5, Tanenbaum)
La gestione dell I/O (Cap. 5, Tanenbaum) Prestazioni e generalità Gestione software Supporti su disco Orologi Lezione Architettura degli Elaboratori - 1 - A. Sperduti Pagina 1 Prestazioni e generalità
Dettagliverso espandibili eterogenei tempo di accesso tempo di risposta throughput
I/O Un calcolatore è completamente inutile senza la possibile di caricare/ salvare dati e di comunicare con l esterno Input / Output (I/O): insieme di architetture e dispositivi per il trasferimento di
DettagliEsame di INFORMATICA Lezione 4
Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Il sottosistema di memorizzazione (memoria) contiene dati + istruzioni, inseriti inizialmente tramite
DettagliArchitettura di un elaboratore. Il modello di von Neumann
Architettura di un elaboratore Il modello di von Neumann 4(5) componenti fondamentali unita di elaborazione: CPU memoria centrale: RAM periferiche (memoria di massa) bus di sistema bus di sistema CPU RAM
DettagliUSB (Universal Serial Bus)
I.I.S. Benvenuto Cellini Corso di formazione tecnica USB (Universal Serial Bus) Prof. Alessandro Pinto v.2009 USB: Universal Serial Bus È uno standard di comunicazione seriale che consente di collegare
DettagliSecondo l architettura di Von Neumann il bus rappresenta il punto di interconnessione di tutti i componenti del calcolatore.
Secondo l architettura di Von Neumann il bus rappresenta il punto di interconnessione di tutti i componenti del calcolatore. Sui bus si attestano periferiche caratterizzate da funzioni e velocità molto
DettagliLe interconnessioni tra i dispositivi. Sommario
Le interconnessioni tra i dispositivi Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 6.1-6.3-6.5 1/42 Sommario
DettagliModulo 1: Le I.C.T. UD 1.4e: BUS e Interfacce
Modulo 1: Le I.C.T. : BUS e Interfacce Prof. Alberto Postiglione Corso di Informatica Generale (AA 07-08) Corso di Laurea in Scienze della Comunicazione Università degli Studi di Salerno I BUS Curtin,
DettagliUD 1.4e: BUS e Interfacce I BUS
Modulo 1: Le I.C.T. : BUS e Interfacce I BUS Prof. Alberto Postiglione Curtin, 3.14 Corso di Informatica Generale (AA 07-08) Corso di Laurea in Scienze della Comunicazione Università degli Studi di Salerno
DettagliSaper riconoscere un automa attraverso l analisi delle caratteristiche di un sistema. Saper descrivere il funzionamento di una CPU
Dipartimento Informatica Materia SeR - Sistemi e Reti Classe 3 Tec Ore/anno 132 A.S. 2018-2019 MODULI COMPETENZE UNITA di APPRENDIMENTO Definizione di sistema Introduzione ai Sistemi Saper riconoscere
DettagliArchitettura di un calcolatore
1 Università degli Studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Medica Architettura di un calcolatore I calcolatori sono un po come gli esseri umani; infatti pur essendo
DettagliModulo: Elementi di Informatica
ARCHITETTURA DI VON NEUMANN Facoltà di Medicina Veterinaria Corso di laurea in Tutela e benessere animale Corso Integrato: Fisica medica e statistica Modulo: Elementi di Informatica A.A. 2009/10 Lezione
DettagliArchitettura dei calcolatori
Cos'è un calcolatore? Architettura dei calcolatori Esecutore automatico di algoritmi Macchina universale Elementi di Informatica Docente: Giorgio Fumera Corso di Laurea in Edilizia Facoltà di Architettura
DettagliI dispositivi di input/output
I dispositivi di input/output I dispositivi di input/output (anche detti periferiche), permettono di realizzare l'interazione tra l'uomo e la macchina La loro funzione primaria è quella di consentire l'immissione
DettagliArchitettura del calcolatore: gerarchia delle memorie, coprocessori, bus (cenni)
Architettura del calcolatore: gerarchia delle memorie, coprocessori, bus (cenni) Ingegneria Meccanica e dei Materiali Università degli Studi di Brescia Prof. Massimiliano Giacomin Migliorare le prestazioni
DettagliArchitettura dei calcolatori
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Elaborazione di Immagini e Suoni / Riconoscimento e Visioni Artificiali 12 c.f.u. Anno Accademico 2009/2010 Docente: ing. Salvatore
DettagliBus PCI (1) Calcolatore che utilizza (parzialmente o totalmente) bus PCI:
BUS PCI Bus PCI (1) Collegamento con le periferiche: standard di comunicazione costituito dal bus PCI (Periferal Component Interconnect): per il processore x86-64 possono essere utilizzati bus PCI a 32
DettagliEsempio di motherboard: ASRock
Struttura fisica di un calcolatore La CPU risiede su una scheda madre, un circuito stampato contenente: bus integrati per il controllo dei bus (bridge, chipset) alcuni circuiti di controllo e relative
DettagliLaboratorio di Informatica
per chimica industriale e chimica applicata e ambientale LEZIONE 7 Le reti telematiche 1 Le reti telematiche Tra le tecnologie del XX secolo dominano l elaborazione e la distribuzione delle informazioni
DettagliLezione 6: L Architettura del Sistema di Elaborazione. Modello di Von Neumann Lunedì 18 Ottobre 2010
Università di Salerno Corso di FONDAMENTI DI INFORMATICA Corso di Laurea Ingegneria Corso B Docente : Ing. Secondulfo Giovanni Anno Accademico 2010-2011 Lezione 6: L Architettura del Sistema di Elaborazione.
DettagliIl computer e i suoi componenti
Il computer e i suoi componenti Connettore IDE ROM Chipset (Southbridge) PCI AGP o PCI Express RAM Chipset (Northbridge) CPU Connettori di I/O 1. La scheda madre La scheda madre (in inglese mother board
DettagliSistemi a microprocessore
Storia dei Computer 1945 John Von Neumann propose la stored program architecture 1948 Bardeen, Brattain and Shockley inventarono il transistor 1958 Jack Kilby introdusse l IC (integrated circuit) e aprì
DettagliI Bus. G. Casale 26 Aprile Politecnico di Milano DEI- Dipartimento di Elettronica ad Informazione
Politecnico di Milano DEI- Dipartimento di Elettronica ad Informazione I Bus casale@elet.polimi.it 26 Aprile 2004 Corso di Impianti di Elaborazione A.A. 2003/04 prof. G.Serazzi Sommario Introduzione Caratteristiche
DettagliDispositivi di I/O. Dispositivi di I/O. Prestazioni degli hard disk. Dispositivi di I/O (2) Architetture dei Calcolatori (lettere A-I)
Dispositivi di I/O Architetture dei Calcolatori (lettere A-I) Dispositivi di I/O Un dispositivo di I/O è costituito da due componenti: Il dispositivo fisico effettivo (disco, stampante, mouse, video, )
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Classificazione delle memorie Funzionalità Memoria di sola lettura (ROM) Memoria di lettura/scrittura Tecnologia Memoria a semiconduttori Memoria magnetica Memoria ottica Modalità
DettagliUn bus è costituito da un fascio di collegamenti elettrici. In genere viene rappresentato mediante una freccia larga
Introduzione Caratteristiche larghezza il bus multiplexato temporizzazione il bus asincrono (lettura/scrittura) il bus sincrono (lettura/scrittura) arbitraggio arbitro asincrono elementare arbitro asincrono
DettagliInfluenza dell' I/O sulle prestazioni (globali) di un sistema
Influenza dell' I/O sulle prestazioni (globali) di un sistema Tempo totale per l'esecuzione di un programma = tempo di CPU + tempo di I/O Supponiamo di avere un programma che viene eseguito in 100 secondi
DettagliARCHITETTURA DI UN ELABORATORE! Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).!
ARCHITETTURA DI UN ELABORATORE! Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).! MACCHINA DI VON NEUMANN! UNITÀ FUNZIONALI fondamentali! Processore
DettagliQUINTA LEZIONE: LO STANDARD IEEE-488
Corso di Sistemi Automatici di Misura QUINTA LEZIONE: LO STANDARD IEEE-488 Vantaggi: Flessibilità; Lo standard IEEE-488 BUS STANDARD Si evita di dovere riprogettare parte delle schede utilizzate ad ogni
DettagliInput/Output. Input/Output
Massimo VIOLANTE Politecnico di Torino Dipartimento di Automatica e Informatica Sommario Organizzazione di sistema; Trasferimento dati; Gestione I/O. 2 M. Violante 1.1 Organizzazione di sistema Memoria
DettagliStrutture di Interconnessione in un calcolatore
Strutture di Interconnessione in un calcolatore Introduzione ai Bus e ruoli dei dispositivi. Linee dei Bus, Ampiezza. Temporizzazione: Bus sincroni e asincroni. Un esemepio di read da memoria Arbitraggio:
DettagliCome è fatto un computer
Come è fatto un computer COMPUTER = HARDWARE + SOFTWARE Hardware = Ferramenta Ovvero la parte elettronica e meccanica del PC Software = i programmi TIPI DI COMPUTER mainframe workstation server IL COMPUTER
DettagliBus SCSI (Small Computer System Interface)
I.I.S. Benvenuto Cellini Corso di formazione tecnica Bus SCSI (Small Computer System Interface) Prof. Alessandro Pinto v.2009 S.C.S.I. (Small Computer System Interface) E un bus locale di I/O parallelo
DettagliCorso integrato di Sistemi di Elaborazione. Modulo I. Prof. Crescenzio Gallo.
Corso integrato di Sistemi di Elaborazione Modulo I Prof. Crescenzio Gallo crescenzio.gallo@unifg.it Architettura dei calcolatori 2 Architettura di un calcolatore Che cos è un calcolatore? Come funziona
DettagliCapitolo 2. Elaborazione dei dati. Mauro Giacomini Pearson Addison-Wesley. All rights reserved
Capitolo 2 Elaborazione dei dati Mauro Giacomini 2007 Pearson Addison-Wesley. All rights reserved Capitolo 2: Elaborazione dei dati 2.1 Architettura del Computer 2.2 Linguaggio macchina 2.3 Esecuzione
DettagliGerarchia fisica di memoria 1. Gerarchia fisica di memoria 2. Gerarchia fisica di memoria 3. Ricapitolazione di concetti base
Gerarchia fisica di memoria 1 Tempo di accesso Capacità tipica Ricapitolazione di concetti base Sistemi Operativi - T. Vardanega Pagina 92/113 Gerarchia fisica di memoria 2 La cache è suddivisa in blocchi
DettagliG L O S S A R I O. Fondamenti di Informatica I - Università degli Studi di Trento Dott. Roberti Pierluigi
G L O S S A R I O BIT: acronimo di Binary Digit. E l unità elementare di informazione. Può assumere solo il valore 0 o 1. CALCOLATORE: macchina che opera la trasformazione dei dati (informazioni) HARDWARE:
DettagliCALCOLATORI ELETTRONICI. I dispositivi di memoria
CALCOLATORI ELETTRONICI I dispositivi di memoria I dispositivi di memoria Linguaggi ad alto livello/ Applicazioni SW Informatica Sistema operativo Assembler ISA Architettura di un calcolatore Memoria I/O
DettagliSommario della Lezione
Sommario della Lezione La struttura di base di un calcolatore: Bus e Interfacce 2 Bus Il bus è una sorta di autostrada dei dati! E costituito da un insieme di collegamenti in rame localizzati sulla scheda
Dettagli1.4f: BUS e interfacce
1.4f: BUS e interfacce 2 Bibliografia Curtin, Foley, Sen, Morin Informatica di base, Mc Graw Hill Ediz. Fino alla III : cap. 3.14, 3.15, 3.16 IV ediz.: cap. 2.10,,2.11, 2.12 Questi lucidi 3 BUS Linee di
DettagliLezione 9: L Architettura del Sistema di Elaborazione. Modello di Von Neumann Venerdì 16 Ottobre 2009
Università di Salerno Corso di FONDAMENTI DI INFORMATICA Corso di Laurea Ingegneria Meccanica & Ingegneria Gestionale Mat. Pari Docente : Ing. Secondulfo Giovanni Anno Accademico 2009-2010 Lezione 9: L
DettagliLA GESTIONE DELLA I/O
LA GESTIONE DELLA I/O Il S.O. È l interfaccia tra l hardware e i programmi che effettuano richieste di I/O Sottosistema di I/O strutturato in moduli chiamati DRIVER uno per ogni dispositivo I Driver rendono
Dettagli