Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 18 Febbraio Attenzione:

Transcript

1 Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 18 Febbraio 2015 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare un documento di identità. Non voltare la pagina finché non sarà dato il via. Dal via avrete 90 minuti di tempo per rispondere alle domande. La prova consta di 16 domande a risposta multipla e 3 domande aperte, per un totale di 100 punti. Per le domande a risposta multipla occorre rispondere inserendo la lettera scelta nell apposito quadratino accanto al numero della domanda (o in un quadratino da voi disegnato accanto se non fosse chiaro altrimenti) e inoltre: ogni risposta esatta vale 3 punti; ogni risposta errata vale 1 punto; ogni domanda lasciata in bianco vale 0 punti. Le domande aperte valgono in tutto 52 punti. Si è ammessi all orale se si totalizzano almeno 40/100 punti di cui almeno 12/48 nelle domande a risposta multipla. Gli appunti e i calcoli vanno scritti negli spazi vuoti delle prossime pagine. Gli orali si svolgeranno dal 20 al 27 febbraio. Potete indicare qui una eventuale data in cui avete seri motivi per non poter sostenere l orale: COGNOME:... Nome:... Numero di matricola:... voto/48 voto/52 voto/100

2 Domande a risposta multipla 1) 1 Qual è la rappresentazione in complemento a due del numero decimale 113? A C B ) 2 L intervallo di rappresentabilità degli interi rappresentati in complemento a due su 32 bit è: A. [-2 31, ] C. [ , ] B. [-2 32, ]. 3) 3 La tavola di verità di f(x,y) = x y + y è A. x y f B. x y f C. x y f D. Nessuna delle precedenti ) 4 L espressione canonica SOP per la funzione f(x 3, x 2, x 1 ) = x 3 x 2 è: A. E già in forma canonica SOP C. x 3 x 2 x 1 + x 3 x 2 x 1 B. x 3 x 2 x 1 + x 3 x 2 x 1 + x 3 x 2 x 1 5) 5 Il banco di registri (register file) è formato da: A. 32 registri, ognuno contenente un dato a 32 bit B. 5 registri, ognuno contenente un dato a 32 bit C. 32 registri, ognuno contenente un dato a 8 bit. 6) 6 Qual è l effetto dell istruzione: jal indirizzo? A. Saltare in maniera incondizionata all istruzione all indirizzo indirizzo B. Saltare all istruzione all indirizzo indirizzo e porre nel registro $ra il valore del PC C. Porre nel registro $ra il valore del PC e saltare all istruzione all indirizzo indirizzo D. Nessuno dei precedenti 7) 7 Si supponga che il contenuto iniziale dei registri $s0, $s1 sia per entrambi 10. Quale sarà il contenuto di $s0 dopo l esecuzione della seguente istruzione: bne $s0,$s1,label addi $s0,$s1,8 label: srl $s1, $s1, 1? A. 10 C. 9 B. 18 8) 8 Nel caso di un istruzione beq, nel formato a 32 bit, gli indirizzi dei registri, di cui bisogna confrontare il contenuto, vengono ottenuti dai seguenti campi: A. [25-21] e [20-16] B. [25-21] e [15-11] C. [20-16] e [15-11] D. Nessuna delle precedenti

3 9) 9 Dai 32 bit dell istruzione prelevata dalla memoria viene inviato al modulo di estensione del segno il seguente campo: A. [20-16] B. [16-1] C. [15-0] D. Nessuna delle precedenti 10) 10 Nello schema di implementazione studiata per il processore MIPS, il mutiplexer posto all uscita della memoria dati permette di scegliere fra: A. Il secondo dato scritto nel banco dei registri e l estensione del segno dei 16 bit più significativi dell istruzione B. Il secondo dato letto dal banco dei registri e l estensione del segno dei 16 bit meno significativi dell istruzione C. Il dato letto dalla memoria dati e l uscita della ALU. D. Nessuna delle precedenti 11) 11 Nella esecuzione di una istruzione sw il segnale di controllo RegWrite: A. è 1 e permette la scrittura nel banco dei registri (register file) B. è 1 e permette la scrittura nella memoria dati C. è 0 ed evita la scrittura nel banco dei registri (register file) D. Nessuna delle precedenti 12) 12 In un processore con pipeline (come studiato), la durata del ciclo di clock è uguale alla durata: A. dell istruzione più lenta B. dell istruzione lw C. dello stadio più veloce 13) 13 Si consideri l implementazione studiata del processore con pipeline. Cosa fa l istruzione lw $s1,24($s2) nello stadio Write-Back (WB)? A. Esegue la somma del contenuto del registro $s2 con 24. B. Preleva l istruzione dalla memoria istruzioni. C. Scrive nel registro $s1 il dato prelevato dalla memoria 14) 14 In una memoria cache a mappatura diretta si ha una hit (successo) in corrispondenza di una istruzione se: A. L indirizzo era stato già richiesto in precedenza (dall accensione della macchina) B. Nella linea indicata dal campo indice dell istruzione, il bit di validità è posto a 1. C. Nella linea indicata dal campo indice dell istruzione: il campo tag è uguale al campo tag dell istruzione 15) 15 In una memoria cache a mappatura diretta se il campo indice dell istruzione è formato da 8 bit allora: A. Ogni blocco della memoria cache è di 2 8 byte B. Ogni blocco della memoria cache contiene 8 parole C. La memoria della cache ha 2 7 blocchi 16) 16 Si consideri una memoria cache con 128 blocchi ognuno di 1 parola. Un istruzione a 32 bit verrà suddivisa nei campi tag, indice, offset che avranno un numero di bit rispettivamente di: A. 22, 7, 2 C. 23, 8, 1 B. 16, 8, 8

4 Domande a risposta aperta Domanda 1. (18 punti) Si consideri lo schema implementativo studiato di un processore a singolo ciclo. Si disegni soltanto la parte dell unità di elaborazione necessaria ad eseguire le istruzioni di and e di accesso alla memoria lw. Non è necessario inserire l unità di controllo. Domanda 2. (17 punti) Si consideri la seguente sequenza di istruzioni: lw $s0, 12($s1) sw $s1, 20($s2) add $s3, $s1,$s1 a) In una esecuzione delle istruzioni sul processore con pipeline come studiato, saranno presenti criticità (hazard)? Giustificare la risposta. b) Quanti picosecondi sono necessari per eseguire l intera sequenza di istruzioni nel processore con pipeline come studiato, supponendo che i vari stadi della pipeline abbiano le latenze (ritardi) riportate in tabella. Giustificare la risposta. IF ID EX MEM WB 150 ps 250 ps 400 ps 200 ps 200 ps c) Quanti picosecondi sarebbero necessari per eseguire l intera sequenza di istruzioni nel processore a singolo ciclo come studiato?

5 Domanda 3. (17 punti) Si scriva il codice assembler MIPS corrispondente alla seguente istruzione in C, supponendo che le variabili i e j siano assegnate rispettivamente ai registri $s0 e $s1, e che l indirizzo base del vettore A sia contenuto nel registro $s2. E necessario inserire i commenti. i=1; j=a[3]; while (i!=j) i=2*i + j

6 PAGINA PER APPUNTI