Elettronica di lettura resistente alle radiazioni con elevato throughput basata su dispositivi logici programmabili

Transcript

1 Elettronica di lettura resistente alle radiazioni con elevato throughput basata su dispositivi logici programmabili (Radiation Tolerant High-Throughput Readout Electronics based on Programmable Logic Devices) M. Alderighi e M. Citterio INFN, Sezione di Milano mauro.citterio@mi.infn.it A. Paccagnella INFN, Sezione di Padova alessandro.paccagnella@unipd.it 1

2 Obiettivo Definizione di soluzioni architetturali e valutazione di tecnologia per un elettronica digitale di lettura basata su dispositivi logici programmabili, con elevato throughput e resistente alle radiazioni 2

3 Contesto Esperimenti correnti Alice, ATLAS Esperimenti di Fisica subnucleare di riferimento SLHC, SuperB, Elettronica di readout Digitale Elevato throughput 10 Gbit/s per canale Resistenza alle radiazioni ~1 MRad, neutroni/cm 2 su 10 anni No SEGR o Latch-up frequenza di SEE accettabile nel contesto sperimentale 3

4 Motivazioni Requisiti di performance sempre più elevati Anticipazione della conversione A/D nella catena di acquisizione Elevato throughput link seriali ad alta velocità, preprocessing, compressione, Necessità di buffer di memoria capienti e resistenti alle radiazioni 4

5 Esempio Catena di elaborazione attuale nel Calorimetro Elettromagnetico di Atlas: - I dati vengono immagazzinati in una memoria analogica rad-hard (SCA) - Solo i dati considerati interessanti dal Level 1 trigger vengono processati (latency 2.5 μsec, dead time 125 nsec fra due level 1 accettati, bunch-cross 25 nsec) - Il throughput risulta ridotto a ~ 1.6 Gbps per FEB (128 canali) Nuova possibile architettura: all data out Elevato throughput (~100 Gbps/per FEB) su link seriali ad alta velocità La conversione A/D nella catena di acquisizione viene eseguita il prima possibile Formatting, preprocessing, compressione. Necessità di buffer di memoria capienti e resistenti alle radiazioni 5

6 Esperienze Rilevanti INFN Milano e DTI-UNIMI Esperienza nella progettazione di schede di acquisizione in vari esperimenti Progettazione e realizzazione di circuti stampati high speed Montaggio di PCB ad alta densita Test di effetti di radiazione su catene di acquisizione complete: Preparazione dei sistemi di data acquisition per i test e le verifiche di funzionamento di schede di elaborazione Set-up dedicati per test con radiazione ionizzante e con particelle (neutroni e protoni ad alta energia) Esperienza di progettazione di circuiti integrati CMOS resistenti alle radiazioni (DTI-UNIMI) Sviluppo di circuiti integrati full-custom Brevetto, in fase di approvazione, relativo ad una cella di RAM statica resistente alle radiazioni 6

7 Esperienze Rilevanti INAF-IASF Milano Tecniche di irrobustimento di circuiti realizzati in SRAM FPGA Misure della sensibilità ai guasti dei circuiti implementati Uso di tecniche standard (TMR Triple Modular Redundancy) per SRAM-FPGA Definizione di tecniche innovative di rilevazione e tolleranza di guasti Emulazione di guasti indotti da radiazioni in SRAM FPGA FLIPPER. Definizione e sviluppo di uno strumento per la valutazione gli effetti di Single Event Upset (SEU) nei dispositivi Xilinx Virtex II. Radiation ground testing Protoni. Validazione della piattaforma FLIPPER come sistema previsionale (TSL- Uppsala). Ioni Pesanti. Studio sugli effetti delle radiazioni ionizzanti sulla logica di riconfigurazione dei dispositivi SRAM-FPGA (LNL-Legnaro) Architetture ed algoritmi per il digital signal processing CZT(Cadmium Zinc Telluride) Detectors. Definizione e sviluppo dell elettronica digitale di readout per l analisi della forma del segnale basata su dispositivi FPGA PHOCA (PHOton Counting Array). Definizione e Sviluppo di un sistema digitale per l elaborazione dati provenienti da CCD 7

8 Esperienze Rilevanti Padova Esperienza sia in campo FPGA (Xilinx, Altera, Actel) che memorie (SRAM, FLASH) Test di effetti di radiazione total dose: Monitor delle derive parametriche dei circuiti irraggiati con gamma/x Modi e meccanismi di guasto funzionali Annealing del danno indotto e recupero delle caratteristiche Test di effetti di radiazione single event effects: Preparazione dei campioni: delidding e verifica funzionale Test con ioni pesanti (LNL, Louvain, Jyväskylä) per correlare la sezione d urto e coefficiente LET: LET di soglia Test con particelle passanti: neutroni, protoni ad alta energia Identificazione degli effetti transitori da evento singolo su memoria e su circuito logico: Single Bit Upset, Multiple Bit Upset, SE Transient, Latch-up, SE Functional Interruption Identificazione degli effetti permanenti da evento singolo su memoria e su circuito logico: Stuck Bit, SE Gate Rupture Valutazione degli effetti di radiazioni in SRAM-based FPGA Impatto della corruzione della memoria di configurazione sui circuiti implementati, anche in presenza di sistemi per la mitigazione del danno (TMR) 8

9 Gruppo di Lavoro e Responsabilità INFN Sezione di Milano: Catena di acquisizione, Schede test, Architetture di calcolo resistenti alle radiazioni in FPGA, Memorie resistenti alle radiazioni Monica Alderighi* (70%), INFN e INAF-IASF Mauro Citterio (10%), INFN Valentino Liberali (70%), INFN e DTI-UNIMI Alberto Stabile (70%), INFN e DTI-UNIMI Fabio Casini, INAF-IASF Supporto richiesto al Servizio di Elettronica: 4 mesi uomo INFN Sezione di Padova: Selezione tecnologia; esperimenti di irraggiamento: sorgenti gamma/x, ioni pesanti, neutroni/protoni ad alta energia; valutazioni dei guasti indotti e delle implementazioni circuitali più efficaci Alessandro Paccagnella (50%), PO-DEI Simone Gerardin (70%), AdR-DEI Augusto Tazzoli (30%), AdR-DEI Marco Silvestri (30%), PhD-DEI *Responsabile Nazionale Totale FTE : 4.0 (Milano 2.2, Padova 1.8) 9

10 Il Progetto I anno Sviluppo dimostratore elettronica di readout ad elevato throughput basato su dispositivi programmabili e memorie standard Studio degli effetti delle radiazioni sui link (SER-DESER ad elevate prestazioni): scelta dispositivi ed integrità informazione Proposta di architettura/algoritmi Studio e progettazione di strutture integrate di I/O resistenti alle radiazioni per memorie RAM statiche Progettazione di buffer di ingresso e di uscita Progettazione di strutture di protezione ESD (Electrostatic Discharge) Fabbricazione di un chip prototipo con le strutture progettate Studio degli effetti delle radiazioni sul prototipo II anno Fabbricazione e caratterizzazione di RAM statica rad-hard Progettazione e fabbricazione del prototipo Test del prototipo Caratterizzazione e studio degli effetti delle radiazioni Sviluppo dimostratore elettronica di readout ad elevato throughput resistente alle radiazioni basato su dispositivi programmabili e RAM rad-hard Validazione architettura/algoritmi Test di irraggiamento del dimostratore 10

11 Budget: I anno Interno: 4 k Milano Riunioni di coordinamento Misure di irraggiamento LNL Padova Estero: 4 k + 6 k (SJ) Partecipazione a conferenza internazionale Misure irraggiamento Uppsala/PSI Consumo: 22 k + 25 k (SJ) Materiale consumo laboratorio Circuiti stampati e montaggio per due prototipi Acquisto logiche programmabili e memorie statiche commerciali Sottomissione celle circuitali rad-hard (SJ) Corso su link ad alta velocità in FPGA Progettazione dimostratore ad elevato throughput (in parte SJ) Acquisto tempo fascio a Uppsala Interno: 4 k Padova Riunioni di coordinamento Test da total dose con gamma (Casaccia, Bologna) Estero: 6 k + 4 k (SJ) Partecipazione a conferenza internazionale Misure irraggiamento Uppsala/PSI/Lovanio Consumo: 12 k + 10 k (SJ) Materiale consumo laboratorio Materiale per test di irraggiamento Acquisto di FPGA commerciali (anche radhard) e memorie statiche commerciali Corso su link ad alta velocità in FPGA Acquisto tempo fascio a Uppsala/PSI 11

12 Budget: II anno Milano + Padova Prematuro nel dettaglio: presumibilmente, simile al I anno 12