Flip-flop, registri, la macchina a stati finiti
|
|
- Vanessa Masini
- 8 anni fa
- Visualizzazioni
Transcript
1 Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di Milano L 9 /39 Sommario! Bistabili DT edge- sensitive: Flip-Flop! Registri e Register-File! Circuiti sequenziali (macchine a stati finiti) L 9 2/39
2 Sincronizzazione! cancelli devono disaccoppiare i diversi sottosistemi logici " raccogliere i segnali, senza farli passare, e rilanciarli ad un determinato istante " Cancello doppio: ingresso e uscita " Mai aperti contemporaneamente L 9 3/39 Latch: Bistabili level-sensitive! latch sono dispositivi trasparenti: " Per tutto il tempo in cui il clock è attivo (alto), il valore di D viene riportato in uscita: Q = D : uscita collegata all ingresso! A noi interessa memorizzare l informazione in un determinato istante "#$! % % if = then Q*=D else Q*=Q L 9 4/39
3 Problemi con i latch sincroni! Registro a scorrimento (shift register) " Un unico ingresso e un unica uscita U " n presenza di segnale attivo (clock alto), il contenuto deve essere spostato verso destra di una posizione! Realizzazione mediante bistabili LATCH: " Funziona? = D 2 Q 2 = D Q = D Q = U Q Q Q L 9 5/39 Shift register con i latch = D 2 Q 2 = D Q = D Q = U Q Q Q "#$ & % ' % ( % ) * +,!t!t!t L 9 6/39
4 Bistabili edge sensitive : i Flip-Flop! Dispositivi attivi sul fronte del clock (edge sensitive): " il loro stato (uscita) può commutare solo in corrispondenza del fronte di salita o di discesa del clock. Bistabile tipo DT Configurazione Master-Slave D D master Q master = D slave Q slave Q Q master Q Flip-Flop tipo DT L 9 7/39 Flip-flop: struttura master slave! -#&.: L ingresso D viene memorizzato nel latch MASTER " L uscita è bloccata! -#/.: l uscita stabile del latch MASTER viene propagato al latch SLAVE " L ingresso è bloccato, l uscita è stabile. Q m = D s Q D m D Q m = D s Q D m L 9 8/39
5 Funzionamento: FLP = Q m = D s Q D m D D m Flip Q m = D s Q Q m Q m D D t L 9 9/39 Funzionamento: FLOP = Q m = D s Q D m D D m Q m = D s Flop Q Q Q Q m Q m t L 9 /39
6 Funzionamento dei Flip-Flop! Fronte di SALTA FLP " Attivato lo stadio MASTER " Memorizzato il dato sull ingresso: D! STATO " Uscita invariata Cancello ingresso aperto, cancello uscita chiuso! Fronte di DSCESA FLOP " Attivato stadio SLAVE " Presenta il dato memorizzato in uscita: STATO! Q " ngresso isolato Cancello ingresso chiuso, cancello uscita aperto L 9 /39 Struttura di un circuito sequenziale Logica & D Q combinatoria D Q Out flip-flop flip-flop T T "#$ Cancello! Circuito combinatorio! Cancello! Sincronizzazione: la logica combinatoria deve terminare la propria commutazione in tempo utile L 9 2/39
7 Temporizzazione circuito sequenziale n D Q flip-flop T Logica combinatoria D Q flip-flop T Out! l clock arriva contemporaneamente a tutti i dispositivi sincronizzati! Dimensionamento del periodo di clock: " la commutazione del clock deve avvenire dopo che la logica combinatoria ha terminato tutte le commutazioni " l tempo necessario alla logica combinatoria per commutare dipende dal cammino critico L 9 3/39 Temporizzazione: problemi n D Q flip-flop T Logica combinatoria D Q flip-flop T Out! Tempo di set-up: è il tempo minimo per cui deve rimanere stabile l input D prima del fronte di clock.! Tempo di hold: è il tempo minimo per cui deve rimanere stabile l input D dopo il fronte di clock (solitamente trascurabile). Tempo di set-up Tempo di hold +! +"#$ t t setup t hold L 9 4/39
8 Dimensionamento del periodo di Clock n D Q flip-flop T Logica combinatoria D Q flip-flop T Out! Tempo di propagazione: è il tempo necessario per propagare il segnale dall uscita slave alla logica combinatoria: t p " maggiore del tempo di hold: t h! Tempo di skew: ritardo massimo del clock t w Tempo di set-up +! Tempo di propagazione: t p > t h +"#$ t t setup t hold T clock > k * (t p + t c + t s + t w ) L 9 5/39 Sommario! bistabili DT edge-sensitive: Flip-Flop! registri ed il register file! Circuiti sequenziali (macchine a stati finiti) L 9 6/39
9 Registri! Registro a N bit # N Flip-flop DT SCRTTURA: " L impulso di memorizza i dati sugli ingressi D LETTURA: " dati memorizzati sono presenti sulle uscite Q L 9 7/39 Register file (CPU MPS)! Register File: famiglia di CPU MPS : " 32 registri da 32 bit " linea di ingresso " 2 linee di uscita #Reg read 5 #Reg read 2 5 Contenuto #Reg write W Contenuto Write 5 32 Register File MPS: 32 registri da 32 bit Contenuto 2 L 9 8/39
10 Register File! Banco di registri: 2 k registri da n bit ciascuno " Utilizzabile come memoria per i dati! SELEZONE: fornendo in ingresso il numero del registro (#reg)! LETTURA: non modifica il contenuto del registro selezionato! SCRTTURA: nserisce <ContenutoWrite> nel registro selezionato " Comando: segnale W #Reg read k #Reg read 2 k Contenuto #Reg write W Contenuto Write n k Register File: 2 k registri da n bit n n Contenuto 2 L 9 9/39 Register File MPS: Porta di LETTURA! 2 MUX di selezione registro " 2 registri possono essere letti contemporaneamente L 9 2/39
11 Register file MPS: Porta di SCRTTURA! ngresso : (Selezione) AND W " Se no ad ogni scriverei nei registri! ngresso D: " Dato (32 bit) W #Reg Write 5 Dato 32 L 9 2/39 Sommario! bistabili DT edge-sensitive: Flip-Flop! registri ed il register file! Circuiti sequenziali (macchine a stati finiti) L 9 22/39
12 Macchine sequenziali! Macchina combinatoria: U = f ( ) " senza memoria, uscita dipende solo dagli ingressi! Macchina sequenziale: X* = f ( X, ) U = g( X ) " 2 funzioni: uscita e stato prossimo " esiste la memoria: lo STATO U U X combinatoria sequenziale L 9 23/39 Macchine sequenziali! Elemento necessario di ogni macchina sequenziale è la retroazione " Uscita riportata in ingresso " Bistabile: (macchina sequenziale elem.): 2 porte NOR +retroazione macchina sequenziale rete combinatoria retroazione 2 % %! Macchina sequenziale sincrona " mpiega bistabili sincroni " Es: Flip-Flop tipo DT "#$ &,! % 3 L 9 24/39
13 La macchina sequenziale di Huffman i o i i M! x* x y o y y N &7 89::; x K x* K,:<; =86::;> 6 L 9 25/39 Macchina a Stati Finiti - di Moore! Una Macchina a Stati Finiti (MSF) è definita dalla quintupla: < X,, Y, f( ), g( ) > X: insieme degli stati (in numero finito). : alfabeto di ingresso: l insieme dei simboli che si possono presentare in ingresso. Con n ingressi, avremo 2 n possibili configurazioni. Y: alfabeto di uscita: l insieme dei simboli che si possono generare in uscita. Con m uscite, avremo 2 m possibili configurazioni f( ): funzione stato prossimo: X* = f( X, ) Definisce l evoluzione della macchina nel tempo, in modo deterministico g( ): funzione di uscita: Y= g( X ) (macchina di Moore) Y= g( X, ) (macchina di Mealy) " Per il buon funzionamento della macchina è previsto uno stato iniziale, al quale la macchina può essere portata mediante un comando di reset. L 9 26/39
14 Macchina di Moore: STT! STT: State Transition Table (Tabella delle transizioni di stato) " Per ogni coppia: <stato attuale, ingresso> definisco uscita y e stato prossimo x* (x i?+x, i j?+) # y(x i ) ; x*( x i, i j )! Esempio: M stati (log 2 M bit di stato), N ingressi (log 2 M bit d ingresso): i i 2 i N Y x x*(x, i ) x*(x, i 2 ) x*(x, i N ) y(x ) x 2 x*(x 2, i ) x*(x 2, i 2 ) x*(x 2, i N ) y(x 2 ) x M x*(x M, i ) x*(x M, i 2 ) x*(x M, i N ) y(x M ) L 9 27/39 Macchina di Moore: STG! STG: State Transition Graph (Diagramma degli Stati o Grafo delle transizioni) " Ad ogni nodo è associato uno stato: x i? X " Ed un valore della funzione d uscita: y i? Y, y i =g(x i ) " Un arco orientato da uno stato x i ad uno stato x j, contrassegnato da un simbolo (di ingresso) i K, rappresenta una transizione che si verifica quando la macchina, essendo nello stato x i, riceve come ingresso i K i K? x? X x J? X x y = g(x ) J = f(x,i K ) y J = g(x J ) L 9 28/39
15 Controllore di un semaforo SEMAFORO:! ncrocio tra 2 strade: nord-sud (NS) ed est-ovest (EO) controllate da un semaforo (per semplicità consideriamo solamente rosso e verde)! l semaforo può commutare ogni 3 secondi " Macchina sincrona, clock con frequenza =?! E presente un sensore in grado di leggere, per ogni direttrice, se esiste almeno un auto in attesa, oppure un auto che si accinga ad attraversare (condizioni trattate allo stesso modo).! l semaforo deve cambiare colore (da rosso a verde) quando esiste un auto in attesa sulla sua direttrice.! Se ci sono auto in attesa sulle entrambe le direttrici il semaforo deve cambiare colore (al termine del tempo di commutazione) L 9 29/39 SEMAFORO: Stato, ngresso, Uscita STATO " Semaforo NS VERDE, semaforo EO ROSSO " Semaforo NS ROSSO, semaforo EO VERDE! bit di STATO ( flip-flop) NGRESS " Auto NS presente / non presente AutoNS=/ " Auto EO presente / non presente AutoEO = /! 2 bit di NGRESSO! 4 configurazioni d ingresso USCTE: = STATO " LuceEO verde (LuceNS rossa) " LuceNS verde (LuceEO rossa)! 2 configurazioni d uscita! bit di USCTA auto NS sì / no auto EO sì / no L 9 3/39
16 Funzionamento: stato prossimo! Per ogni valore dello stato dobbiamo prevederne l evoluzione in funzione degli ingressi X(t+) = X* = f( X(t), )! Stato: X(t) = X = {VerdeNS, VerdeEO}! X(t+) = X* = VerdeNS " Se X(t)= VerdeNS AND non ci sono auto sulla direttrice EO " Se X(t)= VerdeEO AND ci sono auto sulla direttrice NS! X(t+) = X* = VerdeEO " Se X(t)= VerdeEO AND non ci sono auto sulla direttrice NS " Se X(t)= VerdeNS AND ci sono auto sulla direttrice EO L 9 3/39 Funzionamento: uscita! Per ogni stato, definire l uscita della macchina! Uscita " STATO " VerdeNS! Verde sulla direttrice NS, rosso sulla direttrice EO " VerdeEO! Verde sulla direttrice EO, rosso sulla direttrice NS! Luce Verde NS = VerdeNS! Luce Verde EO = VerdeEO L 9 32/39
17 Sintesi funzioni: stato prossimo e uscita! Stato prossimo: X* = f(x, ) Per ogni variabile di stato, calcolare l evoluzione in funzione degli ingressi: " Se X = VerdeNS e AutoEO= " Se X = VerdeEO e AutoNS= " Se X = VerdeEO e AutoNS= " Se X = VerdeNS e AutoEO= VerdeNS = VerdeNS ~autoeo + VerdeEO autons VerdeEO = VerdeEO ~autons + VerdeNS autoeo! Uscita: Y = g(x) Per ogni stato, definire l uscita della macchina: " X = VerdeNS Y = Luce Verde NS " X = VerdeEO Y = Luce Verde EO $ X* = VerdeNS $ X* = VerdeEO L 9 33/39 STG del semaforo! Funzione stato prossimo: VerdeNS* = VerdeNS ~autoeo + VerdeEO autons VerdeEO* = VerdeEO ~autons + VerdeNS autoeo! Funzione uscita: Y = X AutoNS = AutoEO = AutoEO = VerdeEO VerdeNS LuceVerde EO AutoNS = LuceVerde NS L 9 34/39
18 STT del semaforo X ~autoeo ~autons ~autoeo autons autoeo ~autons autoeo autons Uscita VerdeNS VerdeNS VerdeNS VerdeEO VerdeEO Luce VerdeNS VerdeEO VerdeEO VerdeNS VerdeEO VerdeNS Luce VerdeEO Funzione stato prossimo: X* = f(x, ) Funzione uscita: Y = g(x) L 9 35/39 STT del semaforo: CODFCA binaria! Stato: " (VerdeNS/RossoEO, RossoNS/VerdeEO)! (, )! ngresso: " 2 Variabili: AutoNS, AutoEO! = presente, = assente " 4 Configurazioni: (,,, )! Uscita: " (Luce_VerdeNS, Luce_VerdeEO)! (, ) X Uscita Y L 9 36/39
19 Sintesi della MSF del semaforo! Struttura: macchina di MOORE " 2 stati (,)! flip-flop " 2 linee di ingresso " linea d uscita! SNTES: rete combinatoria " stato prossimo: f(x,) " uscita: g(x) i i 2 reti combinatorie: X* = f (X,) Y = g (X ) X X* % 3! clk Y L 9 37/39 Sintesi della MSF del semaforo! Mediante la STT codificata in binario, posso esprimere X* e Y come somma di prodotti: " cerco i mintermini: X* = X + X + X + X = Y = = X X + X X Y L 9 38/39
20 MSF del semaforo: sintesi del circuito X* = X + X + X + X = Y = = X X + X i i 2 reti combinatorie: X* = f (X,) Y = g (X ) Y i rete combinatoria Y X X* %! 3 clk X* i X T = 3 sec L 9 39/39
Flip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
DettagliCircuiti sequenziali: macchine a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Circuiti sequenziali: macchine a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di Milano
DettagliMacchine a Stati finiti
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@di.unimi.it Università degli Studi di Milano Riferimento al Patterson: Sezione B.0 /3 Sommario Macchine
DettagliCircuiti sequenziali e elementi di memoria
Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock
DettagliFlip-flop Macchine sequenziali
Flip-flop Macchine sequenziali Introduzione I circuiti digitali possono essere così classificati Circuiti combinatori Il valore delle uscite ad un determinato istante dipende unicamente dal valore degli
DettagliSintesi di circuiti sequenziali
Corso di Lezione 2 Sintesi di circuiti sequenziali Federico Pedersini Laboratorio di Dipartimento di nformatica Università degli Studi di Milano Riferimenti bibliografici: F. Fummi, M. Sami, C. Silvano,
DettagliArchitetture sincrone e asincrone Sintesi di circuiti sequenziali
Architettura degli Elaboratori e delle Reti Architetture sincrone e asincrone Sintesi di circuiti sequenziali Federico Pedersini ipartimento di Informatica Uniersità degli Studi di Milano L 8 1 Circuiti
DettagliMacchine sequenziali
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali Lezione 14 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Automa a Stati Finiti (ASF) E una prima astrazione di
DettagliMacchine a stati finiti. Sommario. Sommario. M. Favalli. 5th June 2007
Sommario Macchine a stati finiti M. Favalli 5th June 27 4 Sommario () 5th June 27 / 35 () 5th June 27 2 / 35 4 Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:
DettagliMacchine a stati finiti. Sommario. Sommario. M. Favalli. Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:
Sommario Macchine a stati finiti M. Favalli Engineering Department in Ferrara 4 Sommario (ENDIF) Analisiesintesideicircuitidigitali / 35 (ENDIF) Analisiesintesideicircuitidigitali 2 / 35 4 Le macchine
DettagliMacchine a stati finiti G. MARSELLA UNIVERSITÀ DEL SALENTO
Macchine a stati finiti 1 G. MARSELLA UNIVERSITÀ DEL SALENTO Introduzione Al più alto livello di astrazione il progetto logico impiega un modello, la cosiddetta macchina a stati finiti, per descrivere
DettagliSintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ) dove: I è l insieme finito dei simboli d ingresso
DettagliReti sequenziali. Esempio di rete sequenziale: distributore automatico.
Reti sequenziali 1 Reti sequenziali Nelle RETI COMBINATORIE il valore logico delle variabili di uscita, in un dato istante, è funzione solo dei valori delle variabili di ingresso in quello stesso istante.
DettagliCircuiti sincroni circuiti sequenziali:bistabili e latch
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni circuiti sequenziali:bistabili e latch Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli
DettagliReti sequenziali sincrone
Reti sequenziali sincrone Un approccio strutturato (7.1-7.3, 7.5-7.6) Modelli di reti sincrone Analisi di reti sincrone Descrizioni e sintesi di reti sequenziali sincrone Sintesi con flip-flop D, DE, T
DettagliCircuiti sincroni Circuiti sequenziali: i bistabili
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni Circuiti sequenziali: i bistabili Proff. A. Borghese, F. Pedersini ipartimento di Scienze dell Informazione Università degli Studi
DettagliL unità di controllo di CPU multi-ciclo
L unità di controllo di CPU multi-ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano A.A. 23-24 /2 Sommario I segnali di controllo
DettagliCalcolatori Elettronici B a.a. 2006/2007
Calcolatori Elettronici B a.a. 2006/2007 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Due tipi di unità funzionali Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in ingresso
DettagliMacchine sequenziali sincrone. Macchine sincrone
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali sincrone Lezione 27 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea in Ingegneria
DettagliI bistabili ed il register file
I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni
DettagliEsercizio sugli automi di Moore
Esercizio sugli automi di Moore 1. Sintesi di un automa di Moore: Gestione di Parcheggio. Si vuole costruire una rete sequenziale che controlli un parcheggio dotato di tre posti auto: Semaforo Entrata
DettagliSintesi di Reti Sequenziali Sincrone
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it a.a. 2007-2008 http://digilander.libero.it/rosario.cerbone Sintesi di Reti Sequenziali Sincrone
DettagliMacchine a Stati finiti
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@dsi.unimi.it Università degli Studi di Milano /27 Sommario Macchine a stati finiti Esempio: sintesi di un
DettagliCONTATORI ASINCRONI. Fig. 1
CONTATORI ASINCRONI Consideriamo di utilizzare tre Flip Flop J K secondo lo schema seguente: VCC Fig. 1 Notiamo subito che tuttigli ingressi J K sono collegati alle Vcc cioe allo stato logico 1, questo
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni C.7 & C.8. 1/32 Sommario
DettagliMacchine a Stati finiti
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@dsi.unimi.it Università degli Studi di Milano /29 Sommario Macchine a stati finiti Esempio: sintesi di un
DettagliArchitettura dei Calcolatori Reti Sequenziali Sincrone
Architettura dei Calcolatori Reti Sequenziali Sincrone Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Reti Sequenziali Sincrone Sommario: Introduzione, tipi e definizione Condizioni per il corretto
DettagliCalcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin
Calcolatori Elettronici A a.a. 2008/2009 RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin 1 Esercizio 1: implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente
DettagliLezione 7 Sommatori e Moltiplicatori
Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 1/36 Sommario!
DettagliFSM: Macchine a Stati Finiti
FSM: Macchine a Stati Finiti Sommario Introduzione Automi di Mealy Automi di Moore Esempi Introduzione Metodo per descrivere macchine di tipo sequenziale Molto utile per la descrizione di Unità di controllo
DettagliCALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.7. Il moltiplicatore binario e il ciclo di base di una CPU
Lezione n.7 Il moltiplicatore binario e il ciclo di base di una CPU 1 SOMMARIO Architettura del moltiplicatore Architettura di base di una CPU Ciclo principale di base di una CPU Riprendiamo l analisi
DettagliI CONTATORI SINCRONI
I CONTATORI SINCRONI Premessa I contatori sincroni sono temporizzati in modo tale che tutti i Flip-Flop sono commutato ( triggerati ) nello stesso istante. Ciò si realizza collegando la linea del clock
DettagliI flip-flop ed il register file. Sommario
I flip-flop ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezioni C.9 e C.11 1/35
DettagliCorso di Laurea in Informatica Architetture degli Elaboratori
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Esonero del 25 maggio 2005 Esercizio 1 (punti 3) Una scheda di memoria di un telefono cellulare mette a disposizione 8Mbyte di
Dettagli1 Carattere 1 2 Carattere 2 4 Carattere 4 X Carattere diverso da 1, 2, 4. Porta chiusa Porta aperta
1. Progettare una macchina a stati finiti (di Moore) che realizza una sistema di accesso a combinazione segreta: soltanto dopo aver premuto in sequenza i tasti: 1 4 4 2, l uscita che comanda l apertura
DettagliRegistri. «a2» 2013.11.11 --- Copyright Daniele Giacomini -- appunti2@gmail.com http://informaticalibera.net
«a2» 2013.11.11 --- Copyright Daniele Giacomini -- appunti2@gmail.com http://informaticalibera.net Registri Registri semplici....................................... 1823 Registri a scorrimento..................................
DettagliMacchine a Stati finiti. Sommario
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento al Patterson: Sezione B. /3 Sommario Macchine
DettagliChapter 1. Circuiti sequenziali: macchine a stati
Chapter 1 Circuiti sequenziali: macchine a stati Nella prima parte del corso ci siamo occupati dei circuiti combinatori. In un circuito combinatorio con un ouput Z funzione degli input X 1 ; : : : X n,
DettagliL architettura di riferimento
Architetture degli elaboratori e delle reti Lezione 10 L architettura di riferimento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 10 1/27
DettagliMacchine a Stati finiti
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento al Patterson: Sezione B. /29 Sommario Macchine
DettagliLaurea Specialistica in Informatica
Corso di Laurea in FISICA Laurea Specialistica in Informatica Fisica dell informazione 1 Elementi di Architettura degli elaboratori Prof. Luca Gammaitoni Informazioni sul corso: www.fisica.unipg unipg.it/gammaitoni/fisinfoit/gammaitoni/fisinfo
DettagliAutomi. Sono così esempi di automi una lavatrice, un distributore automatico di bibite, un interruttore, una calcolatrice tascabile,...
Automi Con il termine automa 1 s intende un qualunque dispositivo o un suo modello, un qualunque oggetto, che esegue da se stesso un particolare compito, sulla base degli stimoli od ordini ricevuti detti
DettagliLatch pseudo-statico. Caratteristiche:
Facoltà di gegneria q Caratteristiche: - circuiti più semplici rispetto a quelli di tipo statico - carica (dato) immagazzinata soggetta a leakage necessità di refresh periodico - dispositivi ad alta impedenza
DettagliLezione 2 Circuiti logici. Mauro Piccolo piccolo@di.unito.it
Lezione 2 Circuiti logici Mauro Piccolo piccolo@di.unito.it Bit e configurazioni di bit Bit: una cifra binaria (binary digit) 0 oppure 1 Sequenze di bit per rappresentare l'informazione Numeri Caratteri
DettagliLe Macchine di Turing
Le Macchine di Turing Come è fatta una MdT? Una MdT è definita da: un nastro una testina uno stato interno un programma uno stato iniziale Il nastro Il nastro è infinito suddiviso in celle In una cella
DettagliCPU. Maurizio Palesi
CPU Central Processing Unit 1 Organizzazione Tipica CPU Dispositivi di I/O Unità di controllo Unità aritmetico logica (ALU) Terminale Stampante Registri CPU Memoria centrale Unità disco Bus 2 L'Esecutore
DettagliMacchine combinatorie
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine combinatorie Lezione 10 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Analisi e Sintesi di un sistema 1/2 Per analisi di
Dettaglix y z F x y z F 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario
Esercitazione di Calcolatori Elettronici Prof. Gian Luca Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliAUTOMI A STATI FINITI. G. Ciaschetti
AUTOMI A STATI FINITI G. Ciaschetti CONTENUTI Definizione di sistema Classificazione dei sistemi Definizione di modello Algebra degli schemi a blocchi Sistemi sequenziali Automi a stati finiti Macchina
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI LOGICHE: RETI SEQUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE Nelle reti combinatorie le uscite dipendono solo dall ingresso Þ impossibile far dipendere
DettagliVerifica di Sistemi. 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0
Verifica di Sistemi 1.Qual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano direttamente
DettagliMatematica Computazionale Lezione 4: Algebra di Commutazione e Reti Logiche
Matematica Computazionale Lezione 4: Algebra di Commutazione e Reti Logiche Docente: Michele Nappi mnappi@unisa.it www.dmi.unisa.it/people/nappi 089-963334 ALGEBRA DI COMMUTAZIONE Lo scopo di questa algebra
DettagliEsercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche
Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Esercitazione 1 (Capitolo 2) Reti Logiche Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie
DettagliEsercizio su MT. Svolgimento
Esercizio su MT Definire una macchina di Turing deterministica M a nastro singolo e i concetti di configurazione e di transizione. Sintetizzare una macchina di Turing trasduttore che trasformi un numero
DettagliReti sequenziali. Nord
Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliCalcolatori Elettronici. La Pipeline Criticità sui dati Criticità sul controllo Cenni sull unità di controllo
Calcolatori Elettronici La Pipeline Criticità sui dati Criticità sul controllo Cenni sull unità di controllo La pipeline CRITICITÀ SUI DATI Calcolatori Elettronici - Pipeline (2) - Slide 2 L. Tarantino
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 RETI LOGICHE: RETI SEUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE e RETI SEUENZIALI Le reti combinatorie sono senza retroazione: il segnale di
DettagliCiclo di Istruzione. Ciclo di Istruzione. Controllo. Ciclo di Istruzione (diagramma di flusso) Lezione 5 e 6
Ciclo di Istruzione Può essere suddiviso in 4 tipi di sequenze di microoperazioni (cioè attività di calcolo aritmetico/logico, trasferimento e memorizzazione dei dati), non tutte necessariamente da realizzare
DettagliTesti di Esercizi e Quesiti 1
Architettura degli Elaboratori, 2009-2010 Testi di Esercizi e Quesiti 1 1. Una rete logica ha quattro variabili booleane di ingresso a 0, a 1, b 0, b 1 e due variabili booleane di uscita z 0, z 1. La specifica
DettagliMacchine a stati finiti sincrone
Macchine a stati finiti sincrone Modulo 6 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Macchine a stati finiti Dall
DettagliLATCH E FLIP-FLOP. Fig. 1 D-latch trasparente per ck=1
LATCH E FLIPFLOP. I latch ed i flipflop sono gli elementi fondamentali per la realizzazione di sistemi sequenziali. In entrambi i circuiti la temporizzazione è affidata ad un opportuno segnale di cadenza
DettagliC. P. U. MEMORIA CENTRALE
C. P. U. INGRESSO MEMORIA CENTRALE USCITA UNITA DI MEMORIA DI MASSA La macchina di Von Neumann Negli anni 40 lo scienziato ungherese Von Neumann realizzò il primo calcolatore digitale con programma memorizzato
DettagliArchitettura di un calcolatore
2009-2010 Ingegneria Aerospaziale Prof. A. Palomba - Elementi di Informatica (E-Z) 7 Architettura di un calcolatore Lez. 7 1 Modello di Von Neumann Il termine modello di Von Neumann (o macchina di Von
DettagliMacchine sequenziali
Macchine sequenziali Dal circuito combinatorio al sequenziale (effetto di una retroazione) x z x j Y i, Rete Comb. Y i-, z h Y i,k M Y i-,k abilitazione a memorizzare M memorizza lo stato La nozione di
DettagliStrutturazione logica dei dati: i file
Strutturazione logica dei dati: i file Informazioni più complesse possono essere composte a partire da informazioni elementari Esempio di una banca: supponiamo di voler mantenere all'interno di un computer
DettagliEsercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
DettagliL unità di elaborazione pipeline L unità Pipelining
Struttura del processore L unità di elaborazione pipeline Corso ACSO prof. Cristina SILVANO Politecnico di Milano Incremento delle Per migliorare ulteriormente le si può: ridurre il periodo di clock aumentare
DettagliVerificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo. Dip switch Pulsante n.a. Octal tri-state buffer IC2 = MM 2114
SCH 31 Scrittura/lettura RAM Obiettivi Strumenti e componenti Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo S1 S5 P1 IC1 = 74LS244 Dip switch Pulsante n.a. Octal tri-state
DettagliHazard sul controllo. Sommario
Hazard sul controllo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento al Patterson: 4.7, 4.8 1/28 Sommario Riorganizzazione
DettagliMacchine combinatorie: encoder/decoder e multiplexer/demultiplexer
Corso di Calcolatori Elettronici I A.A. 20-202 Macchine combinatorie: encoder/decoder e multiplexer/demultiplexer Lezione 5 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di
DettagliCenni alle reti logiche. Luigi Palopoli
Cenni alle reti logiche Luigi Palopoli Reti con reazione e memoria Le funzioni logiche e le relative reti di implementazione visto fino ad ora sono note come reti combinatorie Le reti combinatorie non
DettagliCapitolo 6: Modelli di calcolo per linguaggi imperativi e funzionali
Capitolo 6: Modelli di calcolo per linguaggi imperativi e funzionali 1 Modelli imperativi: le RAM (Random Access Machine) I modelli di calcolo imperativi sono direttamente collegati al modello Von Neumann,
DettagliStruttura del calcolatore
Struttura del calcolatore Proprietà: Flessibilità: la stessa macchina può essere utilizzata per compiti differenti, nessuno dei quali è predefinito al momento della costruzione Velocità di elaborazione
DettagliUniversità degli Studi di Cassino
di assino orso di alcolatori Elettronici I Elementi di memoria e registri Anno Accademico 27/28 Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario utilizzare
DettagliLABORATORIO DI SISTEMI
ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 1 LABORATORIO DI SISTEMI OGGETTO: Progettare e collaudare un circuito digitale capace di copiare le informazioni di una memoria PROM in
DettagliIntroduzione ai microcontrollori
Introduzione ai microcontrollori L elettronica digitale nasce nel 1946 con il primo calcolatore elettronico digitale denominato ENIAC e composto esclusivamente di circuiti a valvole, anche se negli anni
DettagliLezione 2 OPERAZIONI ARITMETICHE E LOGICHE ARCHITETTURA DI UN ELABORATORE. Lez2 Informatica Sc. Giuridiche Op. aritmetiche/logiche arch.
Lezione 2 OPERAZIONI ARITMETICHE E LOGICHE ARCHITETTURA DI UN ELABORATORE Comunicazione importante dalla prossima settimana, la lezione del venerdì si terrà: dalle 15:00 alle 17.15 in aula 311 l orario
DettagliArchitettura dei Calcolatori Parte Operativa e Parte Controllo
Architettura dei Calcolatori Parte Operativa e Parte Controllo Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Reti Sequenziali Sincrone Sommario: Unità con Parte Operativa e Parte Controllo Riferimenti
DettagliZIMO. Decoder per accessori MX81. Manuale istruzioni del. nella variante MX81/N per il formato dei dati NMRA-DCC
ZIMO Manuale istruzioni del Decoder per accessori MX81 nella variante MX81/N per il formato dei dati NMRA-DCC etichetta verde Sommario 1. GENERALITÀ... 3 2. CARATTERISTICHE E DATI TECNICI... 3 3. COLLEGAMENTO
DettagliMacchine Sequenziali
Macchine Sequenziali CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Tassonomia dei circuiti digitali Circuiti combinatori» Il valore
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone Sintesi di Reti Sequenziali Sincrone Una macchina sequenziale è definita dalla quintupla I è l insieme finito dei simboli d ingresso U è l insieme finito dei simboli
DettagliEsercitazione RSS FONDAMENTI DI INFORMATICA B. Università degli studi di Parma Dipartimento di Ingegneria dell informazione DIDATTICA A DISTANZA
Esercitazione RSS FONDAMENTI DI INFORMATICA B DIDATTICA A DISTANZA Università degli studi di Parma Dipartimento di Ingegneria dell informazione tutore: Ing. A. Tibaldi 6 maggio 2002 INDICE 1 Indice 1 Macchine
DettagliLaboratorio di Architettura degli Elaboratori - A.A. 2012/13
Università di Udine - Facoltà di Scienze Matematiche, Fisiche e Naturali Corso di Laurea in Informatica Laboratorio di Architettura degli Elaboratori - A.A. 2012/13 Circuiti logici, lezione 1 Sintetizzare
DettagliSintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
DettagliElementi di Architettura e Sistemi Operativi. problema punti massimi i tuoi punti problema 1 6 problema 2 7 problema 3 7 problema 4 10 totale 30
Elementi di Architettura e Sistemi Operativi Bioinformatica - Tiziano Villa 22 Giugno 2012 Nome e Cognome: Matricola: Posta elettronica: problema punti massimi i tuoi punti problema 1 6 problema 2 7 problema
DettagliEsame di INFORMATICA
Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Anni 40 i dati e i programmi che descrivono come elaborare i dati possono essere codificati nello
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9 Prof. Rosario Cerbone rosario.cerbone@libero.it a.a. 2005-2006 http://digilander.libero.it/rosario.cerbone Sintesi di Reti Sequenziali Sincrone In
Dettagliraibulet@disco.unimib.it
Esercitazione 2 Reti sequenziali Claudia Raibulet raibulet@disco.unimib.it Esercizio 1 Considerando una RAM di dimensione uguale a 4096 Kbit e una parola di memoria di 32 bit, un indirizzo per tale memoria
DettagliCALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.6. Unità di controllo microprogrammata
Lezione n.6 Unità di controllo microprogrammata 1 Sommario Unità di controllo microprogrammata Ottimizzazione, per ottimizzare lo spazio di memoria occupato Il moltiplicatore binario Esempio di architettura
DettagliProtocolli di Comunicazione Elettronica dei Sistemi Digitali L-A Università di Bologna, Cesena
Protocolli di Comunicazione Elettronica dei Sistemi Digitali L-A Università di Bologna, Cesena Aldo Romani A.a. 2005-2006 UART UART Universal Asynchronous Receiver/Transmitter Clock implicito e trasmissione
DettagliIl processore. Il processore. Il processore. Il processore. Architettura dell elaboratore
Il processore Architettura dell elaboratore Il processore La esegue istruzioni in linguaggio macchina In modo sequenziale e ciclico (ciclo macchina o ciclo ) Effettuando operazioni di lettura delle istruzioni
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano A.A. 23-24 /27 Sommario Circuiti sequenziali Latch asincroni
DettagliClocking. Architetture dei Calcolatori (Lettere. Elementi di Memoria. Periodo del Ciclo di Clock. scritti
Clocking Architetture dei Calcolatori (Lettere A-I) Tecnologie per la Memoria e Gerarchie di Memoria Prof. Francesco Lo Presti Il segnale di Clock definisce quando i segnali possono essere letti e quando
DettagliUniversità degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri
di assino e del Lazio Meridionale orso di alcolatori Elettronici Elementi di memoria e Registri Anno Accademico Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario
DettagliIl Processore: i registri
Il Processore: i registri Il processore contiene al suo interno un certo numero di registri (unità di memoria estremamente veloci) Le dimensioni di un registro sono di pochi byte (4, 8) I registri contengono
DettagliSistemi Operativi. Interfaccia del File System FILE SYSTEM : INTERFACCIA. Concetto di File. Metodi di Accesso. Struttura delle Directory
FILE SYSTEM : INTERFACCIA 8.1 Interfaccia del File System Concetto di File Metodi di Accesso Struttura delle Directory Montaggio del File System Condivisione di File Protezione 8.2 Concetto di File File
DettagliCap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche
Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche 3.1 LE PORTE LOGICHE E GLI OPERATORI ELEMENTARI 3.2 COMPORTAMENTO A REGIME E IN TRANSITORIO DEI CIRCUITI COMBINATORI I nuovi
Dettagli