Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini
|
|
|
- Gemma Cuomo
- 6 anni fa
- Visualizzazioni
Transcript
1 Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock Prof. Andrea Sterbini sterbini@di.uniroma1.it
2 Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità funzionali necessarie - Datapath e unità di controllo - Tempo di esecuzione delle istruzioni 2 2
3 Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità funzionali necessarie - Datapath e unità di controllo - Tempo di esecuzione delle istruzioni CPU = macchina sequenziale ovvero Stato + circuito combinatorio Elemento di stato 1 Logica combinatoria Elemento di stato 2 2 Ciclo di clock 3
4 Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità funzionali necessarie - Datapath e unità di controllo - Tempo di esecuzione delle istruzioni CPU = macchina sequenziale ovvero Stato + circuito combinatorio Elemento di stato 1 Logica combinatoria Elemento di stato 2 2 Ciclo di clock 4
5 Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità funzionali necessarie - Datapath e unità di controllo - Tempo di esecuzione delle istruzioni Tempo di esecuzione delle istruzioni = durata dell istruzione più lenta CPU = macchina sequenziale ovvero Stato + circuito combinatorio Elemento di stato 1 Logica combinatoria Elemento di stato 2 2 Ciclo di clock 5
6 Progettare la CPU MIPS Come prima fase progettiamo una CPU MIPS semplice non ottimizzata (senza pipeline) Per progettare la CPU dobbiamo: - Definire come viene elaborata una istruzione (fasi di esecuzione) - Scegliere le istruzioni da realizzare - Scegliere le unità funzionali necessarie - Collegare le unità funzionali - Costruire la CU (Control Unit) che controlla il funzionamento della CPU - Calcolare il massimo tempo di esecuzione delle istruzioni (che ci dà il periodo di clock) 3
7 Progettare la CPU MIPS Come prima fase progettiamo una CPU MIPS semplice non ottimizzata (senza pipeline) Per progettare la CPU dobbiamo: - Definire come viene elaborata una istruzione (fasi di esecuzione) - Scegliere le istruzioni da realizzare - Scegliere le unità funzionali necessarie - Collegare le unità funzionali - Costruire la CU (Control Unit) che controlla il funzionamento della CPU - Calcolare il massimo tempo di esecuzione delle istruzioni (che ci dà il periodo di clock) Le fasi di esecuzione di una istruzione sono: Fetch caricamento di una istruzione dalla memoria alla CU Decodifica decodifica della istruzione e lettura argomenti dai registri Esecuzione esecuzione (attivazione delle unità funzionali necessarie) Memoria accesso alla memoria Write Back scrittura dei risultati nei registri 3
8 Progettare la CPU MIPS Come prima fase progettiamo una CPU MIPS semplice non ottimizzata (senza pipeline) Per progettare la CPU dobbiamo: - Definire come viene elaborata una istruzione (fasi di esecuzione) - Scegliere le istruzioni da realizzare - Scegliere le unità funzionali necessarie - Collegare le unità funzionali - Costruire la CU (Control Unit) che controlla il funzionamento della CPU - Calcolare il massimo tempo di esecuzione delle istruzioni (che ci dà il periodo di clock) Le fasi di esecuzione di una istruzione sono: Fetch caricamento di una istruzione dalla memoria alla CU Decodifica decodifica della istruzione e lettura argomenti dai registri Esecuzione esecuzione (attivazione delle unità funzionali necessarie) Memoria accesso alla memoria Write Back scrittura dei risultati nei registri Altre operazioni necessarie aggiornamento del PC (normale / salti condizionati / salti non condizionati) 3
9 Progettare la CPU (segue) Istruzioni da realizzare accesso alla memoria: lw, sw (di tipo I) salti condizionati: beq (di tipo I) op. aritmetico-logiche: add, sub, sll, slt, (di tipo R) salti non condizionati j, jal (di tipo J) op. con costanti li, addi, subi, (di tipo I) Il formato delle istruzioni MIPS è 4
10 Progettare la CPU (segue) Istruzioni da realizzare accesso alla memoria: lw, sw (di tipo I) salti condizionati: beq (di tipo I) op. aritmetico-logiche: add, sub, sll, slt, (di tipo R) salti non condizionati j, jal (di tipo J) op. con costanti li, addi, subi, (di tipo I) Il formato delle istruzioni MIPS è Nome Campi Note Dimensione del campo 6 bit 5 bit 5 bit 5 bit 5 bit 6 bit Tutte le istruzioni MIPS sono a bit Formato R op rs rt rd shamt funct Formato delle funzioni aritmetiche Formato I op rs rt Indirizzo relativo / costante Formato delle istruzioni di salto condizionato ed immediate Formato 4 J op Indirizzo di destinazione (26 bit) Formato delle istruzioni di salto incondizionato
11 Unità funzionali necessarie PC registro che contiene l indirizzo della istruzione memoria istruzioni contiene le istruzioni adder per calcolare il PC (successivo o salto) registri contengono gli argomenti delle istruzioni ALU fa le operazioni aritmetico-logiche, confronti, calcola gli indirizzi per gli accessi in memoria memoria dati da cui leggere/in cui scrivere i dati (load/store) 5
12 Unità funzionali necessarie PC registro che contiene l indirizzo della istruzione memoria istruzioni contiene le istruzioni adder per calcolare il PC (successivo o salto) registri contengono gli argomenti delle istruzioni ALU fa le operazioni aritmetico-logiche, confronti, calcola gli indirizzi per gli accessi in memoria memoria dati da cui leggere/in cui scrivere i dati (load/store) Queste unità sono collegate da diversi datapath, ovvero dalle interconnessioni che definiscono il flusso delle informazioni nella CPU Se una unità funzionale può ricevere dati da più sorgenti è necessario inserire un MUX per selezionare la sorgente necessaria 5
13 Unità funzionali necessarie PC registro che contiene l indirizzo della istruzione memoria istruzioni contiene le istruzioni adder per calcolare il PC (successivo o salto) registri contengono gli argomenti delle istruzioni ALU fa le operazioni aritmetico-logiche, confronti, calcola gli indirizzi per gli accessi in memoria memoria dati da cui leggere/in cui scrivere i dati (load/store) Queste unità sono collegate da diversi datapath, ovvero dalle interconnessioni che definiscono il flusso delle informazioni nella CPU Se una unità funzionale può ricevere dati da più sorgenti è necessario inserire un MUX per selezionare la sorgente necessaria Le unità funzionali sono attivate e coordinate dai segnali prodotti dalla Control Unit (a seconda dell istruzione corrente) 5
14 Memoria istruzioni, PC e Adder Memoria istruzioni: - Riceve un indirizzo a bit - Fornisce in uscita l istruzione (da bit) che si trova a quell indirizzo Indirizzo istruzione Memoria istruzioni Istruzione 6
15 Memoria istruzioni, PC e Adder Memoria istruzioni: - Riceve un indirizzo a bit - Fornisce in uscita l istruzione (da bit) che si trova a quell indirizzo Program Counter: - Registro che contiene l indirizzo della istruzione corrente Indirizzo istruzione Memoria istruzioni Istruzione P C Program counter 6
16 Memoria istruzioni, PC e Adder Memoria istruzioni: - Riceve un indirizzo a bit - Fornisce in uscita l istruzione (da bit) che si trova a quell indirizzo Program Counter: - Registro che contiene l indirizzo della istruzione corrente Sommatore: - Necessario per calcolare il nuovo PC e le destinazioni dei salti relativi - Riceve due valori a bit e ne fornisce in uscita la somma 6 Indirizzo istruzione Memoria istruzioni Istruzione P C Program counter Add Somma
17 Registri e ALU Il blocco dei registri: - contiene registri a bit, indirizzabili con 5 bit (2^5 = ) Indici dei registri Dati in - fornisce due argomenti nello stesso momento su due porte dati di uscita da bit ciascuna - può memorizzare un dato in un registro e contemporaneamente darlo in uscita - ha 3 porte a 5 bit per indicare quali 2 registri leggere e quale registro scrivere, tre porte dati (a bit), una in ingresso per il valore da memorizzare e 2 di uscita per i valori letti - il segnale RegWrite abilita (se 1) la scrittura nel registro di scrittura (destinazione) Registro di lettura 1 Registro di lettura 2 Registro di scrittura da scrivere Registri letto 1 letto 2 RegWrite Dati 7
18 Registri e ALU Il blocco dei registri: - contiene registri a bit, indirizzabili con 5 bit (2^5 = ) Indici dei registri Dati in - fornisce due argomenti nello stesso momento su due porte dati di uscita da bit ciascuna - può memorizzare un dato in un registro e contemporaneamente darlo in uscita - ha 3 porte a 5 bit per indicare quali 2 registri leggere e quale registro scrivere, tre porte dati (a bit), una in ingresso per il valore da memorizzare e 2 di uscita per i valori letti - il segnale RegWrite abilita (se 1) la scrittura nel registro di scrittura (destinazione) L ALU: riceve due valori interi a bit e svolge la operazione indicata dai segnali Op. ALU - Oltre al risultato da bit produce un segnale «Zero» asserito se il risultato è zero Registro di lettura 1 Registro di lettura 2 Registro di scrittura da scrivere Registri 4 letto 1 letto 2 RegWrite Operazione ALU ALU Zero Risultato Dati 7
19 Memoria ed Estensione del segno L unità di memoria - riceve un indirizzo (da bit) che indica quale word della memoria va letta/scritta - riceve il segnale MemRead che abilita la lettura dall indirizzo (se lw) - riceve un dato da bit da scrivere in memoria a quell indirizzo (se sw) - riceve il segnale di controllo MemWrite che abilita (1) la scrittura del dato all indirizzo - e fornisce su una porta di uscita da bit il lato letto (se MemRead = 1) Indirizzo da scrivere Memoria dati MemWrite letto MemRead 8
20 Memoria ed Estensione del segno L unità di memoria - riceve un indirizzo (da bit) che indica quale word della memoria va letta/scritta - riceve il segnale MemRead che abilita la lettura dall indirizzo (se lw) - riceve un dato da bit da scrivere in memoria a quell indirizzo (se sw) - riceve il segnale di controllo MemWrite che abilita (1) la scrittura del dato all indirizzo - e fornisce su una porta di uscita da bit il lato letto (se MemRead = 1) L unità di estensione del segno serve a trasformare un intero relativo (in CA2) da 16 a bit - Ovvero copia il bit del segno nei 16 bit più significativi della parola 8 Indirizzo da scrivere 16 Memoria dati Estensione del segno MemWrite letto MemRead
21 Fetch della istruzione/aggiornamento PC - PC = indirizzo della istruzione - Viene letta l istruzione - Il PC è incrementato di 4 (una word) - e il valore viene rimesso nel PC NOTE - tutte connessioni da bit - mentre viene letta la istruzione viene già calcolato il nuovo PC P C 4 Indirizzo istruzione Memoria istruzioni Add Somma Istruzione 9
22 Operazioni ALU La decodifica della istruzione è estremamente facile perché i formati I ed R sono quasi uguali Il secondo argomento della istruzione può essere un registro oppure il campo immediato della istruzione stessa (in questo caso il valore viene esteso nel segno) a seconda del segnale di controllo ALUSrc che seleziona la porta corrispondente del MUX 5 Registro di lettura 1 4 Operazione ALU Istruzione 5 5 Registro di lettura 2 Registro di scrittura da scrivere Registri letto 1 letto 2 RegWrite 0 M U X 1 ALUSrc ALU Zero Risultato Indirizzo da scrivere Memoria dati MemWrite letto 0 M U X 1 MemtoReg Estensione del segno MemRead
23 Accesso alla Memoria Per calcolare l indirizzo di accesso alla memoria si usa la stessa ALU, sommando il dato del primo registro (registro base) al campo immediato della istruzione Il risultato del ALU o della lw viene selezionato da MemtoReg che comanda il MUX a destra 5 Registro di lettura 1 4 Operazione ALU Istruzione 5 5 Registro di lettura 2 Registro di scrittura da scrivere Registri letto 1 letto 2 RegWrite 0 M U X 1 ALUSrc ALU Zero Risultato Indirizzo da scrivere Memoria dati MemWrite letto 0 M U X 1 MemtoReg 16 Estensione del segno MemRead 11
24 Salti condizionati (beq) - L ALU viene usata come comparatore (svolgendo una sottrazione) - Il segnale Zero indica se va fatto il salto - La destinazione dei salti è un numero relativo di istruzioni rispetto alla istruzione seguente, quindi va estesa nel segno e moltiplicata per 4 prima di sommarla al PC + 4 con un sommatore 12 Patterson et al., STRUTTURA E PROGETTO DEI CALCOLATORI, 3/E, Zanichelli editore S.p.A. Copyright 2010
25 Salti condizionati (beq) - L ALU viene usata come comparatore (svolgendo una sottrazione) - Il segnale Zero indica se va fatto il salto - La destinazione dei salti è un numero relativo di istruzioni rispetto alla istruzione seguente, quindi va estesa nel segno e moltiplicata per 4 prima di sommarla al PC + 4 con un sommatore Notate che il nuovo valore del PC può venire da due diverse sorgenti: - PC+4 (istruzione seguente) - oppure uscita dell adder (salto relativo) Quindi è necessario un MUX di selezione 12 Patterson et al., STRUTTURA E PROGETTO DEI CALCOLATORI, 3/E, Zanichelli editore S.p.A. Copyright 2010
26 Mettiamo tutto assieme Istruzioni ALU di tipo R e tipo I beq lw e sw 13 Patterson et al., STRUTTURA E PROGETTO DEI CALCOLATORI, 3/E, Zanichelli editore S.p.A. Copyright 2010
27 con Control Unit e logica di salto 14 Patterson et al., STRUTTURA E PROGETTO DEI CALCOLATORI, 3/E, Zanichelli editore S.p.A. Copyright 2010
28 Dettaglio sulle istruzioni di tipo R e lw 15 Patterson et al., STRUTTURA E PROGETTO DEI CALCOLATORI, 3/E, Zanichelli editore S.p.A. Copyright 2010
29 Dettaglio sulle istruzioni di tipo R e lw Notate che l indice del registro destinazione si trova in campi diversi dell istruzione nelle istruzioni di tipo R e nella lw (che è l unica istruzione di tipo I che modifica un registro) 15 Patterson et al., STRUTTURA E PROGETTO DEI CALCOLATORI, 3/E, Zanichelli editore S.p.A. Copyright 2010
30 Dettaglio sulle istruzioni di tipo R e lw Notate che l indice del registro destinazione si trova in campi diversi dell istruzione nelle istruzioni di tipo R e nella lw (che è l unica istruzione di tipo I che modifica un registro) È quindi necessario un MUX per selezionare il campo corretto della istruzione 15 Patterson et al., STRUTTURA E PROGETTO DEI CALCOLATORI, 3/E, Zanichelli editore S.p.A. Copyright 2010
31 Dettaglio sulle istruzioni di tipo R e lw Notate che l indice del registro destinazione si trova in campi diversi dell istruzione nelle istruzioni di tipo R e nella lw (che è l unica istruzione di tipo I che modifica un registro) È quindi necessario un MUX per selezionare il campo corretto della istruzione INOLTRE: tutte le istruzioni R hanno lo stesso codice (0) e sono distinte dal campo funct 15 Patterson et al., STRUTTURA E PROGETTO DEI CALCOLATORI, 3/E, Zanichelli editore S.p.A. Copyright 2010
32 Datapath completo (senza CU) 16 Patterson et al., STRUTTURA E PROGETTO DEI CALCOLATORI, 3/E, Zanichelli editore S.p.A. Copyright 2010
33 Datapath completo (senza CU) 16 Patterson et al., STRUTTURA E PROGETTO DEI CALCOLATORI, 3/E, Zanichelli editore S.p.A. Copyright 2010
34 Datapath completo (senza CU) 16 Patterson et al., STRUTTURA E PROGETTO DEI CALCOLATORI, 3/E, Zanichelli editore S.p.A. Copyright 2010
35 Segnali di controllo Nome del segnale RegDst RegWrite ALUSrc PCSrc MemRead MemWrite MemtoReg 17 Effetto se NON asserito (0) Effetto se asserito (1) Il numero del registro di scrittura proviene dal campo rt (bit 20-16) Nulla (i registri non sono modificati) Il secondo operando della ALU proviene dalla seconda uscita del register file ( letto 2) Nel PC viene scritta l uscita del sommatore che calcola il valore PC+4 Nulla Nulla (la memoria non viene modificata) Il dato inviato al register file per la scrittura proviene dalla ALU Il numero del registro di scrittura proviene dal campo rd (bit 15-11) Il dato viene scritto nel register file nel registro individuato dal numero del registro di scrittura Il secondo operando della ALU proviene dalla estensione del segno dei 16 bit meno significativi dell istruzione (parte immediata) Nel PC viene scritta l uscita del sommatore che calcola l indirizzo del salto relativo (beq) Il dato della memoria nella posizione puntata dall indirizzo è inviato all uscita «dato letto» Il contenuto della memoria nella posizione puntata dall indirizzo viene sostituito con il dato presente sulla linea «dato scritto» Il dato inviato al register file per la scrittura proviene dalla Memoria Dati
36 I segnali da generare L ALU deve seguire 3 tipi di comportamento: - Se l istruzione è di tipo R eseguire l operazione indicata dal campo funct dell istruzione - Se l istruzione accede alla memoria (lw, sw) svolgere la somma che calcola l indirizzo - Se l istruzione è un beq deve svolgere una differenza Per codificare 3 comportamenti bastano 2 segnali dalla CU: ALUOp1 ed ALUOp0 Quindi i segnali che la CU deve produrre per i diversi tipi di istruzione devono essere: Istruzione Reg Dst ALU Src Mem toreg Reg Write ( X vuol dire don t care ovvero non importa ) Mem Read Mem Write Branch ALU Op 1 Tipo R lw sw X 1 X beq X 0 X ALU Op2 18
37 Tempi di esecuzione Se conosciamo il tempo necessario a produrre i risultati delle diverse unità funzionali possiamo calcolare il tempo totale di ciascuna istruzione. Supponiamo che i tempi siano: accesso alla memoria (dati o istruzione) = 100 ns (Fetch e MEM) ALU e sommatori = 150 ns (EX e PC) accesso ai registri (in lettura o scrittura) = 50 ns (ID e WB) tutte le altre componenti = 0 ns Allora i tempi di esecuzione delle istruzioni saranno Istruzione Istruction Fetch Istruction Decode Execution MEM Write Back Totale di tipo R lw sw beq NOTA: le due operazioni di somma per calcolare PC +4 (150ns) e salti condizionati (altri 150ns) sono svolte in parallelo al Fetch, Decode ed Execution e non allungano i tempi 19
38 Tempi di esecuzione Se conosciamo il tempo necessario a produrre i risultati delle diverse unità funzionali possiamo calcolare il tempo totale di ciascuna istruzione. Supponiamo che i tempi siano: accesso alla memoria (dati o istruzione) = 100 ns (Fetch e MEM) ALU e sommatori = 150 ns (EX e PC) accesso ai registri (in lettura o scrittura) = 50 ns (ID e WB) tutte le altre componenti = 0 ns Allora i tempi di esecuzione delle istruzioni saranno Istruzione Istruction Fetch Istruction Decode Execution MEM Write Back Totale di tipo R lw sw beq NOTA: le due operazioni di somma per calcolare PC +4 (150ns) e salti condizionati (altri 150ns) sono svolte in parallelo al Fetch, Decode ed Execution e non allungano i tempi 19
39 Esercizio Se i codici dei 4 tipi di istruzioni sono: istruzione codice decimale in binario di tipo R lw sw beq e dobbiamo produrre i segnali dell unità di controllo come visto prima Progettate la tabella di verità della CU (solo per le righe necessarie): - che ha come ingresso i 6 bit del codice operativo della istruzione in binario - e come uscita i 9 bit dei segnali di controllo da produrre: (RegDst, ALUSrc, MemtoReg, RegWrite, MemRead, MemWrite, Branch, ALUOp1, ALUOp0) 20
L'architettura del processore MIPS
L'architettura del processore MIPS Piano della lezione Ripasso di formati istruzione e registri MIPS Passi di esecuzione delle istruzioni: Formato R (istruzioni aritmetico-logiche) Istruzioni di caricamento
L unità di controllo di CPU a singolo ciclo
L unità di controllo di CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4, D1,
Il Processore: l Unità di Controllo Principale Barbara Masucci
Architettura degli Elaboratori Il Processore: l Unità di Controllo Principale Barbara Masucci Punto della situazione Ø Abbiamo visto come costruire l Unità di Controllo della ALU per il processore MIPS
Richiami sull architettura del processore MIPS a 32 bit
Caratteristiche principali dell architettura del processore MIPS Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini E un architettura RISC
CPU a ciclo multiplo
Architettura degli Elaboratori e delle Reti Lezione CPU a ciclo multiplo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 1/8 Sommario! I problemi
Processore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo
Progettazione dell unità di elaborazioni dati e prestazioni. Il processore: unità di elaborazione. I passi per progettare un processore
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
Richiami sull architettura del processore MIPS a 32 bit
Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini Caratteristiche principali dell architettura del processore MIPS E un architettura RISC
Il processore: unità di elaborazione
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
Processore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Parte di Controllo La Parte Controllo (Control) della CPU è un circuito sequenziale istruzioni eseguite in più cicli di clock
CPU a ciclo multiplo
Architettura degli Elaboratori e delle Reti Lezione CPU a ciclo multiplo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L /9 Sommario! I problemi
Architettura dei calcolatori e sistemi operativi. Il processore Capitolo 4 P&H
Architettura dei calcolatori e sistemi operativi Il processore Capitolo 4 P&H 4. 11. 2015 Sommario Instruction Set di riferimento per il processore Esecuzione delle istruzioni Struttura del processore
CPU a singolo ciclo: l unità di controllo, istruzioni tipo J
Architettura degli Elaboratori e delle Reti Lezione 9 CPU a singolo ciclo: l unità di controllo, istruzioni tipo J Pro. A. Borghese, F. Pedersini Dipartimento di Scienze dell Inormazione Università degli
Implementazione semplificata
Il processore 168 Implementazione semplificata Copre un sottoinsieme limitato di istruzioni rappresentative dell'isa MIPS aritmetiche/logiche: add, sub, and, or, slt accesso alla memoria: lw, sw trasferimento
Realizzazione a cicli di clock multipli
Realizzazione a cicli di clock multipli Riprendiamo in esame la realizzazione dell'unità di calcolo per individuare, per ciascuna classe di istruzioni, le componenti utilizzate e suddividere le azioni
CPU pipeline hazards
Architettura degli Elaboratori e delle Reti Lezione 23 CPU pipeline hazards Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 23 /24 Sommario!
Elementi base per la realizzazione dell unità di calcolo
Elementi base per la realizzazione dell unità di calcolo Memoria istruzioni elemento di stato dove le istruzioni vengono memorizzate e recuperate tramite un indirizzo. ind. istruzione Memoria istruzioni
Progetto CPU (ciclo singolo) Salvatore Orlando
Progetto CPU (ciclo singolo) Salvatore Orlando Arch. Elab. - S. Orlando 1 Processore: Datapath & Control Possiamo finalmente vedere il progetto di un processore MIPS-like semplificato Semplificato in modo
Processore: Datapath & Control. Progetto CPU (ciclo singolo) Rivediamo i formati delle istruzioni. ISA di un MIPS-lite
Processore: Datapath & Control Possiamo finalmente vedere il progetto di un processore MIPS-like semplificato Progetto CPU (ciclo singolo) Semplificato in modo tale da eseguire solo: istruzioni di memory-reference:
Il set istruzioni di MIPS Modalità di indirizzamento. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Il set istruzioni di MIPS Modalità di indirizzamento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
Elementi di informatica
Elementi di informatica Architetture degli elaboratori Il calcolatore Un calcolatore è sistema composto da un elevato numero di componenti Il suo funzionamento può essere descritto se lo si considera come
Architettura degli Elaboratori
Architettura degli Elaboratori Linguaggio macchina e assembler (caso di studio: processore MIPS) slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello Architettura degli Elaboratori 1 1 Istruzioni
Architettura degli Elaboratori B Introduzione al corso
Architettura degli Elaboratori B Introduzione al corso Salvatore Orlando Arch. Elab. - S. Orlando 1 Componenti di un calcolatore convenzionale Studieremo il progetto e le prestazioni delle varie componenti
Calcolatori Elettronici
Calcolatori Elettronici CPU multiciclo Massimiliano Giacomin SVANTAGGI DEL PROCESSORE A SINGOLO CICLO Tutte le istruzioni lunghe un ciclo di clock T clock determinato dall istruzione più lenta Istruzioni
Architettura di tipo registro-registro (load/store)
Caratteristiche principali dell architettura del processore MIPS E un architettura RISC (Reduced Instruction Set Computer) Esegue soltanto istruzioni con un ciclo base ridotto, cioè costituito da poche
La CPU a singolo ciclo
La CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 5 (fino a 5.4) 1/44 Sommario
Le etichette nei programmi. Istruzioni di branch: beq. Istruzioni di branch: bne. Istruzioni di jump: j
L insieme delle istruzioni (2) Architetture dei Calcolatori (lettere A-I) Istruzioni per operazioni logiche: shift Shift (traslazione) dei bit di una parola a destra o sinistra sll (shift left logical):
Lezione 29 Il processore: unità di controllo (2)
Lezione 29 Il processore: unità di lo (2) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Organizzazione della lezione 2 Un riepilogo: ruolo della unità di
Calcolatori Elettronici B a.a. 2007/2008
Calcolatori Elettronici B a.a. 27/28 Tecniche Pipeline: Elementi di base assimiliano Giacomin Reg[IR[2-6]] = DR Dal processore multiciclo DR= em[aluout] em[aluout] =B Reg[IR[5-]] =ALUout CASO IPS lw sw
Esercitazione del 05/05/ Soluzioni
Esercitazione del 05/05/2005 - Soluzioni Una CPU a ciclo singolo richiede un ciclo di clock di durata sufficiente a permettere la stabilizzazione del circuito nel caso dell istruzione più complicata (con
Linguaggio macchina. Architettura degli Elaboratori e delle Reti. Il linguaggio macchina. Lezione 16. Proff. A. Borghese, F.
Architettura degli Elaboratori e delle Reti Lezione 16 Il linguaggio macchina Proff. A. Borghese, F. Pedeini Dipaimento di Scienze dell Informazione Univeità degli Studi di Milano L 16 1/32 Linguaggio
Problemi del ciclo singolo
Problemi del ciclo singolo Ciclo di clock lungo Istruzioni potenzialmente veloci sono rallentate Impiegano sempre lo stesso tempo dell istruzione più lenta Unità funzionale e collegamenti della parte operativa
Linguaggio assembler e linguaggio macchina (caso di studio: processore MIPS)
Linguaggio assembler e linguaggio macchina (caso di studio: processore MIPS) Salvatore Orlando Arch. Elab. - S. Orlando 1 Livelli di astrazione Scendendo di livello, diventiamo più concreti e scopriamo
Sistemi e reti CPU Concetti di base
Sistemi e reti CPU Concetti di base A cura dell Ing. Claudio Traini Cenni Storici 1971 il primo processore mai realizzato : Intel 4004 Progettato dal vicentino Federico Faggin 1 Cenni Storici 1976 Faggin
Il linguaggio macchina
Architettura degli Elaboratori e delle Reti Lezione 16 Il linguaggio macchina Proff. A. Borghese, F. Pedeini Dipaimento di Scienze dell Informazione Univeità degli Studi di Milano L 16 1/33 Linguaggio
Calcolatori Elettronici
Calcolatori Elettronici CPU multiciclo: esercizi Massimiliano Giacomin 1 Prima tipologia di esercizi: valutazione delle prestazioni 2 Specchio riassuntivo su prestazioni e CPI 0) In generale: T esecuzione
Instruction Level Parallelism Andrea Gasparetto
Tutorato di architettura degli elaboratori Instruction Level Parallelism Andrea Gasparetto andrea.gasparetto@unive.it IF: Instruction Fetch (memoria istruzioni) ID: Instruction decode e lettura registri
Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 19 Febbraio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 19 Febbraio 2016 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 18 Febbraio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 18 Febbraio 2015 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
Istruzioni di trasferimento dati
Istruzioni di trasferimento dati Leggere dalla memoria su registro: lw (load word) Scrivere da registro alla memoria: sw (store word) Esempio: Codice C: A[8] += h A è un array di numeri interi Codice Assembler:
Università degli Studi di Cassino
Corso di Istruzioni di confronto Istruzioni di controllo Formato delle istruzioni in L.M. Anno Accademico 2007/2008 Francesco Tortorella Istruzioni di confronto Istruzione Significato slt $t1,$t2,$t3 if
ISA (Instruction Set Architecture) della CPU MIPS
Architettura degli Elaboratori Lezione 20 ISA (Instruction Set Architecture) della CPU MIPS Prof. Federico Pedersini Dipartimento di Informatica Uniersità degli Studi di Milano L16-20 1 Linguaggio macchina
ARCHITETTURA DI UN ELABORATORE! Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).!
ARCHITETTURA DI UN ELABORATORE! Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).! MACCHINA DI VON NEUMANN! UNITÀ FUNZIONALI fondamentali! Processore
Capitolo 5 Elementi architetturali di base
Capitolo 5 Elementi architetturali di base Giuseppe Lami Istituto di Scienza e Tecnologie dell Informazione CNR Via Moruzzi, 1 - Pisa giuseppe.lami@isti.cnr.it Struttura - Unità di elaborazione e controllo
Architettura dei calcolatori e sistemi operativi. Pipelining e Hazard Capitolo 4 P&H
Architettura dei calcolatori e sistemi operativi Pipelining e Hazard Capitolo 4 P&H 16. 11. 2015 Problema dei conflitti Conflitti strutturali: tentativo di usare la stessa risorsa da parte di diverse istruzioni
Un altro tipo di indirizzamento. L insieme delle istruzioni (3) Istruz. di somma e scelta con operando (2) Istruzioni di somma e scelta con operando
Un altro tipo di indirizzamento L insieme delle istruzioni (3) Architetture dei Calcolatori (lettere A-I) Tipi di indirizzamento visti finora Indirizzamento di un registro Indirizzamento con registro base
Corso di Calcolatori Elettronici MIPS: Istruzioni di confronto Istruzioni di controllo Formato delle istruzioni in L.M.
di Cassino e del Lazio Meridionale Corso di MIPS: Istruzioni di confronto Istruzioni di controllo Formato delle istruzioni in L.M. Anno Accademico 201/201 Francesco Tortorella Istruzioni di confronto Istruzione
CALCOLATORI ELETTRONICI 15 aprile 2014
CALCOLATORI ELETTRONICI 15 aprile 2014 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1 Di seguito è riportato lo schema di una ALU a 32 bit in grado
CALCOLATORI ELETTRONICI 29 giugno 2011
CALCOLATORI ELETTRONICI 29 giugno 2011 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di una PLA la funzione combinatoria (a 3 ingressi e due uscite)
ISA e linguaggio macchina
ISA e linguaggio macchina Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4, D1, D2. 1/55
1. Si effettui la divisione di 7/5 utilizzando un efficiente algoritmo e illustrando la corrispondente architettura hardware.
1. Si effettui la divisione di 7/5 utilizzando un efficiente algoritmo e illustrando la corrispondente architettura hardware. 2. Spiegare i diversi tipi di indirizzamento usati dalle istruzioni del set
Struttura di un elaboratore
Struttura di un elaboratore Fondamenti di Informatica 1 Modello architetturale di un computer Ogni computer è costituito da un insieme di blocchi funzionali tra loro interconnessi da sistemi di comunicazioni,
Esame di Architetture Canale MZ Prof. Sterbini 8/6/15
Esame di Architetture Canale MZ Prof. Sterbini 8/6/15 Cognome e Nome: Matricola: Parte 1 (per chi non ha superato l'esonero 1 ora) Esercizio 1 (14 punti). In una partita di CPU a ciclo di clock singolo
Linguaggio macchina: utilizzo di costanti, metodi di indirizzamento
Architetture degli Elaboratori e delle Reti Lezione 17 Linguaggio macchina: utilizzo di costanti, metodi di indirizzamento Proff. A. Borghese, F. Pedeini Dipaimento di Scienze dell Informazione Univeità
Esercitazione sulle CPU pipeline
Esercitazione sulle CPU pipeline Una CPU a ciclo singolo come pure una CPU multi ciclo eseguono una sola istruzione alla volta. Durante l esecuzione parte dell hardware della CPU rimane inutilizzato perché
Elementi di informatica
Elementi di informatica Architetture degli elaboratori Il calcolatore Un calcolatore è sistema composto da un elevato numero di componenti Il suo funzionamento può essere descritto se lo si considera come
Come si definisce il concetto di performance? Tempo di esecuzione di un programma. numero di task/transazioni eseguiti per unità di tempo
Performance Come si definisce il concetto di performance? Tempo di esecuzione di un programma Wall-clock time CPU time tiene conto solo del tempo in cui il programma usa la CPU user time + system time
Il processore: unità di controllo
Il processore: unità di lo Architetture dei Calcolatori (lettere A-I) L unità di lo L unità di lo è responsabile della generazione dei segnali di lo che vengono inviati all unità di elaborazione Alcune
Il linguaggio macchina
Il linguaggio macchina Istruzioni macchina (PH 2.4) Indirizzamento (PH 2.9) Costanti a 32-bit (PH 2.9) 1 Linguaggio macchina Le istruzioni in linguaggio assembly devono essere tradotte in linguaggio macchina
Riassunto. Riassunto. Ciclo fetch&execute. Concetto di programma memorizzato. Istruzioni aritmetiche add, sub, mult, div
MIPS load/store word, con indirizzamento al byte aritmetica solo su registri Istruzioni Significato add $t1, $t2, $t3 $t1 = $t2 + $t3 sub $t1, $t2, $t3 $t1 = $t2 - $t3 mult $t1, $t2 Hi,Lo = $t1*$t2 div
Esame di Architetture Canale AL Prof. Sterbini 8/7/13 Compito A
Esame di Architetture Canale AL Prof. Sterbini 8/7/13 Compito A Esercizio 1A. Si ha il dubbio che in una partita di CPU a ciclo di clock singolo (vedi sul retro) la Control Unit sia rotta, producendo il
Linguaggio macchina. 3 tipi di istruzioni macchina. Istruzioni per trasferimento dati. Istruzioni logico/aritmetiche
3 tipi di istruzioni macchina Linguaggio macchina e assembler 1) trasferimento tra RAM e registri di calcolo della CPU 2) operazioni aritmetiche: somma, differenza, moltiplicazione e divisione 3) operazioni
CALCOLATORI ELETTRONICI 15 luglio 2014
CALCOLATORI ELETTRONICI 15 luglio 2014 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si disegni lo schema di un flip-flop master-slave sensibile ai fronti di salita e se
Il pipelining: tecniche di base
Definizione di pipelining Il pipelining: tecniche di base Architetture Avanzate dei Calcolatori E una tecnica per migliorare le prestazioni del processore basata sulla sovrapposizione dell esecuzione di
Università degli Studi di Cassino
Corso di Data path multiciclo Anno Accademico 2007/2008 Francesco Tortorella Problemi dell implementazione singolo ciclo Arithmetic & Logical PC Inst Memory Reg File mux ALU mux setup Load PC Inst Memory
Il pipelining: tecniche di base
Il pipelining: tecniche di base Il pipelining E una tecnica per migliorare le prestazioni del processore basata sulla sovrapposizione dell esecuzione di più istruzioni appartenenti ad un flusso di esecuzione
Memorie Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella
Memorie Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Tipi di memorie Possono essere classificate in base a varie caratteristiche:
Fasi (MIPS) Dove NPC è un registro temporaneo PC (program counter) è il registro IP (instruction pointer)
Fasi (MIPS) Fasi senza pipeline: IF (istruction fetch): IR Mem[PC] ; NPC PC + 4 ; Dove NPC è un registro temporaneo PC (program counter) è il registro IP (instruction pointer) Lezione Architettura degli
Calcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 28/29 CPU multiciclo Massimiliano Giacomin Esempi di processori che usano controllo a singolo ciclo: NESSUNO! Perché? Periodo di clock: abbastanza lungo per garantire la
CALCOLATORI ELETTRONICI 29 giugno 2010
CALCOLATORI ELETTRONICI 29 giugno 2010 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si disegni lo schema di un flip-flop master-slave S-R sensibile ai fronti di salita e
Il processore. Istituzionii di Informatica -- Rossano Gaeta
Il processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
Linguaggio Assembly e linguaggio macchina
Architettura degli Elaboratori e delle Reti Lezione 11 Linguaggio Assembly e linguaggio macchina Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
Lezione 20. Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly
Architettura degli Elaboratori Lezione 20 Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly Prof. F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
Componenti principali
Componenti e connessioni Capitolo 3 Componenti principali n CPU (Unità Centrale di Elaborazione) n Memoria n Sistemi di I/O n Connessioni tra loro Architettura di Von Neumann n Dati e instruzioni in memoria
Astrazione dell implementazione. Il processore: unità di elaborazione e unità di controllo (2) Il controllo della ALU.
Astrazione dell implementazione Il processore: nità di elaborazione e nità di lo (2) Architettre dei Calcolatori (lettere A-I) Ideal emory ress Net ress Rd Rs Rt 5 5 5 Rw Ra Rb -bit Registers A B als Conditions
Componenti principali. Programma cablato. Architettura di Von Neumann. Programma cablato. Cos e un programma? Componenti e connessioni
Componenti principali Componenti e connessioni Capitolo 3 CPU (Unita Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro 1 2 Architettura di Von Neumann Dati e instruzioni in memoria
Architettura degli elaboratori Tema d esame del 20/01/2016
Architettura degli elaboratori - Luigi Lavazza A.A. 5/6 Università degli Studi dell Insubria Dipartimento di Informatica e Comunicazione Architettura degli elaboratori Tema d esame del //6 Luigi Lavazza
Componenti di un processore
Componenti di un processore Unità di Controllo Bus Interno REGISTRI Program Counter (PC) Registro di Stato (SR) Registro Istruzioni (IR) Registri Generali Unità Aritmetico- Logica Registro Indirizzi Memoria
CPU. Maurizio Palesi
CPU Central Processing Unit 1 Organizzazione Tipica CPU Dispositivi di I/O Unità di controllo Unità aritmetico logica (ALU) Terminale Stampante Registri CPU Memoria centrale Unità disco Bus 2 L'Esecutore
Linguaggio Assembly e linguaggio macchina
Architettura degli Elaboratori e delle Reti Lezione 11 Linguaggio Assembly e linguaggio macchina Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
Controllo a ciclo singolo
Controllo a ciclo singolo Il controllo della CPU a singolo ciclo è combinatorio Il datapath è invece un circuito sequenziale i suoi output dipendono anche dal valore dei registri es. Zero, oppure l indirizzo
La CPU e la Memoria. Sistemi e Tecnologie Informatiche 1. Struttura del computer. Sistemi e Tecnologie Informatiche 2
La CPU e la Memoria Sistemi e Tecnologie Informatiche 1 Struttura del computer Sistemi e Tecnologie Informatiche 2 1 I registri La memoria contiene sia i dati che le istruzioni Il contenuto dei registri
Componenti e connessioni. Capitolo 3
Componenti e connessioni Capitolo 3 Componenti principali CPU (Unità Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro Architettura di Von Neumann Dati e instruzioni in memoria (lettura
Linguaggio Assembly e linguaggio macchina
Architettura degli Elaboratori e delle Reti Lezione 11 Linguaggio Assembly e linguaggio macchina Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
Capitolo 5 Struttura di base del processore
Capitolo 5 Struttura di base del processore 5.1. Il periodo di clock deve ospitare tutti i ritardi di propagazione più il tempo di impostazione per i registri. a. Minimo periodo di clock = 70 + 600 + 50
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (9 punti) Si
Architettura di un calcolatore e linguaggio macchina. Primo modulo Tecniche della programmazione
Architettura di un calcolatore e linguaggio macchina Primo modulo Tecniche della programmazione CPU Central Processing Unit, processore Unita logica/aritmetica: elaborazione dati Unita di controllo: coordina
I bistabili ed il register file
I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni
Architettura hardware
Architettura hardware la parte che si può prendere a calci Architettura dell elaboratore Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
Laboratorio di Architettura degli Elaboratori LabArch 2007 Terzo Quadimestre, a.a Docente: H. Muccini
[http://www.di.univaq.it/muccini/labarch] Laboratorio di Architettura degli Elaboratori LabArch 2007 Terzo Quadimestre, a.a. 2006-2007 Docente: H. Muccini Lecture 12: - Numeri con segno -Somma e sottrazione
Cicli di clock e istruzioni
Cicli di clock e istruzioni Numero di cicli di clock differenti per istruzioni differenti Le moltiplicazioni impiegano più tempo delle addizioni Operazioni in virgola mobile impiegano più tempo delle operazioni
Lezione 20. Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly
Architettura degli Elaboratori Lezione 20 Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly Prof. F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
Il linguaggio del calcolatore: linguaggio macchina e linguaggio assembly
Il linguaggio del calcolatore: linguaggio macchina e linguaggio assembly Percorso di Preparazione agli Studi di Ingegneria Università degli Studi di Brescia Docente: Massimiliano Giacomin Richiamo sull
Architettura degli Elaboratori
circuiti combinatori: ALU slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello 1 ALU ALU (Arithmetic Logic Unit) circuito combinatorio all interno del processore per l esecuzione di istruzioni
HARDWARE 1.4a: (Processore)
HARDWARE 1.4a: (Processore) 2 23 nov 2011 Bibliografia Curtin, Foley, Sen, Morin Informatica di base, Mc Graw Hill Sciuto, Buonanno, Mari, Introduzione ai sistemi informatici, Mc Graw Hill Questi lucidi
Corso di Alfabetizzazione Informatica 2001/2002. La CPU. F. Tortorella Università degli Studi. di Cassino
Corso di Alfabetizzazione Informatica / La CPU CPU (Central Processing Unit) Funzione: eseguire i programmi immagazzinati in memoria principale prelevando le istruzioni (e i relativi), interpretandole
Cosa abbiamo fatto. Dove stiamo andando.. Perché: per poter capire cosa deve offrire al programmatore il processore come istruzioni
Un qadro della sitazione Lezione Il Processore: Unità di Elaborazione () Vittorio Scarano rchitettra Corso di Larea in Informatica Università degli Stdi di Salerno rchitettra (-). Vi.ttorio Scarano Inpt/Otpt
Architettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore la memoria principale (memoria centrale, RAM) la memoria secondaria i dispositivi di input/output La
Architettura degli elaboratori - CPU multiciclo A.A. 2016/17. Architettura degli elaboratori
Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate Architettura degli elaboratori Marco Tarini Dipartimento di Scienze Teoriche e Applicate marco.tarini@uninsubria.it Progetto