che vengano generati nell ordine corretto i sistema (es., la memoria, l unità aritmetico-
|
|
- Gaetana Nicolosi
- 8 anni fa
- Visualizzazioni
Transcript
1 Principi di architetture dei calcolatori: l unità di controllo Mariagiovanna Sami
2 L unità di controllo Per eseguire le istruzioni di macchina, occorre che vengano generati nell ordine corretto i segnali necessari per attivare le diverse unità del sistema (es., la memoria, l unità aritmetico logica, etc.) e per garantire i trasferimenti di informazione previsti sul bus. Questo compito viene assolto dalla unità di controllo del processore. Si richiama la struttura della CPU di riferimento 18/04/2013 2
3 bus interno del processore ordini PC linee di indirizzo bus di memoria linee di dato MAR MDR decodificatore di istruzioni e circuito di controllo IR costante 4 V R 0 select MUX linee di comando della ALU add sub and A ALU R B riporto in ingresso R n 1 TEMP Z 18/04/2013 3
4 L unità di controllo: come opera? L unità di controllo genera una sequenza di controllo per eseguire una istruzione i di macchina (che qui verrà indicata mediante la codifica mnemonica del codice assembler). La sequenza di controllo è composta da passi, uno per ogni ciclo di clock del processore. Per eseguire UNA istruzione assembler sono generalmente necessari più passi della sequenza di controllo, come minimo quelli necessari per: Lettura (fetch) dell istruzione; Decodifica (decode); Esecuzione (execute) Ad ogni passo vengono generati gli ordini alle opportune unità (ordini inviati in parallelo) (ordini codificati come opportuni valori di specifici segnali) 18/04/2013 4
5 L unità di controllo: come opera? Esempi di ordini Lettura del contenuto di un registro Rx ( trasferimento di tale contenuto dal registro al bus interno): comando Rx out Scrittura in un registro Ry( trasferimento dal bus interno al registro): comando Ry in Operazione dell ALU: comandi add, sub,... (codificati su più linee di segnale in parallelo); Lettura e scrittura in memoria: comandi read, write Ordini mutuamente esclusivi Lettura da registro: il contenuto di un solo registro alla volta può essere portato sul bus interno Operazioni dell ALU (se l ALU esegue un operazione, non può simultaneamente eseguirne un altra) Esempio: supponiamo che la CPU debba leggere ed eseguire l istruzione assembler ADD R0, R1 18/04/2013 5
6 L unità di controllo: come opera? PC bus interno del processore ordini Lettura (identica per tutte le istruzioni): primo passo: linee di indirizzo bus di memoria 1. Segnali attivati: PC out, MAR in, linee di dato Read, select 4, Z in, Add. La memoria è indirizzata al byte, quindi due parole consecutive sono a distanza select 4. costante 4 MUX MAR MDR V decodificatore di istruzioni e circuito di controllo IR R 0 linee di comando della ALU add sub and A ALU R B riporto in ingresso R n 1 TEMP Z 18/04/2013 6
7 In dettaglio: L unità di controllo: come opera? P cout : il contenuto del PC viene trasferito sul bus; MAR in : si abilita il trasferimento dal bus al MAR; Si invia alla memoria il segnale di lettura; Il contenuto del PC viene trasferito a uno degli ingressi dell ALU; All altro ingresso dell ALU si trasferisce la costante 4; Si invia all ALU il comando di somma; Il risultato della somma viene scritto nel registro di comodo Z. NB: tutti i segnali vengono inviati in parallelo fanno parte dello stesso passo di controllo. I passi successivi della lettura 18/04/2013 7
8 L unità di controllo: come opera? bus interno del processore ordini PC 2. Z out, PC in, V in, WMFC (Wait for Memory Function Completion). Si carica nel PC il valore aggiornato dell indirizzo della prossima istruzione, e si resta in attesa del segnale dalla memoria che indica il completamento della lettura. Il PC aggiornato viene caricato anche nel registro di servizio V (v. più avanti) 3. MDR out, Ir in : si trasferisce l istruzione dal registro dati della memoria al registro istruzione. 18/04/ linee di comando della ALU linee di indirizzo bus di memoria select linee di dato add sub and costante 4 MUX A MAR MDR V ALU R Z B riporto in ingresso decodificatore di istruzioni e circuito di controllo IR R 0 R n 1 TEMP
9 L unità di controllo: come opera? bus interno del processore ordini 3. MDR out, Ir in : si trasferisce l istruzione dal registro dati della memoria al registro istruzione. Con questo termina la fase di lettura (che quindi, nell architettura considerata, richiede tre passi di controllo) linee di indirizzo bus di memoria linee di dato costante 4 select MUX PC MAR MDR V decodificatore difi di istruzioni e circuito di controllo IR R 0 linee di comando della ALU add sub and A ALU R B riporto in ingresso R n 1 TEMP Z 18/04/2013 9
10 L unità di controllo: come opera? bus interno del processore ordini Fase di Decodifica: Si decodifica il contenuto dell IR; eventualmente si leggono le parole di memoria aggiuntive (nel caso l istruzione si estenda su più parole) e si riaggiorna il PC. Fase di Esecuzione: ovviamente dipende dalla particolare istruzione. Nel nostro caso la sequenza di comandi è: 1. R0 out, V in : si trasferisce il valore contenuto nel registro R0 al registro di servizio V; linee di comando della ALU linee di indirizzo bus di memoria select linee di dato add sub and costante 4 MUX A PC MAR MDR V ALU R Z B riporto in ingresso decodificatore di istruzioni e circuito di controllo IR R 0 R n 1 TEMP 18/04/
11 L unità di controllo: come opera? bus interno del processore ordini R 0 2. R1 out, Add, select V, Z in : si trasferisce il valore contenuto nel registro R1 al secondo ingresso dell ALU, al primo ingresso dell ALU si instrada il contenuto t del registro V, e si invia all ALU il comando di somma; il risultato verrà scritto nel registro di servizio Z linee di comando della ALU linee di indirizzo bus di memoria linee di dato costante 4 PC MAR MDR V decodificatore di istruzioni e circuito di controllo select MUX R 1 add sub and A ALU R B riporto in ingresso IR R 0 R n 1 TEMP Z 18/04/
12 L unità di controllo: come opera? bus interno del processore ordini PC 3. Z out, R1 in, end :si trasferisce il valore dal registro Z al registro destinazione R1, e si torna alla fase di lettura della prossima istruzione. linee di indirizzo bus di memoria linee di dato MAR MDR V decodificatore di istruzioni e circuito di controllo IR costante 4 R 0 select MUX R 1 linee di comando della ALU add sub and A ALU R B riporto in ingresso R n 1 TEMP Z 18/04/
13 L unità di controllo: come opera? Si noti: il numero di passi della sequenza di controllo dipende anche dall uso di risorse condivise in particolare, qui, pesa il bus della CPU, che impone la serializzazione delle operazioni che ne fanno uso per i trasferimenti (due diverse azioni che fanno uso della stessa risorsa devono appartenere a due passi di controllo diversi); Il trasferimento del PC aggiornato in V, nella fase di lettura, ha utilità solo per le istruzioni di salto condizionato; essendo però un azione che può essere svolta in parallelo ad altre senza creare potenziali errori ma accelerando (nel caso) altre operazioni, conviene farla comunque eventualmente verrà ignorata. 18/04/
14 Collegamenti fra registri e bus bus interno del processore L ingresso A dell ALU può giungere dal registro V (se è un operando) oppure essere la costante 4 (se si vuole aggiornare il PC). costante da 4 bit R i V Ri in Ri out V in select MUX A ALU R B Z in Z Z out 18/04/
15 Il registro MDR linee di dato del bus esterno di memoria MDR oute MDR out bus interno del processore MDR MDR ine MDR in 18/04/
16 Accesso a memoria Riscontro del completamento dell operazione: fornito dal segnale MFC (Memory function completion), che: è attivato dall unità slave (in questo caso, la memoria) e indica il completamento dell operazione Ad esempio, nel caso di una lettura indica che il dato è presente sul bus Ordine WMFC (wait for MFC): questo ordine blocca l avanzamento dei passi di controllo finché il processore non riceve il segnale FMC: più precisamente: 18/04/
17 Accesso a memoria Ordine WMFC (wait for MFC) (cont.): In caso di Lettura da memoria: l uso del contenuto del registro MDR può avvenire solo al passo successivo a quello associato a WMFC. In generale quindi l ordine WFMC viene emesso nel passo precedente a quello in cui si utilizza il registro MDR In caso di Scrittura in memoria: l ordine WMFC viene emesso in generale nello stesso passo in cui viene emesso il segnale di scrittura (write), dato che si è già comandato il trasferimento da un registro interno alla CPU al registro MDR. Clock e temporizzazione: Il fronte attivo per la memorizzazione in un registro è quello di salita 18/04/
18 Accesso a memoria passo Lettura da memoria clock MAR in indirizzo read R/W MDR ine dato MFC (riscontra) MDR out 18/04/
19 L unità di controllo: come opera? Si considerino altre istruzioni (a lettura e decodifica già eseguite): MOVE (R0), R1: leggi da memoria (indirizzo contenuto in R0) e scrivi in R1: la fase di esecuzione è: 1. R0 out, MAR in, Read 2. WMFC 3. MDR out, R1 in, end MOVE #LABEL,R1 (L indirizzo di memoria è specificato nel corpo dell istruzione istruzione, che quindi è codificata su 2 parole: la seconda parola contiene l indirizzo da cui si vuole leggere) 1. PC out, MAR in, Read, select 4, Add, Z in : la seconda parola dell istruzione viene letta e inviata al registro di indirizzamento della memoria; si incrementa di nuovo il PC 2. Z out, PC in, WMFC: il PC viene aggiornato, si attende il dato dalla memoria 3. MDR out, R1 in, end: il dato letto viene portato nel registro destinazione, l istruzione ha termine. 18/04/
20 L unità di controllo: come opera? Si consideri ora un istruzione di salto incondizionato nella quale l indirizzo obiettivo del salto viene calcolato sommando al contenuto aggiornato del program counter uno spiazzamento contenuto nella seconda parola dell istruzione (sempre a fasi di lettura e decodifica già eseguite): Istruzione BRA ETICHETTA (long istruzione codificata su 2 parole) 1. PC out, MAR in, Read, select 4, Add, Z in seconda parola dell istruzione # si predispone la lettura della 2. Z out, PC in, V in,wmfc # legge la seconda parola 3. MDR out, select V, Add, Z in # il valore letto viene sommato al PC aggiornato nel passo precedente. Si usa il contenuto del registro V!. 4. Z out, PC in, end # il risultato viene caricato nel PC come indirizzo della prossima istruzione 18/04/
21 Istruzione BRA: passo 1 dell esecuzione bus interno del processore R 0 linee di indirizzo bus di memoria linee di dato PC MAR MDR ordini Predispone la lettura della seconda parola dell istruzione; e circuito di controllo Predispone l ulteriore incremento del PC (che punta ora all istruzione IR immediatamente successiva a quella di salto) decodificatore di istruzioni V costante 4 R 0 select MUX R 1 linee di comando della ALU add A B sub ALU and R riporto in ingresso R n 1 TEMP Z 18/04/
22 Istruzione BRA: passo 2 dell esecuzione bus interno del processore R 0 linee di indirizzo bus di memoria linee di dato costante 4 PC MAR MDR V ordini decodificatore di istruzioni e circuito di controllo IR R 0 Il valore aggiornato viene scritto nel PC e anche nel registro di servizio V; Si attende il completamento dalla lettura (che caricherà la seconda parola dell istruzione i cioè lo spiazzamento in MDR, mediante un segnale esterno MDR oute ) select MUX R 1 linee di comando della ALU sub and A ALU R B riporto in ingresso R n 1 TEMP Z 18/04/
23 Istruzione BRA: passo 3 dell esecuzione esecuzione linee di indirizzo bus di memoria linee di dato costante 4 PC MAR MDR V bus interno del processore ordini R 0 decodificatore di istruzioni e circuito di controllo select MUX R 1 IR R 0 Lo spiazzamento viene trasferito all ingresso B dell addizionatore, al cui ingresso A si trasferisce l indirizzo dell istruzione immediatamente successiva memorizzato in V; comando di somma all ALU; Il risultato viene memorizzato nel registro di servizio Z; linee di comando della ALU add sub and A ALU R B riporto in ingresso R n 1 TEMP Z 18/04/
24 Istruzione BRA: passo 4 dell esecuzione esecuzione bus interno del processore R 0 linee di indirizzo bus di memoria PC MAR ordini decodificatore di istruzioni e circuito di controllo L indirizzo dell istruzione obiettivo del salto viene portato nel PC, l istruzione ha termine linee di dato MDR IR V costante 4 R 0 select MUX R 1 linee di comando della ALU sub and A ALU R B riporto in ingresso R n 1 TEMP Z 18/04/
25 Unità di controllo cablata Dato che ogni passo della sequenza illustrata richiede un ciclo di clock, si può usare un contatore per enumerare i passi che si susseguono clock Contatore passi di controllo Dal bus alla CPU IR Decodificatore di istruzioni e generatore di segnali di controllo Segnali esterni Bit di esito (codici di cond.) Esiti C, V, Z etc 18/04/
26 Unità di controllo cablata Ogni valore che il contatore può assumere corrisponde a uno e un solo passo di controllo; i segnali di controllo da generare a ogni passo si definiscono sulla base di: Stato di conteggio (= contenuto presente del contatore) Contenuto del Registro Istruzione (= istruzione corrente) Bit di esito corrente (o codice di condizione ) Segnali provenienti dall esterno del processore (es., segnale dalla memoria di completamento di un operazione, etc.: tipicamente, si tratta di segnali che transitano sul bus di controllo). Di fatto, la struttura di un unità unità di controllo cablata è notevolmente più complessa di quella mostrata 18/04/
27 Unità di controllo cablata Unità di controllo cablata (hardwired control unit): in pratica, una rete sequenziale sincrona, che evolve da uno stato al prossimo a ogni impulso di clock. Soluzione molto efficiente e che può lavorare a frequenze di clock anche molto elevate; grazie alla velocità di funzionamento ottenibile viene di fatto oggi preferita, soprattutto nelle CPU ad alte prestazioni. 18/04/
28 Unità di controllo microprogrammata L alternativa all unità di controllo cablata (proposta già nei primi anni 50 da Maurice Wilkes) è costituita dalla unità di controllo microprogrammata: La configurazione dei segnali di controllo che devono essere emessi a ogni impulso di clock (una configurazione di valori binari!) è memorizzata in una parola di una memoria a sola lettura facente parte dell unità di controllo e detta memoria di controllo (control store), con funzioni specializzate; Il comportamento dell unità di controllo microprogrammata dipende esclusivamente dal contenuto della memoria di controllo. 18/04/
29 Unità di controllo microprogrammata Ogni parola della memoria di controllo viene chiamata microistruzione La sequenza di microistruzioni corrispondenti ai passi di controllo per l esecuzione di un istruzione ione ISA costituisce isce una microroutine; le sequenze di microistruzioni in una microroutine vengono estratte dalla memoria di controllo (e i segnali trasferiti alle opportune unità) automaticamente, come avviene a livello di macchina con le istruzioni del programma; L insieme di microroutine costituisce il microprogramma; I calcolatori dove è possibile modificare il contenuto della memoria di controllo sono detti microprogrammabili. 18/04/
30 Unità di controllo microprogrammata Si giunge ad una struttura elementare dell unità di controllo che rispecchia quella della CPU, a un livello di astrazione più basso; Nella soluzione più semplice, la parola di controllo è costituita da tanti bit quanti sono i segnali di controllo che possono essere inviati alle varie unità del sistema, e il valore di ogni bit sarà 0 oppure 1 a seconda che nel passo di controllo considerato il segnale corrispondente debba essere attivo oppure no; ogni bit viene indicato come microordine; Ogni parola della memoria di controllo è individuata dal proprio indirizzo ( microindirizzo ). 18/04/
31 Unità di controllo microprogrammata IR Generatore di microindirizzo iniziale Esplica la relazione fra istruzione di macchina e microroutine associata clock micropc Scandisce sequenzialmente le microistruzioni Contienetutte tutte le microroutine Memoria di microprogramma microistruzione (ordini al processore) 18/04/
32 Unità di controllo microprogrammata Registro contatore di microprogramma (o microprogram Counter ) genera l indirizzo per prelevare sequenzialmente le microistruzioni dalla memoria di microprogramma; Quando una nuova istruzione di macchina viene letta e portata nel registro istruzioni IR, il circuito generatore di microindirizzo iniziale fornisce il microindirizzo della prima microistruzione della microroutine corrispondente all istruzione e lo scrive nel micropc; Al prossimo ciclo di clock il contenuto del micropc viene automaticamente incrementato così da poter leggere in sequenza tutte le istruzioni della microroutine. 18/04/
33 Unità di controllo microprogrammata La struttura vista ora, molto semplificata, non sarebbe in grado di gestire situazioni che dipendono dai bit di esito o da segnali provenienti dall esterno (ad esempio, tramite il bus, quali richieste di interrupt t etc.). Mentre l unità di controllo di tipo cablato risolve in modo immediato tali situazioni, nel caso dell unità microprogrammata si ricorre a microistruzioni di (micro)salto condizionato, che contengono un campo microindirizzo i i e un campo che specifica i segnali esterni e le altre informazioni necessarie per decidere il salto. La struttura dell unità di controllo si modifica come segue: 18/04/
34 Unità di controllo microprogrammata IR Generatore di microindirizzo iniziale e di micros alto Ingress i esterni (bus) Bit di esito (cond. code) clock micropc microordini i che definiscono le condizioni di microsalto Contiene anche i microindirizzi per i salti Memoria di microprogramma microistruzione (ordini al processore) 18/04/
35 Unità di controllo microprogrammata Lo schema descritto, in cui a ogni segnale di controllo corrisponde un bit della microistruzione, i i fa uso di microistruzioni dette di tipo orizzontale. È semplice in termini di principio, ma porterebbe facilmente ad avere microistruzioni (quindi parole della memoria di controllo) molto lunghe; Crescerebbero quindi a dismisura le dimensioni e il costo della memoria di microprogramma. 18/04/
36 Unità di controllo microprogrammata Nella realtà, molti segnali (microordini) sono mutuamente esclusivi (se uno dei segnali è attivo, nessuno degli altri simultaneamente lo è). Ad esempio, i segnali che corrispondono alle diverse funzioni dell ALU sono tutti mutuamente esclusivi! Per i gruppi di bit mutuamente esclusivi si ricorre a forme di codifica, fornendo semplicemente il nome dell unico segnale attivo del gruppo; si riduce la lunghezza della microistruzione (invece di usare n bit per n segnali, se ne usano lg 2n +1, cioè lg 2n che forniscono il nome del segnale attivo più un bit che dice se nessuno di tali segnali deve essere attivo), ma i bit generati devono poi essere inviati i a corrispondenti decodificatori da cui vengono prodotti i segnali di controllo veri e propri. p 18/04/
37 Unità di controllo microprogrammata: valutazioni Soluzione microprogrammata: permette di generare le sequenze di controllo anche per istruzioni molto complesse, o per insiemi di istruzioni molto irregolari (con numerose diverse modalità di indirizzamento adottabili per uno stesso tipo di istruzione, etc.). Casi di questo tipo sono gestibili con difficoltà molto maggiore quando si adotta la soluzione cablata; La soluzione è strutturata in modo molto chiaro, e consente buone possibilità di generazione automatica e di verifica di correttezza; 18/04/
38 Unità di controllo microprogrammata: valutazioni Svantaggio principale: la lentezza. La lettura di ogni microistruzione implica un accesso alla memoria di controllo accesso di per se lento, anche nel caso di ROM e se si ricorre alla codifica dei gruppi di segnali mutuamente esclusivi si interpongono poi ulteriori livelli di logica combinatoria (necessari per la decodifica) fra microistruzione ed effettiva generazione dei segnali. Per questi motivi oggi si tende a preferire la soluzione cablata, o eventualmente una soluzione mista, in cui l unitàbase è di tipo cablato e si ricorre a segmenti microprogrammati solo per le istruzioni di maggiore complessità 18/04/
CPU. Maurizio Palesi
CPU Central Processing Unit 1 Organizzazione Tipica CPU Dispositivi di I/O Unità di controllo Unità aritmetico logica (ALU) Terminale Stampante Registri CPU Memoria centrale Unità disco Bus 2 L'Esecutore
DettagliARCHITETTURE MICROPROGRAMMATE. 1. Necessità di un architettura microprogrammata 1. Cos è un architettura microprogrammata? 4
ARCHITETTURE MICROPROGRAMMATE. 1 Necessità di un architettura microprogrammata 1 Cos è un architettura microprogrammata? 4 Struttura di una microistruzione. 5 Esempi di microprogrammi 9 Esempio 1 9 Esempio
DettagliArchitettura del calcolatore
Architettura del calcolatore La prima decomposizione di un calcolatore è relativa a due macro-componenti: Hardware Software Architettura del calcolatore L architettura dell hardware di un calcolatore reale
DettagliArchitettura hw. La memoria e la cpu
Architettura hw La memoria e la cpu La memoria centrale e la CPU Bus controllo Bus indirizzi Bus dati Bus di collegamento con la cpu indirizzi controllo dati Bus Indirizzi 11 Bus controllo Leggi/scrivi
DettagliIl Processore: i registri
Il Processore: i registri Il processore contiene al suo interno un certo numero di registri (unità di memoria estremamente veloci) Le dimensioni di un registro sono di pochi byte (4, 8) I registri contengono
DettagliRealizzazione del controllo
Realizzazione del controllo La generazione della corretta sequenza di segnali di controllo per l esecuzione di una data istruzione avviene da parte dell Unità di Controllo. La sequenza generata è funzione:
DettagliIl processore. Il processore. Il processore. Il processore. Architettura dell elaboratore
Il processore Architettura dell elaboratore Il processore La esegue istruzioni in linguaggio macchina In modo sequenziale e ciclico (ciclo macchina o ciclo ) Effettuando operazioni di lettura delle istruzioni
DettagliStruttura del calcolatore
Struttura del calcolatore Proprietà: Flessibilità: la stessa macchina può essere utilizzata per compiti differenti, nessuno dei quali è predefinito al momento della costruzione Velocità di elaborazione
DettagliL unità di controllo. Il processore: unità di controllo. Le macchine a stati finiti. Struttura della macchina a stati finiti
Il processore: unità di lo Architetture dei Calcolatori (lettere A-I) L unità di lo L unità di lo è responsabile della generazione dei segnali di lo che vengono inviati all unità di elaborazione Alcune
DettagliArchitettura hardware
Architettura dell elaboratore Architettura hardware la parte che si può prendere a calci Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
DettagliArchitettura della CPU e linguaggio assembly Corso di Abilità Informatiche Laurea in Fisica. prof. ing. Corrado Santoro
Architettura della CPU e linguaggio assembly Corso di Abilità Informatiche Laurea in Fisica prof. ing. Corrado Santoro Schema a blocchi di una CPU Arithmetic Logic Unit Control Unit Register File BUS Control
DettagliLezione n.19 Processori RISC e CISC
Lezione n.19 Processori RISC e CISC 1 Processori RISC e Superscalari Motivazioni che hanno portato alla realizzazione di queste architetture Sommario: Confronto tra le architetture CISC e RISC Prestazioni
DettagliC. P. U. MEMORIA CENTRALE
C. P. U. INGRESSO MEMORIA CENTRALE USCITA UNITA DI MEMORIA DI MASSA La macchina di Von Neumann Negli anni 40 lo scienziato ungherese Von Neumann realizzò il primo calcolatore digitale con programma memorizzato
DettagliLezione n.9. Introduzione al linguaggio macchina
Lezione n.9 Autore:Luca Orrù 1 Sommario Esecuzione delle istruzioni Architettura interna ed esterna Linguaggio assembler e modi d indirizzamento Consideriamo ora la singola istruzione e la scomponiamo
DettagliCiclo di Istruzione. Ciclo di Istruzione. Controllo. Ciclo di Istruzione (diagramma di flusso) Lezione 5 e 6
Ciclo di Istruzione Può essere suddiviso in 4 tipi di sequenze di microoperazioni (cioè attività di calcolo aritmetico/logico, trasferimento e memorizzazione dei dati), non tutte necessariamente da realizzare
DettagliLaboratorio di Informatica
per chimica industriale e chimica applicata e ambientale LEZIONE 4 La CPU e l esecuzione dei programmi 1 Nelle lezioni precedenti abbiamo detto che Un computer è costituito da 3 principali componenti:
DettagliL unità di elaborazione pipeline L unità Pipelining
Struttura del processore L unità di elaborazione pipeline Corso ACSO prof. Cristina SILVANO Politecnico di Milano Incremento delle Per migliorare ulteriormente le si può: ridurre il periodo di clock aumentare
DettagliCALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.6. Unità di controllo microprogrammata
Lezione n.6 Unità di controllo microprogrammata 1 Sommario Unità di controllo microprogrammata Ottimizzazione, per ottimizzare lo spazio di memoria occupato Il moltiplicatore binario Esempio di architettura
DettagliCALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.7. Il moltiplicatore binario e il ciclo di base di una CPU
Lezione n.7 Il moltiplicatore binario e il ciclo di base di una CPU 1 SOMMARIO Architettura del moltiplicatore Architettura di base di una CPU Ciclo principale di base di una CPU Riprendiamo l analisi
DettagliCorso di Calcolatori Elettronici I A.A. 2010-2011 Il processore Lezione 18
Corso di Calcolatori Elettronici I A.A. 2010-2011 Il processore Lezione 18 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Calcolatore: sottosistemi Processore o CPU (Central Processing
DettagliLezione 3: Architettura del calcolatore
Lezione 3: Architettura del calcolatore Architettura di Von Neumann BUS, CPU e Memoria centrale Ciclo di esecuzione delle istruzioni Architettura del calcolatore Il calcolatore è: uno strumento programmabile
DettagliIntroduzione all'architettura dei Calcolatori
Introduzione all'architettura dei Calcolatori Introduzione Che cos è un calcolatore? Come funziona un calcolatore? è possibile rispondere a queste domande in molti modi, ciascuno relativo a un diverso
DettagliCorso di Informatica Applicata. Lezione 3. Università degli studi di Cassino
Università degli studi di Cassino Corso di Laurea in Ingegneria della Produzione Industriale Corso di Informatica Applicata Lezione 3 Ing. Saverio De Vito e-mail: saverio.devito@portici.enea.it Tel.: +39
DettagliCalcolo numerico e programmazione Architettura dei calcolatori
Calcolo numerico e programmazione Architettura dei calcolatori Tullio Facchinetti 30 marzo 2012 08:57 http://robot.unipv.it/toolleeo Il calcolatore tre funzionalità essenziali:
DettagliEsame di INFORMATICA
Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Anni 40 i dati e i programmi che descrivono come elaborare i dati possono essere codificati nello
DettagliArchitettura di un calcolatore
2009-2010 Ingegneria Aerospaziale Prof. A. Palomba - Elementi di Informatica (E-Z) 7 Architettura di un calcolatore Lez. 7 1 Modello di Von Neumann Il termine modello di Von Neumann (o macchina di Von
DettagliArchitettura dei Calcolatori Parte Operativa e Parte Controllo
Architettura dei Calcolatori Parte Operativa e Parte Controllo Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Reti Sequenziali Sincrone Sommario: Unità con Parte Operativa e Parte Controllo Riferimenti
DettagliIng. Paolo Domenici PREFAZIONE
Ing. Paolo Domenici SISTEMI A MICROPROCESSORE PREFAZIONE Il corso ha lo scopo di fornire i concetti fondamentali dei sistemi a microprocessore in modo semplice e interattivo. È costituito da una parte
DettagliArchitettura di un calcolatore: introduzione
Corso di Calcolatori Elettronici I Architettura di un calcolatore: introduzione Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie
DettagliCALCOLATORI ELETTRONICI 15 aprile 2014
CALCOLATORI ELETTRONICI 15 aprile 2014 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1 Di seguito è riportato lo schema di una ALU a 32 bit in grado
DettagliAXO Architettura dei Calcolatori e Sistema Operativo. processo di assemblaggio
AXO Architettura dei Calcolatori e Sistema Operativo processo di assemblaggio linguaggio assembly è il linguaggio simbolico che consente di programmare un calcolatore utilizzando le istruzioni del linguaggio
DettagliReti sequenziali sincrone
Reti sequenziali sincrone Un approccio strutturato (7.1-7.3, 7.5-7.6) Modelli di reti sincrone Analisi di reti sincrone Descrizioni e sintesi di reti sequenziali sincrone Sintesi con flip-flop D, DE, T
DettagliCalcolatori Elettronici B a.a. 2006/2007
Calcolatori Elettronici B a.a. 2006/2007 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Due tipi di unità funzionali Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in ingresso
Dettagli- Algoritmi ed esecutori di algoritmi - ALGORITMI MACCHINA DI VON NEUMANN
ALGORITMI E MACCHINA DI VON NEUMANN 1 COMPUTER= ELABORATORE NON CERVELLO ELETTRONICO CERVELLO: Capacità decisionali ELABORATORE: Incapacità di effettuare scelte autonome di fronte a situazioni impreviste
DettagliParte II.2 Elaboratore
Parte II.2 Elaboratore Elisabetta Ronchieri Università di Ferrara Dipartimento di Economia e Management Insegnamento di Informatica Dicembre 1, 2015 Elisabetta Elisabetta Ronchieri II Software Argomenti
DettagliUniversità di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2015-16. Pietro Frasca.
Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2015-16 Pietro Frasca Lezione 15 Martedì 24-11-2015 Struttura logica del sottosistema di I/O Processi
DettagliArchitettura (10/9/2003) Pag. 1/6. Cognome e Nome (in stampatello):
Architettura (10/9003) Pag. 1/6 Esame di Architettura (matr.0-1) del 10/9003 Per Fondamenti di Architettura NON rispondere Per le domande a risposta multipla cerchiare la risposta scelta. Non alle domande
DettagliIl sistema di I/O. Hardware di I/O Interfacce di I/O Software di I/O. Introduzione
Il sistema di I/O Hardware di I/O Interfacce di I/O Software di I/O Introduzione 1 Sotto-sistema di I/O Insieme di metodi per controllare i dispositivi di I/O Obiettivo: Fornire ai processi utente un interfaccia
DettagliCorso di Sistemi di Elaborazione delle informazioni
Corso di Sistemi di Elaborazione delle informazioni LEZIONE 2 (HARDWARE) a.a. 2011/2012 Francesco Fontanella Tre concetti Fondamentali Algoritmo; Automa (o anche macchina); Calcolo; 2 Calcolatore MACCHINA
DettagliCalcolatori Elettronici. La Pipeline Criticità sui dati Criticità sul controllo Cenni sull unità di controllo
Calcolatori Elettronici La Pipeline Criticità sui dati Criticità sul controllo Cenni sull unità di controllo La pipeline CRITICITÀ SUI DATI Calcolatori Elettronici - Pipeline (2) - Slide 2 L. Tarantino
DettagliARCHITETTURA DI UN SISTEMA A MICROPROCESSORE
ARCHITETTURA DI UN SISTEMA A MICROPROCESSORE 1. INTRODUZIONE In questo capitolo viene presentata la struttura, sia interna che esterna, di un microprocessore generico riprendendo i concetti esposti nella
DettagliLABORATORIO DI SISTEMI
ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 1 LABORATORIO DI SISTEMI OGGETTO: Progettare e collaudare un circuito digitale capace di copiare le informazioni di una memoria PROM in
DettagliQuinto Homework. Indicare il tempo necessario all'esecuzione del programma in caso di avvio e ritiro fuori ordine.
Quinto Homework 1) Si vuole progettare una cache a mappatura diretta per un sistema a 32 bit per una memoria da 2 GB (quindi sono solo 31 i bit utili per gli indirizzi) e blocchi di 64 byte. Rispondere
DettagliDispensa di Informatica I.1
IL COMPUTER: CONCETTI GENERALI Il Computer (o elaboratore) è un insieme di dispositivi di diversa natura in grado di acquisire dall'esterno dati e algoritmi e produrre in uscita i risultati dell'elaborazione.
DettagliVon Neumann. John Von Neumann (1903-1957)
Linguaggio macchina Von Neumann John Von Neumann (1903-1957) Inventore dell EDVAC (Electronic Discrete Variables AutomaFc Computer), la prima macchina digitale programmabile tramite un soiware basata su
DettagliAlgoritmi e strutture dati. Codici di Huffman
Algoritmi e strutture dati Codici di Huffman Memorizzazione dei dati Quando un file viene memorizzato, esso va memorizzato in qualche formato binario Modo più semplice: memorizzare il codice ASCII per
DettagliLa memoria centrale (RAM)
La memoria centrale (RAM) Mantiene al proprio interno i dati e le istruzioni dei programmi in esecuzione Memoria ad accesso casuale Tecnologia elettronica: Veloce ma volatile e costosa Due eccezioni R.O.M.
DettagliMODELLO CLIENT/SERVER. Gianluca Daino Dipartimento di Ingegneria dell Informazione Università degli Studi di Siena daino@unisi.it
MODELLO CLIENT/SERVER Gianluca Daino Dipartimento di Ingegneria dell Informazione Università degli Studi di Siena daino@unisi.it POSSIBILI STRUTTURE DEL SISTEMA INFORMATIVO La struttura di un sistema informativo
Dettagli3. Programmazione strutturata (testo di riferimento: Bellini-Guidi)
Corso di Fondamenti di Informatica Corso di Laurea in Ingegneria Meccanica (A-K) 3. (testo di riferimento: Bellini-Guidi) Ing. Agnese Pinto 1 di 28 Linguaggi di programmazione Un programma è un algoritmo
DettagliUniversità degli Studi di Cassino Corso di Fondamenti di Informatica Codifica di dati e istruzioni. Anno Accademico 2010/2011 Francesco Tortorella
Corso di Fondamenti di Informatica Codifica di dati e istruzioni Anno Accademico 2010/2011 Francesco Tortorella La codifica dei dati e delle istruzioni La più piccola unità di informazione memorizzabile
DettagliLezione 1: L architettura LC-3 Laboratorio di Elementi di Architettura e Sistemi Operativi 10 Marzo 2014
Lezione 1: L architettura LC-3 Laboratorio di Elementi di Architettura e Sistemi Operativi 10 Marzo 2014 Ricorda... Il ciclo di esecuzione di un istruzione è composto da sei fasi: FETCH DECODE ADDRESS
DettagliMacchine a stati finiti. Sommario. Sommario. M. Favalli. 5th June 2007
Sommario Macchine a stati finiti M. Favalli 5th June 27 4 Sommario () 5th June 27 / 35 () 5th June 27 2 / 35 4 Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:
DettagliEsempio: aggiungere j
Esempio: aggiungere j Eccezioni e interruzioni Il progetto del controllo del processore si complica a causa della necessità di considerare, durante l esecuzione delle istruzioni, il verificarsi di eventi
DettagliStrutturazione logica dei dati: i file
Strutturazione logica dei dati: i file Informazioni più complesse possono essere composte a partire da informazioni elementari Esempio di una banca: supponiamo di voler mantenere all'interno di un computer
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. microarchitettura del processore
AXO Architettura dei Calcolatori e Sistemi Operativi microarchitettura del processore Data-path ad un solo bus interno Faremo riferimento ad una generica CPU e a una memoria con parole da 32 bit I registri:
DettagliI Thread. I Thread. I due processi dovrebbero lavorare sullo stesso testo
I Thread 1 Consideriamo due processi che devono lavorare sugli stessi dati. Come possono fare, se ogni processo ha la propria area dati (ossia, gli spazi di indirizzamento dei due processi sono separati)?
DettagliTesti di Esercizi e Quesiti 1
Architettura degli Elaboratori, 2009-2010 Testi di Esercizi e Quesiti 1 1. Una rete logica ha quattro variabili booleane di ingresso a 0, a 1, b 0, b 1 e due variabili booleane di uscita z 0, z 1. La specifica
DettagliCircuiti sequenziali e elementi di memoria
Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock
DettagliLezione 7 Sommatori e Moltiplicatori
Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 1/36 Sommario!
DettagliInput/Output. Moduli di Input/ Output. gestiscono quantità di dati differenti a velocità diverse in formati diversi. n Grande varietà di periferiche
Input/Output n Grande varietà di periferiche gestiscono quantità di dati differenti a velocità diverse in formati diversi n Tutti più lenti della CPU e della RAM n Necessità di avere moduli di I/O Moduli
DettagliFONDAMENTI di INFORMATICA L. Mezzalira
FONDAMENTI di INFORMATICA L. Mezzalira Possibili domande 1 --- Caratteristiche delle macchine tipiche dell informatica Componenti hardware del modello funzionale di sistema informatico Componenti software
DettagliMacchine a stati finiti. Sommario. Sommario. M. Favalli. Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:
Sommario Macchine a stati finiti M. Favalli Engineering Department in Ferrara 4 Sommario (ENDIF) Analisiesintesideicircuitidigitali / 35 (ENDIF) Analisiesintesideicircuitidigitali 2 / 35 4 Le macchine
DettagliFIRESHOP.NET. Gestione del taglia e colore. www.firesoft.it
FIRESHOP.NET Gestione del taglia e colore www.firesoft.it Sommario SOMMARIO Introduzione... 3 Configurazione iniziale... 5 Gestione delle varianti... 6 Raggruppamento delle varianti... 8 Gestire le varianti
DettagliCLASSE III A I.T.I. (ABACUS) SISTEMI DI ELABORAZIONE E TRASMISSIONE DEI DATI VERIFICA DI RECUPERO
CLASSE III A I.T.I. (ABACUS) SISTEMI DI ELABORAZIONE E TRASMISSIONE DEI DATI VERIFICA DI RECUPERO 1 Domanda [1 punto] Dato il formato in virgola mobile su 32 bit così definito (precisione singola): o 1
DettagliIl calcolatore elettronico. Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi
Il calcolatore elettronico Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi Introduzione Un calcolatore elettronico è un sistema elettronico digitale programmabile Sistema: composto da
DettagliCoordinazione Distribuita
Coordinazione Distribuita Ordinamento degli eventi Mutua esclusione Atomicità Controllo della Concorrenza 21.1 Introduzione Tutte le questioni relative alla concorrenza che si incontrano in sistemi centralizzati,
DettagliAirone Gestione Rifiuti Funzioni di Esportazione e Importazione
Airone Gestione Rifiuti Funzioni di Esportazione e Importazione Airone Funzioni di Esportazione Importazione 1 Indice AIRONE GESTIONE RIFIUTI... 1 FUNZIONI DI ESPORTAZIONE E IMPORTAZIONE... 1 INDICE...
DettagliArchitettura di un computer
Architettura di un computer Modulo di Informatica Dott.sa Sara Zuppiroli A.A. 2012-2013 Modulo di Informatica () Architettura A.A. 2012-2013 1 / 36 La tecnologia Cerchiamo di capire alcuni concetti su
DettagliSISTEMI DI ELABORAZIONE DELLE INFORMAZIONI
SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI Prof. Andrea Borghesan venus.unive.it/borg borg@unive.it Ricevimento: martedì, 12.00-13.00. Dip. Di Matematica Modalità esame: scritto + tesina facoltativa 1
DettagliUniversità di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14. Pietro Frasca.
Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14 Pietro Frasca Lezione 11 Martedì 12-11-2013 1 Tecniche di allocazione mediante free list Generalmente,
DettagliInformatica B a.a 2005/06 (Meccanici 4 squadra) PhD. Ing. Michele Folgheraiter
Informatica B a.a 2005/06 (Meccanici 4 squadra) Scaglione: da PO a ZZZZ PhD. Ing. Michele Folgheraiter Architettura del Calcolatore Macchina di von Neumann Il calcolatore moderno è basato su un architettura
Dettagli1.4a: Hardware (Processore)
1.4a: Hardware (Processore) 2 23 nov 2011 Bibliografia Curtin, Foley, Sen, Morin Informatica di base, Mc Graw Hill Ediz. Fino alla III : cap. 3.8, 3.9 IV ediz.: cap. 2.6, 2.7 Questi lucidi 23 nov 2011
DettagliManuale Terminal Manager 2.0
Manuale Terminal Manager 2.0 CREAZIONE / MODIFICA / CANCELLAZIONE TERMINALI Tramite il pulsante NUOVO possiamo aggiungere un terminale alla lista del nostro impianto. Comparirà una finestra che permette
DettagliIntroduzione. Classificazione di Flynn... 2 Macchine a pipeline... 3 Macchine vettoriali e Array Processor... 4 Macchine MIMD... 6
Appunti di Calcolatori Elettronici Esecuzione di istruzioni in parallelo Introduzione... 1 Classificazione di Flynn... 2 Macchine a pipeline... 3 Macchine vettoriali e Array Processor... 4 Macchine MIMD...
DettagliInformazione analogica e digitale
L informazione L informazione si può: rappresentare elaborare gestire trasmettere reperire L informatica offre la possibilità di effettuare queste operazioni in modo automatico. Informazione analogica
DettagliMemorie ROM (Read Only Memory)
Memorie ROM (Read Only Memory) Considerando la prima forma canonica, la realizzazione di qualsiasi funzione di m variabili richiede un numero di porte AND pari al numero dei suoi mintermini e di prolungare
DettagliDispositivi di rete. Ripetitori. Hub
Ripetitori Dispositivi di rete I ripetitori aumentano la distanza che può essere ragginta dai dispositivi Ethernet per trasmettere dati l'uno rispetto all'altro. Le distanze coperte dai cavi sono limitate
DettagliLa microarchitettura. Didattica della strumentazione digitale e sistemi a microprocessore anno accademico 2006 2007 pagina 1
La microarchitettura. anno accademico 2006 2007 pagina 1 Integer Java virtual machine Ogni microprocessore può avere una microarchitettura diversa, ma la modalità di funzionamento per certi aspetti è generale.
DettagliData-path. ad un solo bus interno. Struttura del processore. L unità di elaborazione
Struttura del processore L unità di elaborazione Data-path ad un solo bus interno Faremo riferimento ad una generica CPU e a una memoria con parole da 32 bit I registri: PC; MAR/MDR (di appoggio per accesso
DettagliAggiornato il 18 giugno 2015. 1 Questa affermazione richiede una precisazione. A parità di altre condizioni, l eliminazione dello stadio ME allunga la
8 Questo documento contiene le soluzioni ad un numero selezionato di esercizi del Capitolo 8 del libro Calcolatori Elettronici - Architettura e organizzazione, Mc-Graw Hill 2009. Sarò grato a coloro che
DettagliLaboratorio di Informatica
per chimica industriale e chimica applicata e ambientale LEZIONE 4 - parte II La memoria 1 La memoriaparametri di caratterizzazione Un dato dispositivo di memoria è caratterizzato da : velocità di accesso,
DettagliLinguaggi di programmazione
Linguaggi di programmazione Un calcolatore basato sul modello di von Neumann permette l esecuzione di un programma, cioè di una sequenza di istruzioni descritte nel linguaggio interpretabile dal calcolatore
DettagliOrganizzazione della memoria principale Il bus
Corso di Alfabetizzazione Informatica 2001/2002 Organizzazione della memoria principale Il bus Organizzazione della memoria principale La memoria principale è organizzata come un insieme di registri di
DettagliCorso di Laurea in Informatica Architetture degli Elaboratori
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Esonero del 25 maggio 2005 Esercizio 1 (punti 3) Una scheda di memoria di un telefono cellulare mette a disposizione 8Mbyte di
DettagliL architettura di riferimento
Architetture degli elaboratori e delle reti Lezione 10 L architettura di riferimento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 10 1/27
DettagliElementi di Informatica e Programmazione. # Memoria di massa. Problema: comprare un PC. Architettura del calcolatore. Architettura di Von Neumann
Elementi di Informatica e Programmazione Architettura del calcolatore (prima parte) Corsi di Laurea in: Ingegneria Civile Ingegneria per l Ambiente e il Territorio Università degli Studi di Brescia Problema:
DettagliSistema operativo: Gestione della memoria
Dipartimento di Elettronica ed Informazione Politecnico di Milano Informatica e CAD (c.i.) - ICA Prof. Pierluigi Plebani A.A. 2008/2009 Sistema operativo: Gestione della memoria La presente dispensa e
DettagliIl Sistema Operativo. C. Marrocco. Università degli Studi di Cassino
Il Sistema Operativo Il Sistema Operativo è uno strato software che: opera direttamente sull hardware; isola dai dettagli dell architettura hardware; fornisce un insieme di funzionalità di alto livello.
DettagliDI D AGRA R MM M I M A BLOCC C H C I TEORI R A E D D E SERC R I C ZI 1 1
DIAGRAMMI A BLOCCHI TEORIA ED ESERCIZI 1 1 Il linguaggio dei diagrammi a blocchi è un possibile formalismo per la descrizione di algoritmi Il diagramma a blocchi, o flowchart, è una rappresentazione grafica
DettagliEsercitazione sulle CPU pipeline
Esercitazione sulle CPU pipeline Una CPU a ciclo singolo come pure una CPU multi ciclo eseguono una sola istruzione alla volta. Durante l esecuzione parte dell hardware della CPU rimane inutilizzato perché
DettagliCorso di Sistemi Operativi Ingegneria Elettronica e Informatica prof. Rocco Aversa. Raccolta prove scritte. Prova scritta
Corso di Sistemi Operativi Ingegneria Elettronica e Informatica prof. Rocco Aversa Raccolta prove scritte Realizzare una classe thread Processo che deve effettuare un numero fissato di letture da una memoria
DettagliI componenti di un Sistema di elaborazione. CPU (central process unit)
I componenti di un Sistema di elaborazione. CPU (central process unit) I componenti di un Sistema di elaborazione. CPU (central process unit) La C.P.U. è il dispositivo che esegue materialmente gli ALGORITMI.
DettagliValutazione delle Prestazioni. Valutazione delle Prestazioni. Architetture dei Calcolatori (Lettere. Tempo di risposta e throughput
Valutazione delle Prestazioni Architetture dei Calcolatori (Lettere A-I) Valutazione delle Prestazioni Prof. Francesco Lo Presti Misura/valutazione di un insieme di parametri quantitativi per caratterizzare
DettagliSiamo così arrivati all aritmetica modulare, ma anche a individuare alcuni aspetti di come funziona l aritmetica del calcolatore come vedremo.
DALLE PESATE ALL ARITMETICA FINITA IN BASE 2 Si è trovato, partendo da un problema concreto, che con la base 2, utilizzando alcune potenze della base, operando con solo addizioni, posso ottenere tutti
DettagliLaboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008
Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008 Dott.Davide Di Ruscio Dipartimento di Informatica Università degli Studi di L Aquila Lezione del 11/01/08 Nota Questi lucidi sono
Dettagliclock DATA BUS ADDRESS BUS CONTROL BUS In realtà il bus del microprocessore si compone di 3 bus diversi: Bus indirizzi Bus di controllo
Schede a microprocessore Seconda parte Mondo esterno clock MEMORIA CPU PERIFERICA ADATTATORE DATA BUS ADDRESS BUS CONTROL BUS In realtà il bus del microprocessore si compone di 3 bus diversi: Bus dati
DettagliAppunti di informatica. Lezione 2 anno accademico 2015-2016 Mario Verdicchio
Appunti di informatica Lezione 2 anno accademico 2015-2016 Mario Verdicchio Sistema binario e logica C è un legame tra i numeri binari (0,1) e la logica, ossia la disciplina che si occupa del ragionamento
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 PRESTAZIONI DEL CALCOLATORE Massimiliano Giacomin Due dimensioni Tempo di risposta (o tempo di esecuzione): il tempo totale impiegato per eseguire un task (include
DettagliUNITÀ DI ELABORAZIONE (CPU) UNITÀ DI ELABORAZIONE (CPU) Opcode OpCode Operazione
RCHITETTUR DI UN ELORTORE MCCHIN DI VON NEUMNN Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for dvanced Study, anni 40). UNITÀ FUNZIONLI fondamentali Processore (CPU) Centrale
DettagliA intervalli regolari ogni router manda la sua tabella a tutti i vicini, e riceve quelle dei vicini.
Algoritmi di routing dinamici (pag.89) UdA2_L5 Nelle moderne reti si usano algoritmi dinamici, che si adattano automaticamente ai cambiamenti della rete. Questi algoritmi non sono eseguiti solo all'avvio
Dettagli