Pinout PD32. Memoria di lavoro esterna. tramite l indirizzo ad esse associato. e possono essere lette o scritte: Le singole celle sono distinguibili

Transcript

1 PD-32,prima parte Struttura a blocchi del sistema di calcolo MEMORIA KB Memory Address Bus Memory Data Bus Memory Control Bus PD32 I/O Address Bus I/O Data Bus I/O Control Bus IACK Device Device 7

2 Pinout PD32 Memoria di lavoro esterna Insieme di 2 32 celle capaci di contenere ciascuna un byte (8 bit) Le singole celle sono distinguibili tramite l indirizzo ad esse associato e possono essere lette o scritte: alla volta (Byte) 2 alla volta (Word) 4 alla volta (Longword) Convenzione Little-Endian (Finale piccolo) Il byte che da indirizzo alla parola è quello in posizione meno significativa

3 Memoria: accesso byte allineati Data BUS (32 bit) d 3 d 24 d 23 d 6 d 5 d 8 d 7 d Mb 3 Mb 2 Mb Mb Address BUS (3 bit)

4 Memoria: accesso byte non allineati () Data BUS (32 bit) d 3 d 24 d 23 d 6 d 5 d 8 d 7 d Mb 3 Mb 2 Mb Mb Address BUS (3 bit) Memoria: accesso byte non allineati (2) Data BUS (32 bit) d 3 d 24 d 23 d 6 d 5 d 8 d 7 d Mb 3 Mb 2 Mb Mb Address BUS (3 bit)

5 Memoria disallineamento Modulo Modulo Modulo 5 Modulo 4 4 byte allineati (un solo accesso) Riga i byte 3 byte 2 byte byte Esempio 4 byte non allineati (due accessi) Riga i Riga i+ byte byte byte 3 byte 2 Organizzazione a blocchi TEMP R R R7 ALU struttura di interconnessione TEMP2 SR UNITA' DI CONTROLLO SHIFTER MDR MAR I/ODR I/OAR PC IR CPU NB non sono indicati i segnali di controllo che dal SCO vanno verso i registri interni, le unità di calcolo e la struttura di interconnessione memoria di lavoro dispositivi ingresso/uscita - Unità di calcolo da 32 bit: ALU (+,-,AND,OR, ) SHIFTER (shift, rotate) Registri temporanei (TEMP, TEMP2) - 8 registri da 32 bit di uso generale (RR7) - Registro Istruzione (IR) - Contatore di Programma (PC) - Registro di Stato (SR) - Registri per il collegamento con la memoria - Memory Data Register (MDR) - Memory Address Register (MAR) - Registri per il collegamento con i dispositivi di ingresso uscita - I/O Data Register (I/ODR) - I/O Address Register (I/OAR)

6 Microachitettura PD32 Formato Istruzione Classe Tipo K pos I/O L-W-B Modo Sg Sorg Modo Ds Dest Campo n Bits Commento Classe Indica la classe di istruzione (movimento dati, rotazione e shift, 3 aritmetiche ) Tipo Al''interno della classe viene indicato quale tra le operazioni disponibili 5 deve essere eseguita dato k Campo contenente un dato utilizzato nelle istruzioni di rotazione e shift e 8 nelle istruzioni di I/O I/O Campo utilizzato nelle istruzioni di I/O, codifica il modo con cui l'indirizzo 2 del device può essere recuperato s 2 Indica il formato del dato che deve essere trattato dall'operazione modo s 3 Indica il modo di indirizzamento dell'operando sorgente sorg In caso di indirizzamento diretto a registro, indiretto a registro, con 3 predecremento e con postincremento indica uno degli otto registri di uso generale R-R7 modo d 3 Indica il modo di indirizzamento dell'operando destinazione dest In caso di indirizzamento diretto a registro, indiretto a registro, con 3 predecremento e con postincremento indica uno degli otto registri di uso generale R-R7

7 Principali segnali di controllo AND AND R R AND AND decoder opcode Wt TEMP BA ALU B TEMP2 M U X Wt2 SR I R B SR shifter B BS opcode R7 S MUX W IR AND AND INC(N=,2,4) PC R M W M W PC R PC singola linea linee multiple NB non sono evidenziate le variabili di condizione che da SR e IR vanno al SCO Unità di controllo Le attività che SCA esegue durante un ciclo di clock sono determinate dai valori dei segnali di controllo (comandi) prodotti da SCO A titolo di esempio consideriamo solamente i seguenti segnali Reg Generali Reg Temp Status Reg IR PC Shifter ALU W T R T SE L M UX W T W T 2 W SR B SR W I R W PC IN IN R PC B S B A O P O P O P 2

8 Descrizione mediante automa SERVI-INT SRI= AND IRQ= CHECK-INT FETCH- FETCH- FETCH-2 FETCH-3 DECODE SRI= OR IRQ= ADDB- IRCLASSE=,IRTIPO=ADD,IRs=b ADDB-n SRC= JC JC- JC- JC-n IRCLASSE=6,IRTIPO=JC SRC= JC-n Logica microprogrammata Ogni stato della macchina di Moore è visto come un indirizzo di una ROM Una parola della ROM contiene: Prossimo stato (indirizzo) Uscite SF CONTROL WORD - - } Microprogramma Istruzione ADD µpc

9 Logica microprogrammata Il campo OP dell istruzione determina il microprogramma da eseguire Realizza il costrutto switch (SEL= nella figura) SEL SF CONTROL WORD Fetch - - Microprogramma Istruzione ADD µpc (=8) (=4) (=8) (=22) op switch (OP) : goto : goto : goto : goto Logica microprogrammata Per eseguire salto condizionato, 2 possibili stati futuri Lo stato futuro (indirizzo µpc) è determinato da una condizione della UO SF- SF- CONTROL W SEL Fetch Microprogramma Istruzione JZ - - Microprogramma Istruzione ADD µpc op 2 Z SEL = if (Z) µpc SF else µpc SF

10 Esempio Entrambi gli operandi sono contenuti in registri interni del PD32 (indirizzamento a registro) ADDW R, R ) R Temp 2) R Temp2 3) ALUsomma R nessun accesso a memoria esterna Esempio ADDW #2h, R2 ) R2 Temp 2) PC MAR 3) (MAR) MDR, 4) MDR Temp2, PC + 2 PC 5) ALUsomma R2 accesso a memoria esterna (dati allineati)

11 Esempio ADDW h, R2 ) R2 Temp 2) PC MAR 3) (MAR) MDR, PC + 4 PC 4) MDR MAR 5) (MAR) MDR 6) MDR Temp2 7) ALUsomma R2 Sono stati necessari 2 accessi a memoria esterna Esempio ADDW (R), R2 ) R2 Temp 2) R MAR 3) (MAR) MDR 4) MDR Temp2 5) ALUsomma -> R2 E stato necessario accesso a memoria esterna

12 Esempio ADDW h(r), R2 ) R Temp 2) PC MAR 3) (MAR) MDR 4) MDR temp2, PC + 4 PC 5) ALU-OUT [x +R] MAR 6) (MAR) MDR, R2 Temp 7) MDR Temp2 8) ALUsomma R2 Sono stati necessari 2 accessi a memoria esterna