Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica

Transcript

1 Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Corso di Laurea in Ingegneria Elettronica Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali

2 Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali

3 Es.1 - Mappe di Karnaugh Date le due funzioni f e g: f = wxy + yz + wyz + xyz g = (w + x + y + z )(x + y + z)(w + y + z ) trovare la forma minima della funzione F = f! g impiegando le mappe di Karnaugh. Calcolatori Elettronici Mappe di Karnaugh 3

4 Es.1 - Soluzione Le tabelle di verità delle funzioni f e g riportate su due mappe di Karnaugh sono: f = wxy + yz + wyz + xyz g = (w + x + y + z )(x + y + z)(w + y + z ) Calcolatori Elettronici Mappe di Karnaugh 4

5 Es.1 - Soluzione F = f! g = w! x! y! z + w! y! z + x! y! z Calcolatori Elettronici Mappe di Karnaugh 5

6 Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali

7 Es.2 - Reti Logiche Progettare una rete logica fatta di porte logiche OR, AND e NOT che, dati due operandi a due bit, ne calcoli la somma ed il bit di riporto. Si usino le mappe di Karnaugh per semplificare le espressioni booleane dei bit di somma e di riporto. Si tratta di una rete logica combinatoria o sequenziale? Si indichi una rete logica alternativa per realizzare la stessa funzione. Calcolatori Elettronici Reti Logiche 7

8 Es.2 - Soluzione Indicando con A1 e A0 i bit più e meno significativo del primo operando, con B1 e B0 i corrispondenti del secondo, con S0 e S1 i bit meno e più significativo della somma, e con C il bit di riporto, si ottiene: A1 A0 B1 B0 C S1 S Calcolatori Elettronici Reti Logiche 8

9 Es.2 - Soluzione C = A1B1+ A0B1B0 + A1A0B0 S0 = A0B0 + A0B0 Calcolatori Elettronici Reti Logiche 9

10 Es.2 - Soluzione Si noti come la disposizione degli 1 in tutte le mappe di Karnaugh sia simmetrica, il che deriva dalla proprietà commutativa della somma (in altri termini, si possono invertire i valori degli operandi A1A0 e B1B0 ottenendo lo stesso risultato). S1 = A1B1B0 + A1A0B1+ A1A0B1+ A1B1B0 + A1A0B1B0 + A1A0B1B0 Calcolatori Elettronici Reti Logiche 10

11 Es.2 - Soluzione Si tratta di una rete logica combinatoria o sequenziale? Si tratta di una rete logica combinatoria perché le uscite dipendono unicamente dagli ingressi ad un dato istante. Si indichi una rete logica alternativa per realizzare la stessa funzione. Una rete alternativa è ovviamente data da un parallel adder. Calcolatori Elettronici Reti Logiche 11

12 Es.3 - Reti Logiche Progettare una rete logica che calcoli il complemento a 2 di un operando a tre bit. Indicare a quale tipo di reti logiche appartiene la rete progettata, e spiegarne il motivo. Il complemento a 2 di un generico numero X corrisponde al suo valore negato, ovvero a -X. X è rappresentato in base 2 su N bit come x n-1 x 1. -X si ottiene negando bit a bit il numero X e successivamente aggiungendo 1, ovvero:! X = x n!1 x n!2... x X ' = x n!1 x n!2... x 1 dove X è detto complemento a 1 di X Calcolatori Elettronici Reti Logiche 12

13 Es.3 - Soluzione Tabella di verità: Ingressi Uscite A B C A B C Calcolatori Elettronici Reti Logiche 13

14 Es.3 - Soluzione A' = AB + AC + AB!C B' = BC + BC C ' = C Calcolatori Elettronici Reti Logiche 14

15 Es.3 - Soluzione Indicare a quale tipo di reti logiche appartiene la rete progettata, e spiegarne il motivo. Si tratta ovviamente di una rete logica combinatoria, in quanto le uscite dipendono soltanto dai valori degli ingressi ad un dato istante. Calcolatori Elettronici Reti Logiche 15

16 Es.3 - Soluzione Alternativa 0 X X -X 1 Calcolatori Elettronici Reti Logiche 16

17 Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali

18 Reti sequenziali: analisi e sintesi X Rete sequenziale Rete combinatoria per la transizione dello stato FF ritardante S FF S Rete Y FF combinatoria per il calcolo FF dell uscita Analisi: dal circuito, risalire alla funzione svolta dalla rete sequenziale. Sintesi: dalla definizione dei requisiti, progettare il circuito che realizza la funzionalità richiesta.

19 Flip Flop

20 Es.4 - Reti Sequenziali A partire dallo schema circuitale mostrato in figura, scrivere la tabella delle transizioni e indicare qual è la funzionalità svolta dal circuito. A B Y AND OR X Esprimere in modo chiaro e sintetico la differenza tra un latch e un flip-flop. Y AND N.B.: Y rappresenta l uscita della OR riportata in ingresso alle due porte AND. Il pallino indica che l ingresso della prima AND è negato. Calcolatori Elettronici Latch e Flip-Flop 20

21 Es.4 - Soluzione Scrivere la tabella delle transizioni e indicare qual è la funzionalità svolta dal circuito. A B Y X A B Y Y AND AND OR Sostituendo nell equazione caratteristica: Q = X, J = A, K = B si riconosce l equazione caratteristica di un LATCH JK. X X = Y A + YB Calcolatori Elettronici Latch e Flip-Flop 21

22 Es.4 - Soluzione Più esplicitamente, negando la seconda colonna, sostituendo J=A e K=B e riordinando le righe: A B Y X A B Y X J K Y X Lettura dalla Memoria (X=Y) Reset (X=0) Set (X=1) Toggle (X=Y) (Inversione) Calcolatori Elettronici Latch e Flip-Flop 22

23 Es.5 - Reti Sequenziali Dato il circuito in figura, scrivere la tabella delle transizioni e il diagramma degli stati. Quale funzione implementa il circuito? A A B B Q Q Q Q T A T B CP OR OR Calcolatori Elettronici Latch e Flip-Flop 23

24 Es.5 - Soluzione Il circuito rappresenta una rete sequenziale pilotata unicamente dal segnale di sincronismo e dalle uscite di due flip flop T, dei quali riportiamo la tabella di eccitazione: Q Q T A A B B Q Q Q Q CP OR T A OR T B T A = A + B T B = A + B Calcolatori Elettronici Latch e Flip-Flop 24

25 Es.5 - Soluzione Il circuito implementa un contatore sincrono modulo tre. N.B.: modulo k = k stati; 2 N = numero di stati rappresentabili con N Flip-Flop. T A = A + B T B = A + B A B A SUCC T A B SUCC T B Q Q T Calcolatori Elettronici Latch e Flip-Flop 25

26 Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali

27 Es.6 - Reti Sequenziali Si consideri una rete sequenziale avente un ingresso X e una uscita Z. L uscita Z assume il valore 1 se e solo se viene riconosciuta la sottosequenza 0100, negli altri casi vale Disegnare il diagramma degli stati. 2. Codificare gli stati e scrivere la tabella di flusso. Scrivere inoltre la tabella delle transizioni qualora si utilizzino flip flop di tipo JK. 3. Calcolare le forme minime per le variabili di eccitazione dei flip flop e per l uscita, impiegando le mappe di Karnaugh. Calcolatori Elettronici Reti Sequenziali 27

28 Es.6 - Soluzione Il diagramma degli stati e tabella di flusso: 1/0 0/0 Sequenza X = 0100 S 0 0/0 S 1 X/Z S 2 1/0 1/0 0/0 1/0 S 3 0/1 Stato iniziale START Stato finale/uscita x = 0 x = 1 S0 S1/0 S0/0 S1 S1/0 S2/0 S 1 = 0 S 2 = 01 S 3 = 010 S2 S3/0 S0/0 S3 S1/1 S2/0 Calcolatori Elettronici Reti Sequenziali 28

29 Es.6 - Soluzione Codifica degli stati e tabella delle transizioni: S 0 = 00 S 1 = 01 S 2 = 10 S 3 = 11 Y 1 Y 0 = STATO ATTUALE Y 1 Y 0 = STATO FUTURO Z = Y 1 Y 0 X Y 1 Y 0 X Y 1 J 1 K 1 Y 0 J 0 K 0 Z d 1 1 d d 0 0 d d 1 d d 0 d d d d d d 1 1 d d 0 0 d 1 0 Calcolatori Elettronici Reti Sequenziali 29

30 Es.6 - Soluzione Mappe di Karnaugh e variabili di eccitazione dei flip flop: Y 1 Y 0 Y 1 Y 0 x x d d 0 d d d d 1 d d 1 J1 = Y 0 X K1= Y 0 X+ Y 0 X Y 1 Y 0 Y 1 Y 0 x x d d 1 0 d d 1 d d 1 d 1 1 d J 0 = X K 0 = X Calcolatori Elettronici Reti Sequenziali 30

31 Es. 7 - Reti sequenziali Progettare una rete sequenziale che presenti un ingresso X e un uscita Z posta a 1 ogni volta che viene riconosciuta la sequenza Si richiede: 1. il diagramma degli stati, la tabella di flusso e la tabella delle transizioni; 2. il calcolo delle forme minime delle variabili di eccitazione dei flip flop con le mappe di Karnaugh. Si usino flip flop JK. 3. Calcolare anche la rete combinatoria per l uscita Z.

32 Es. 7 - Soluzione

33 Es. 7 - Soluzione

34 Es. 7 - Soluzione

35 Es. 7 - Soluzione

36 Es. 7 - Soluzione

37 Es. 7 - Soluzione

38 Es. 7 - Soluzione