Uniamo VM e CACHE. Physically addressed. Physically Addressed. Prestazioni. Ci sono varie alternative architetturali. Sono quelle piu semplici
|
|
- Raimondo Bruno
- 8 anni fa
- Visualizzazioni
Transcript
1 Uniamo VM e CACHE Physically addressed Ci sono varie alternative architetturali physically addressed virtually addressed virtually indexed Sono quelle piu semplici un dato puo essere in cache solo se e contenuto in memoria centrale l indirizzo da cui si parte (index e tag) e quello fisico Virtual address Physically Addressed Virtual page number Page offset Prestazioni Anche se non sono l obiettivo principale, e meglio tenerne conto Physical address Translation Physical page number Tag Page offset Index La Page Table e contenuta in memoria Quando si vuole accedere ad una cella di memoria, prima di tutto bisogna accedere al suo indirizzo fisico quindi PRIMA di guardare se c e qualcosa nella cache, si accede alla memoria per sapere dove guardare!!! 19
2 Introduciamo un nuovo livello di cache per la traduzione degli indirizzi Translation Lookaside Buffer E una vera e propria cache anche se molto piccola quindi spesso: Completamente associativa Tag e quindi il numero di pagina virtuale Il dato e il numero di pagina fisico Singola parola Yes PT Hit Page Fault No Cache miss stall Virtual address access hit? No Trytoreaddata from cache Cache hit? VM Cache Possibile? Gravita' Hit Hit Hit Hit Hit Miss (S) (S) 0 1 Hit Miss Hit N - Hit Miss Miss N - Miss Hit Hit S 1 Miss Hit Miss S 2 Miss Miss Hit N - Miss Miss Miss S 3 No Yes Yes Write? Deliver data to the CPU Physical address Yes Write data into cache, update the tag, and put the data and the address into the write buffer Virtual address Virtual pagenumber Page offset 12 MIPS R00 caratteristiche hit Valid Dirty Tag Physical page number Physical pagenumber Page offset Physical address Physical address tag Cache index Byte offset 2 Perche puo essere piccola? Altissima localita temporale (spaziale) TEMPORALE se vista a livello di pagine: basta accedere non alla stessa cella, ma a celle appartenenti ad una stessa pagina SPAZIALE se vista a livello di indirizzi Valid Tag Data Cache 32 Cache hit Data 23 24
3 Virtually addressed Virtually addressed Cache Cache hit Virtual address Virtual page number Pageoffset address tag Cache index Valid Tag Data 32 Data hit ValidDirty Byte offset 2 Tag 12 Physical page number Physical page number Page offset PRO: non si deve accedere alla memoria prima di guardare in cache CONTRO: in ambiente con piu programmi in esecuzione: Indirizzi virtuali sono comuni svuotare cache ad ogni context switch aggiungere al tag. Il PID del processo Aliasing di memoria condivisa Esercizio Cioe`... Simulare l accesso a e cache dato il seguente programma Ipotizzare una di 2 celle, pagine di 4KB e una RAM fisica grande 16Kb una cache di 512Byte SW-DM Indirizzo virtuale 32 bit indirizzo fisico 32 bit Ho 4 pagine fisiche La page table e` memorizzata nella pagina 0 Ho 2 righe nella inizialmente vuote Ho 256Byte di cache blocchi di 32 bit 64 righe PageTable
4 Frammento di codice Indirizzamento fisico 16 lw $1, 4100($0) lw $2, 10000($0) 24 add $3, $1, $2 28 sw $3, 30000($0) 30 sub $3, $1, $2 34 sw $3, 41($0) Ricaviamo accessi a memoria CACHE Page Table RAM Traduco indirizzo virtuale in fisico tramite e PageTable (se necessario) accedo alla cache usando indirizzo fisico accedo a memoria usando indirizzo fisico IV VP Offset PT PF IF Tag Index CACHE M M M Carico in pagina fisica 1 pagina virtuale 0 MemorizzotraduzioneinPagetable Memorizzotraduzionein M M M Carico in pagina fisica 2 pagina virtuale 1 MemorizzotraduzioneinPagetable Memorizzotraduzionein 0 H M TrovotraduzionediPV0in M M M Carico in pagina fisica 3 pagina virtuale 2 conflitto, sostituisco MemorizzotraduzioneinPagetable Memorizzotraduzionein,ma ho bisogno di liberare una riga (LRU) H M TrovotraduzionediPV0in H M TrovotraduzionediPV0in M M M Conflitto scarico pagina vecchia: 2 devo svuotare righe cache relative (index 1) Carico in pagina fisica 2 pagina virtuale 7 MemorizzotraduzioneinPagetable Memorizzotraduzionein,ma ho bisogno di liberare una riga (LRU) CACHE Indirizzamento virtuale Page Table RAM accedo alla cache usando indirizzo virtuale Traduco indirizzo virtuale in fisico tramite e PageTable (se necessario) accedo a memoria (se necessario) usando indirizzo fisico 31 32
5 IV Tag Index CACHE VP Offset LB PT PF IF M 0 16 M M Carico in pagina fisica 1 pagina virtuale 0 Memorizzo traduzione in Page table Memorizzo traduzione in M 1 4 M M Carico in pagina fisica 2 pagina virtuale 1 Memorizzo traduzione in Page table Memorizzo traduzione in 0 5 M 0 H Trovo traduzione di PV0 in M M M Carico in pagina fisica 3 pagina virtuale 2 Memorizzo traduzione in Page table Memorizzo traduzione in, ma ho bisogno di liberare una riga (LRU) M 0 24 H Trovo traduzione di PV0 in M 0 28 H Trovo traduzione di PV0 in M M M Conflitto scarico pagina vecchia: 2 NONsonoobbligatoasvuotarerighecacherelative(index1) Carico in pagina fisica 2 pagina virtuale 7 Memorizzo traduzione in Page table Memorizzo traduzione in, ma ho bisogno di liberare una riga (LRU) Cache Cache hit Virtually indexed Virtual address Virtual page number Pageoffset Valid Tag Data 32 Data 12 ValidDirty Tag Physical page number hit Physical page number Page offset Virtually indexed Dimensione pagina grande? PRO: in cache sono indirizzi fisici e molto veloce e quindi il confronto tra i TAG e quasi senza rallentamenti CONTRO: viene legata dimensione cache a dimensione della pagina Multiword? no Associative? Si, ma... PRO indicizzazione virtuale riduzione dimensione Page Table ammortizzazione swap CONTRO: possibile peggior sfruttamento memoria rallentamento processi piccoli 35 36
6 Protezione Memoria Come realizzarla? E la seconda funzione della memoria virtuale Piu processi (programmi) possono condividere la memoria centrale del calcolatore senza poter leggere e scrivere dati di altri programmi eccezione: condivisione richiesta e consapevole di una pagina di memoria ma con diritti di accesso organizzare la page table in maniera adeguata la mappatura su pagine fisiche deve essere tale che non ci siano possibili sovrapposizioni rendere non accessibile ai programmi normali tutte le page table le page table sono contenute in memoria centrale Page table in memoria Elementi critici Sono nello spazio di indirizzamento virtuale del sistema operativo quindi sono accessibili da SO ma non da altri programmi ci stiamo mangiando la coda? affinche un programma non possa modificare le page table il Page Table Register indica l inizio della page table corrente... la contiene diverse traduzioni gia effettuate si possono forzare traduzioni Se si ha accesso a tali componenti, non si puo garantire nulla 40 41
7 SOLUZIONE L architettura della macchina (HW) prevede meccanismi per assicurare che solo un programma (il sistema operativo) abbia accesso a tali componenti identificazione di due modi di funzionamento USER e SUPERVISOR set di istruzioni riservato a SUPERVISOR scrittura degli elementi critici visti prima passaggio sicuro a modo SUPERVISOR meccanismo delle eccezioni system calls (eccezioni sincrone) MISS Abbiamo visto nello schema che comporta lettura della Page table per controllare esistenza pagina in memoria e se Page table HIT -> aggiornamento del se Page table MISS -> generazione PAGE Faults ma come facciamo a leggere Page Table? Una possibilita : gestire il MISS in HW... Seconda possibilita (piu comune): viene generata una eccezione Gestione SW del MISS PAGE FAULTS L hw solleva una eccezione: scrive dentro a EPC (Exception Program Counter) l indirizzo della istruzione in esecuzione scrive dentro al registro Cause il tipo di eccezione passa in modosupervisor passa il controllo ad una specifica istruzione del sistema operativo Il sistema operativo legge Page Table Viene gestito sempre in SW E una operazione lunga perche c e accesso al disco Il SO salva tutte le informazioni di stato del processo contenuto dei registri normali page table register EPC e Cause 44 45
8 PAGE FAULTS... Page Faults... Deve essere individuato indirizzo virtuale che ha generato l eccezione: EPC contiene l indirizzo dell ISTRUZIONE durante la quale... se l errore e stato generato dalla lettura dell istruzione allora e EPC altrimenti, va cercato tra gli argomenti specificati nella istruzione di indirizzo EPC Cerca nella Page Table dove andare a trovare (nel disco) la pagina contenente l indirizzo virtuale richiesto Sceglie (se necessario) una pagina fisica di memoria da sostituire per fare posto alla nuova se modificata, deve scaricarla prima su disco Page Faults... Legge la pagina dal disco alla memoria cioe fa partire la lettura DMA il processo a questo punto risulta sospeso in attesa del completamento dell operazione di caricamento il processore e libero Viene scelto il processo da eseguire tra i processi sospesi (ma pronti) introduce possibili complicazioni es. page fault in concorrenza per spazio fisico Ritorno da page fault Quando il trasferimento della pagina dal disco e completato, viene segnalato al sistema operativo Mette il processo tra i processi sospesi (ma pronti) eventualmente gli da il controllo viene ripristinato il cotenuto di tutti i registri viene rimesso il processore in modo user Diverse politiche di scheduling dei processi 48 49
9 Ritorno da page fault... Ripartenza istruzione Il PC continene l indirizzo dell istruzione che aveva causato il PF (salvato in EPC) I caso: eccezione su caricamento istruzione il processo ricomincia l esecuzione II caso: eccezione su accesso a dati il processo si era sospeso in mezzo ad una operazione bisogna garantire che si possa ricominciare l esecuzione dell istruzione da capo rendere l istruzione restartable In MIPS e facile eventuali cambiamenti di stato della macchina avvengono sempre nell ultima fase dell esecuzione dell istruzione scrittura di un registro scrittura di una cella di memoria basta garantire di non scrivere dati durante il fallimento dell istruzione deasserire i segnali write in presenza di eccezione Protezione condivisione 1: Esercizio 7.27 (7.13 it) Alcune volte e necessario condividere spazio in memoria bit di accesso in scrittura a pagina nuovo tipo di eccezione - violazione di protezione tutti i bit di controllo (modifica, protezione, etc.) devono essere presenti anche nella Date le seguenti macchine: M1: cache DM SW miss rate: Istruz. 4%, dati 8% M2: cache DM MW (4 parole) miss rate: Istruz. 2%, dati 5% M3: cache 2-way MW (4 parole) miss rate: Istruz. 2%, dati 4% 50% istruzioni si riferisce a dati in memoria MISS PENALTY = 6 + numero parole nel blocco Quale macchina spende piu cicli di clock per Miss Rate? 52 55
10 2: Esercizio 7.28 (7.14 it) 3: Esercizio 7.32 (7.9 it) Date le seguenti frequenze di clock: M1: 10 ns M2: 10 ns M3: 12 ns Assunto un CPI di 2.0 in assenza di miss per tutte e tre le macchine. Confrontare le velocita delle tre macchine Date le seguenti caratteristiche: indirizzamento virtuale a 40 bit indirizzamento fisico a 36 bit dimensione pagina 16KB bit aggiuntivi per ogni entry della page tabel: uso, validita, modifica, protezione Determinare dimensione massima della page table per un processo : 7.29 Data il seguente programma: int i,j,c,stride,array[256]; for(i=0;i<10000; i++) for(j=0;j<256;j=j+stride) c=array[j]+5; Considerando solo gli accessi all array e che un intero occupi una parola (4 byte) date le seguenti macchine: M1: cache 256 byte DM MW (16 byte) M2: cache 256 byte 2-way MW (16 byte) quale e il miss rate se stride = 132? quale e il miss rate se stride = 131? 5: Esercizio 7.38 Facendo riferimento alla divisione data per i MISS: obbligatori di capacita di conflitto Dire come vengono influenzati da: riduzione della dimensione del programma per miglioramento compilatore aumento frequenza clock aumento grado di associativita aumento dimensione blocco 58 59
11 A: B: 6: Quale e migliore e perche? for (j=0; j<000; j++) for (i=0; i<000; i++) x[i][j] = x[i][j] + 1; for (i=0; i<000; i++) for (j=0; j<000; j++) x[i][j] = x[i][j] + 1; si consideri il risultato di una compilazione senza ottimizzazioni 60
memoria virtuale protezione
Memoria Virtuale Le memorie cache forniscono un accesso veloce ai blocchi di memoria usati più di recente La memoria virtuale fornisce un accesso veloce ai dati sulle memorie di massa usati più di recente.
DettagliLa memoria virtuale. La gerarchia di memorie. Indirizzo fisico. Memoria virtuale. Architetture Avanzate dei Calcolatori. Valeria Cardellini
La memoria Architetture Avanzate dei Calcolatori Valeria Cardellini Nelle lezioni precedenti { Memoria La gerarchia di memorie Registri Istruzioni, operandi L Cache Blocchi L2 Cache Blocchi Memoria Pagine
DettagliCalcolatori Elettronici. La memoria gerarchica La memoria virtuale
Calcolatori Elettronici La memoria gerarchica La memoria virtuale Come usare la memoria secondaria oltre che per conservare permanentemente dati e programmi Idea Tenere parte del codice in mem princ e
DettagliMEMORIA GERARCHIE DI MEMORIA
MEMORIA GERARCHIE DI MEMORIA La memoria è divisa in più livelli che sono dal più vicino al più distante al CPU, per tempi di accesso: memoria cache, SRAM, capienza (MB), più veloce (decimi di ns), costosa
DettagliLe virtual machine e la memoria virtuale
Le virtual machine e la memoria virtuale Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson 5: 5.6, 5.7. 1/29
DettagliLe virtual machine e la memoria virtuale
Le virtual machine e la memoria virtuale Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson 5: 5.6, 5.7. 1/30
DettagliLa memoria centrale (RAM)
La memoria centrale (RAM) Mantiene al proprio interno i dati e le istruzioni dei programmi in esecuzione Memoria ad accesso casuale Tecnologia elettronica: Veloce ma volatile e costosa Due eccezioni R.O.M.
DettagliGerarchie di Memoria Andrea Gasparetto andrea.gasparetto@unive.it
Tutorato di architettura degli elaboratori Gerarchie di Memoria Andrea Gasparetto andrea.gasparetto@unive.it Esercizio 1 Considerare un sistema di memoria virtuale paginata, con dimensione dell indirizzo
DettagliTipi classici di memoria. Obiettivo. Principi di localita. Gerarchia di memoria. Fornire illimitata memoria veloce. Static RAM. Problemi: Dynamic RAM
Obiettivo Tipi classici di memoria Fornire illimitata memoria veloce Problemi: costo tecnologia Soluzioni: utilizzare diversi tipi di memoria... Static RAM access times are 2-25ns at cost of $100 to $250
DettagliStrutture di Memoria 1
Architettura degli Elaboratori e Laboratorio 17 Maggio 2013 Classificazione delle memorie Funzionalitá: Sola lettura ROM, Read Only Memory, generalmente usata per contenere le routine di configurazione
DettagliMemoria Virtuale. Anche la memoria principale ha una dimensione limitata. memoria principale (memoria fisica) memoria secondaria (memoria virtuale)
Memoria Virtuale Anche la memoria principale ha una dimensione limitata. Possiamo pensare di superare questo limite utilizzando memorie secondarie (essenzialmente dischi) e vedendo la memoria principale
DettagliSTRUTTURE DEI SISTEMI DI CALCOLO
STRUTTURE DEI SISTEMI DI CALCOLO 2.1 Strutture dei sistemi di calcolo Funzionamento Struttura dell I/O Struttura della memoria Gerarchia delle memorie Protezione Hardware Architettura di un generico sistema
Dettagli9. Memoria Virtuale. 9. Memoria Virtuale. 9. Memoria Virtuale
1 (es. 1) Consideriamo un processo con m frame inizialmente vuoti. La stringa di riferimento è lunga p e contiene riferimenti a n pagine diverse. Per un qualsiasi algoritmo di rimpiazzamento: a) qual è
DettagliEsempio: aggiungere j
Esempio: aggiungere j Eccezioni e interruzioni Il progetto del controllo del processore si complica a causa della necessità di considerare, durante l esecuzione delle istruzioni, il verificarsi di eventi
DettagliUniversità di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14. Pietro Frasca.
Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14 Pietro Frasca Lezione 11 Martedì 12-11-2013 1 Tecniche di allocazione mediante free list Generalmente,
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 PRESTAZIONI DEL CALCOLATORE Massimiliano Giacomin Due dimensioni Tempo di risposta (o tempo di esecuzione): il tempo totale impiegato per eseguire un task (include
DettagliCPU. Maurizio Palesi
CPU Central Processing Unit 1 Organizzazione Tipica CPU Dispositivi di I/O Unità di controllo Unità aritmetico logica (ALU) Terminale Stampante Registri CPU Memoria centrale Unità disco Bus 2 L'Esecutore
DettagliSistemi Operativi GESTIONE DELLA MEMORIA CENTRALE. D. Talia - UNICAL. Sistemi Operativi 6.1
GESTIONE DELLA MEMORIA CENTRALE 6.1 Gestione della Memoria Background Spazio di indirizzi Swapping Allocazione Contigua Paginazione 6.2 Background Per essere eseguito un programma deve trovarsi (almeno
DettagliQuinto Homework. Indicare il tempo necessario all'esecuzione del programma in caso di avvio e ritiro fuori ordine.
Quinto Homework 1) Si vuole progettare una cache a mappatura diretta per un sistema a 32 bit per una memoria da 2 GB (quindi sono solo 31 i bit utili per gli indirizzi) e blocchi di 64 byte. Rispondere
DettagliI Thread. I Thread. I due processi dovrebbero lavorare sullo stesso testo
I Thread 1 Consideriamo due processi che devono lavorare sugli stessi dati. Come possono fare, se ogni processo ha la propria area dati (ossia, gli spazi di indirizzamento dei due processi sono separati)?
DettagliIl processore. Il processore. Il processore. Il processore. Architettura dell elaboratore
Il processore Architettura dell elaboratore Il processore La esegue istruzioni in linguaggio macchina In modo sequenziale e ciclico (ciclo macchina o ciclo ) Effettuando operazioni di lettura delle istruzioni
Dettagli= 0, 098 ms. Da cui si ricava t 2 medio
1. Una macchina ha uno spazio degli indirizzi a 32 bit e una pagina di 8 KB. La tabella delle pagine è completamente nell hardware, con una parola a 32 bit per voce. Quando parte un processo, la tabella
DettagliIl sistema di I/O. Hardware di I/O Interfacce di I/O Software di I/O. Introduzione
Il sistema di I/O Hardware di I/O Interfacce di I/O Software di I/O Introduzione 1 Sotto-sistema di I/O Insieme di metodi per controllare i dispositivi di I/O Obiettivo: Fornire ai processi utente un interfaccia
DettagliGestione della memoria centrale
Gestione della memoria centrale Un programma per essere eseguito deve risiedere in memoria principale e lo stesso vale per i dati su cui esso opera In un sistema multitasking molti processi vengono eseguiti
DettagliIl Sistema Operativo. C. Marrocco. Università degli Studi di Cassino
Il Sistema Operativo Il Sistema Operativo è uno strato software che: opera direttamente sull hardware; isola dai dettagli dell architettura hardware; fornisce un insieme di funzionalità di alto livello.
DettagliArchitettura hardware
Architettura dell elaboratore Architettura hardware la parte che si può prendere a calci Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
DettagliGerarchie di memoria Divide et impera. Gerarchie di memoria La congettura 90/10. Gerarchie di memoria Schema concettuale
Memorie Caratteristiche principali Tecnologie di memoria Locazione: processore, interna (principale), esterna (secondaria) Capacità: dimensione parola, numero di parole Unità di trasferimento: parola,
DettagliCon il termine Sistema operativo si fa riferimento all insieme dei moduli software di un sistema di elaborazione dati dedicati alla sua gestione.
Con il termine Sistema operativo si fa riferimento all insieme dei moduli software di un sistema di elaborazione dati dedicati alla sua gestione. Compito fondamentale di un S.O. è infatti la gestione dell
DettagliValutazione delle Prestazioni. Valutazione delle Prestazioni. Architetture dei Calcolatori (Lettere. Tempo di risposta e throughput
Valutazione delle Prestazioni Architetture dei Calcolatori (Lettere A-I) Valutazione delle Prestazioni Prof. Francesco Lo Presti Misura/valutazione di un insieme di parametri quantitativi per caratterizzare
DettagliLa memoria - generalità
Calcolatori Elettronici La memoria gerarchica Introduzione La memoria - generalità n Funzioni: Supporto alla CPU: deve fornire dati ed istruzioni il più rapidamente possibile Archiviazione: deve consentire
DettagliCalcolatori Elettronici B a.a. 2008/2009
Calcolatori Elettronici B aa 28/29 MEMORIA VIRTUALE: ESERCIZI Massimiliano Giacomin 1 Dal Tema d esame 2 set 26 [ES 7] (omissis) Supponendo che gli indirizzi virtuali siano a 32 bit e che la dimensione
DettagliLezione 2 Principi Fondamentali di SO Interrupt e Caching. Sommario
Lezione 2 Principi Fondamentali di SO Interrupt e Caching Sommario Operazioni di un SO: principi fondamentali Una visione schematica di un calcolatore Interazione tra SO, Computer e Programmi Utente 1
DettagliLaboratorio di Informatica
per chimica industriale e chimica applicata e ambientale LEZIONE 4 La CPU e l esecuzione dei programmi 1 Nelle lezioni precedenti abbiamo detto che Un computer è costituito da 3 principali componenti:
DettagliLa Gestione delle risorse Renato Agati
Renato Agati delle risorse La Gestione Schedulazione dei processi Gestione delle periferiche File system Schedulazione dei processi Mono programmazione Multi programmazione Gestione delle periferiche File
DettagliPrestazioni CPU Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.
Prestazioni CPU Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Prestazioni Si valutano in maniera diversa a seconda dell
DettagliLa Memoria Cache. Informatica B. Daniele Loiacono
La Memoria Cache Informatica B Il problema della memoria 2 Obiettivo: fornire agli utenti una memoria grande e veloce fornire al processore i dati alla velocità con cui è in grado di elaborarli Problema:
DettagliSistema operativo: Gestione della memoria
Dipartimento di Elettronica ed Informazione Politecnico di Milano Informatica e CAD (c.i.) - ICA Prof. Pierluigi Plebani A.A. 2008/2009 Sistema operativo: Gestione della memoria La presente dispensa e
Dettagli1.4b: Hardware. (Memoria Centrale)
1.4b: Hardware (Memoria Centrale) Bibliografia Curtin, Foley, Sen, Morin Informatica di base, Mc Graw Hill Ediz. Fino alla III : cap. 3.11, 3.13 IV ediz.: cap. 2.8, 2.9 Questi lucidi Memoria Centrale Un
DettagliUn sistema operativo è un insieme di programmi che consentono ad un utente di
INTRODUZIONE AI SISTEMI OPERATIVI 1 Alcune definizioni 1 Sistema dedicato: 1 Sistema batch o a lotti: 2 Sistemi time sharing: 2 Sistema multiprogrammato: 3 Processo e programma 3 Risorse: 3 Spazio degli
DettagliCorso di Sistemi di Elaborazione delle informazioni
Corso di Sistemi di Elaborazione delle informazioni Sistemi Operativi Francesco Fontanella Complessità del Software Software applicativo Software di sistema Sistema Operativo Hardware 2 La struttura del
DettagliMemoria Virtuale. Lezione 29 Sistemi Operativi
Memoria Virtuale Lezione 29 Sistemi Operativi I Principi Abbiamo sinora assunto che durante l esecuzione di un programma, lo stesso debba risiedere completamente in MC Intorno alla metà degli anni 70 viene
DettagliIl software. la parte contro cui si può solo imprecare. Funzioni principali del sistema operativo. (continua) Gestione della memoria principale
Funzioni principali del sistema operativo Il software la parte contro cui si può solo imprecare Avvio dell elaboratore Gestione del processore e dei processi in Gestione della memoria principale Gestione
DettagliCALCOLATORI ELETTRONICI 29 giugno 2010
CALCOLATORI ELETTRONICI 29 giugno 2010 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si disegni lo schema di un flip-flop master-slave S-R sensibile ai fronti di salita e
DettagliVarie tipologie di memoria
Varie tipologie di memoria velocita` capacita` registri CPU memoria cache memoria secondaria (Hard Disk) Gestione della memoria Una parte della viene riservata per il SO I programmi per poter essere eseguiti
DettagliIl memory manager. Gestione della memoria centrale
Il memory manager Gestione della memoria centrale La memoria La memoria RAM è un vettore molto grande di WORD cioè celle elementari a 16bit, 32bit, 64bit (2Byte, 4Byte, 8Byte) o altre misure a seconda
DettagliL unità di controllo. Il processore: unità di controllo. Le macchine a stati finiti. Struttura della macchina a stati finiti
Il processore: unità di lo Architetture dei Calcolatori (lettere A-I) L unità di lo L unità di lo è responsabile della generazione dei segnali di lo che vengono inviati all unità di elaborazione Alcune
DettagliGESTIONE DELLA MEMORIA CENTRALE
GESTIONE DELLA MEMORIA CENTRALE E MEMORIA VIRTUALE 7.1 Gestione della memoria Segmentazione Segmentazione con paginazione Memoria Virtuale Paginazione su richiesta Sostituzione delle pagine Trashing Esempi:
DettagliCALCOLATORI ELETTRONICI 31 marzo 2015
CALCOLATORI ELETTRONICI 31 marzo 2015 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1. Tradurre in linguaggio assembly MIPS il seguente frammento di
DettagliArchitettura dei calcolatori II parte Memorie
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Informatica ed Elementi di Statistica 3 c.f.u. Anno Accademico 2010/2011 Docente: ing. Salvatore Sorce Architettura dei calcolatori
DettagliSistemi Operativi Kernel
Approfondimento Sistemi Operativi Kernel Kernel del Sistema Operativo Kernel (nocciolo, nucleo) Contiene i programmi per la gestione delle funzioni base del calcolatore Kernel suddiviso in moduli. Ogni
DettagliCapitolo 11 La memoria cache
Capitolo 11 La memoria cache Gerarchie di Memoria Dati sperimentali mostrano che i riferimenti alla memoria godono della proprietà di località spaziale e temporale. Località spaziale: tendenza a generare
DettagliArchitettura di un sistema di calcolo
Richiami sulla struttura dei sistemi di calcolo Gestione delle Interruzioni Gestione della comunicazione fra processore e dispositivi periferici Gerarchia di memoria Protezione. 2.1 Architettura di un
DettagliCapitolo 11 -- Silberschatz
Implementazione del File System Capitolo 11 -- Silberschatz Implementazione del File System File system: Definizione dell aspetto del sistema agli occhi dell utente Algoritmi e strutture dati che permettono
DettagliSistemi Operativi. 5 Gestione della memoria
Gestione della memoria Compiti del gestore della memoria: Tenere traccia di quali parti della memoria sono libere e quali occupate. Allocare memoria ai processi che ne hanno bisogno. Deallocare la memoria
DettagliI componenti di un Sistema di elaborazione. Memoria centrale. È costituita da una serie di CHIP disposti su una scheda elettronica
I componenti di un Sistema di elaborazione. Memoria centrale Memorizza : istruzioni dati In forma BINARIA : 10001010101000110101... È costituita da una serie di CHIP disposti su una scheda elettronica
Dettaglimemoria virtuale protezione
Memoria Virtuale Le memorie cache forniscono un accesso veloce ai blocchi di memoria usati più di recente La memoria virtuale fornisce un accesso veloce ai dati sulle memorie di massa usati più di recente.
DettagliGestione della memoria. Paginazione Segmentazione Segmentazione con paginazione
Gestione della memoria Paginazione Segmentazione Segmentazione con paginazione Modello di paginazione Il numero di pagina serve come indice per la tabella delle pagine. Questa contiene l indirizzo di base
DettagliCorso di Sistemi Operativi Ingegneria Elettronica e Informatica prof. Rocco Aversa. Raccolta prove scritte. Prova scritta
Corso di Sistemi Operativi Ingegneria Elettronica e Informatica prof. Rocco Aversa Raccolta prove scritte Realizzare una classe thread Processo che deve effettuare un numero fissato di letture da una memoria
DettagliSistemi Operativi Gestione della Memoria (parte 2)
Sistemi Operativi Gestione della Memoria Docente: Claudio E. Palazzi cpalazzi@math.unipd.it Crediti per queste slides al Prof. Tullio Vardanega Memoria Virtuale 1 Una singola partizione o anche l intera
DettagliIntroduzione. Classificazione di Flynn... 2 Macchine a pipeline... 3 Macchine vettoriali e Array Processor... 4 Macchine MIMD... 6
Appunti di Calcolatori Elettronici Esecuzione di istruzioni in parallelo Introduzione... 1 Classificazione di Flynn... 2 Macchine a pipeline... 3 Macchine vettoriali e Array Processor... 4 Macchine MIMD...
DettagliLinguaggi di programmazione
Linguaggi di programmazione Un calcolatore basato sul modello di von Neumann permette l esecuzione di un programma, cioè di una sequenza di istruzioni descritte nel linguaggio interpretabile dal calcolatore
DettagliLaboratorio di Informatica
per chimica industriale e chimica applicata e ambientale LEZIONE 4 - parte II La memoria 1 La memoriaparametri di caratterizzazione Un dato dispositivo di memoria è caratterizzato da : velocità di accesso,
DettagliGerachie di Memorie. Matteo Dominoni a.a. 2002/2003. Gerarchie di Memoria A.A. 2002/2003 1
Gerachie di Memorie Matteo Dominoni a.a. 2002/2003 Gerarchie di Memoria A.A. 2002/2003 1 Dove Studiare? Capitolo 7 Patterson-Hennessy Gerarchie di Memoria A.A. 2002/2003 2 Obbiettivo Creare l illusione
DettagliHazard sul controllo. Sommario
Hazard sul controllo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento al Patterson: 4.7, 4.8 1/28 Sommario Riorganizzazione
Dettagliesercizi memoria virtuale 2004-2008 maurizio pizzonia - sistemi operativi
esercizi memoria virtuale 1 tabella delle pagine (8.1) data la tabella delle pagine (pagina di 1024 bytes) di un processo tradurre i seguenti riferimenti in indirzzi fisici: 1052, 5499, 2221 2 dove mettiamo
DettagliSistemi Operativi IMPLEMENTAZIONE DEL FILE SYSTEM. D. Talia - UNICAL. Sistemi Operativi 9.1
IMPLEMENTAZIONE DEL FILE SYSTEM 9.1 Implementazione del File System Struttura del File System Implementazione Implementazione delle Directory Metodi di Allocazione Gestione dello spazio libero Efficienza
DettagliMigliorare le prestazioni di processori e memorie
Migliorare le prestazioni di processori e memorie Corso: Architetture degli Elaboratori Docenti: F. Barbanera, G. Bella UNIVERSITA DI CATANIA Dip. di Matematica e Informatica Tipologie dei Miglioramenti
DettagliStruttura del calcolatore
Struttura del calcolatore Proprietà: Flessibilità: la stessa macchina può essere utilizzata per compiti differenti, nessuno dei quali è predefinito al momento della costruzione Velocità di elaborazione
DettagliC. P. U. MEMORIA CENTRALE
C. P. U. INGRESSO MEMORIA CENTRALE USCITA UNITA DI MEMORIA DI MASSA La macchina di Von Neumann Negli anni 40 lo scienziato ungherese Von Neumann realizzò il primo calcolatore digitale con programma memorizzato
DettagliArchitettura del calcolatore
Architettura del calcolatore La prima decomposizione di un calcolatore è relativa a due macro-componenti: Hardware Software Architettura del calcolatore L architettura dell hardware di un calcolatore reale
DettagliOrganizzazione della memoria
Memorizzazione dati La fase di codifica permette di esprimere qualsiasi informazione (numeri, testo, immagini, ecc) come stringhe di bit: Es: di immagine 00001001100110010010001100110010011001010010100010
DettagliAppunti di informatica. Lezione 6 anno accademico 2015-2016 Mario Verdicchio
Appunti di informatica Lezione 6 anno accademico 2015-2016 Mario Verdicchio RAM disco La RAM è basata su dispositivi elettronici, che funzionano con tempi molto rapidi, ma che necessitano di alimentazione
DettagliAXO. Operativi. Architettura dei Calcolatori e Sistemi. memoria virtuale
AXO Architettura dei Calcolatori e Sistemi Operativi memoria virtuale concetto di memoria virtuale Separare il concetto di: spazio di indirizzamento di un programma eseguibile e dimensione effettiva della
DettagliEsercizi su. Funzioni
Esercizi su Funzioni ๒ Varie Tracce extra Sul sito del corso ๓ Esercizi funz_max.cc funz_fattoriale.cc ๔ Documentazione Il codice va documentato (commentato) Leggibilità Riduzione degli errori Manutenibilità
DettagliLa gestione di un calcolatore. Sistemi Operativi primo modulo Introduzione. Sistema operativo (2) Sistema operativo (1)
La gestione di un calcolatore Sistemi Operativi primo modulo Introduzione Augusto Celentano Università Ca Foscari Venezia Corso di Laurea in Informatica Un calcolatore (sistema di elaborazione) è un sistema
DettagliSISTEMI OPERATIVI. Gestione della memoria Domande di verifica. Luca Orrù Centro Multimediale Montiferru 18/06/2007
2007 SISTEMI OPERATIVI Gestione della memoria Domande di verifica Luca Orrù Centro Multimediale Montiferru 18/06/2007 Gestione della memoria 1. Si descriva il concetto di memoria virtuale (esame del 19-06-2006)
DettagliArchitettura (10/9/2003) Pag. 1/6. Cognome e Nome (in stampatello):
Architettura (10/9003) Pag. 1/6 Esame di Architettura (matr.0-1) del 10/9003 Per Fondamenti di Architettura NON rispondere Per le domande a risposta multipla cerchiare la risposta scelta. Non alle domande
DettagliFondamenti di Informatica PROBLEMI E ALGORITMI. Fondamenti di Informatica - D. Talia - UNICAL 1
Fondamenti di Informatica PROBLEMI E ALGORITMI Fondamenti di Informatica - D. Talia - UNICAL 1 Specifica di un algoritmo Primo approccio, scrittura diretta del programma: la soluzione coincide con la codifica
DettagliCalcolatori Elettronici
Calcolatori Elettronici La Pipeline Superpipeline Pipeline superscalare Schedulazione dinamica della pipeline Processori reali: l architettura Intel e la pipeline dell AMD Opteron X4 Ricapitolando Con
DettagliSistemi Operativi IMPLEMENTAZIONE DEL FILE SYSTEM. Implementazione del File System. Struttura del File System. Implementazione
IMPLEMENTAZIONE DEL FILE SYSTEM 9.1 Implementazione del File System Struttura del File System Implementazione Implementazione delle Directory Metodi di Allocazione Gestione dello spazio libero Efficienza
DettagliCALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.7. Il moltiplicatore binario e il ciclo di base di una CPU
Lezione n.7 Il moltiplicatore binario e il ciclo di base di una CPU 1 SOMMARIO Architettura del moltiplicatore Architettura di base di una CPU Ciclo principale di base di una CPU Riprendiamo l analisi
DettagliIl Processore: i registri
Il Processore: i registri Il processore contiene al suo interno un certo numero di registri (unità di memoria estremamente veloci) Le dimensioni di un registro sono di pochi byte (4, 8) I registri contengono
DettagliESERCIZIO 1 (b) Dove è memorizzato il numero del primo blocco del file? Insieme agli altri attributi del file, nella cartella che contiene il file.
ESERCIZIO 1 Si consideri un hard disk formattato la cui memoria è suddivisa in 16 blocchi (numerati da 0 a 15). Si supponga che sull hard disk sia memorizzato un unico file, contenuto, nell ordine, nei
DettagliSistemi Operativi MECCANISMI E POLITICHE DI PROTEZIONE. D. Talia - UNICAL. Sistemi Operativi 13.1
MECCANISMI E POLITICHE DI PROTEZIONE 13.1 Protezione Obiettivi della Protezione Dominio di Protezione Matrice di Accesso Implementazione della Matrice di Accesso Revoca dei Diritti di Accesso Sistemi basati
DettagliMECCANISMI E POLITICHE DI PROTEZIONE 13.1
MECCANISMI E POLITICHE DI PROTEZIONE 13.1 Protezione Obiettivi della Protezione Dominio di Protezione Matrice di Accesso Implementazione della Matrice di Accesso Revoca dei Diritti di Accesso Sistemi basati
DettagliInput/Output. Moduli di Input/ Output. gestiscono quantità di dati differenti a velocità diverse in formati diversi. n Grande varietà di periferiche
Input/Output n Grande varietà di periferiche gestiscono quantità di dati differenti a velocità diverse in formati diversi n Tutti più lenti della CPU e della RAM n Necessità di avere moduli di I/O Moduli
DettagliArchitetture Avanzate dei Calcolatori. Valeria Cardellini. Divario delle prestazioni processore- memoria
La gerarchig erarchia di memorie e (1) Architetture Avanzate dei Calcolatori Valeria Cardellini Divario delle prestazioni processore- memoria 100.000 Soluzione: memorie cache più piccole e veloci tra processore
DettagliLezione 1: L architettura LC-3 Laboratorio di Elementi di Architettura e Sistemi Operativi 10 Marzo 2014
Lezione 1: L architettura LC-3 Laboratorio di Elementi di Architettura e Sistemi Operativi 10 Marzo 2014 Ricorda... Il ciclo di esecuzione di un istruzione è composto da sei fasi: FETCH DECODE ADDRESS
DettagliArchitettura hw. La memoria e la cpu
Architettura hw La memoria e la cpu La memoria centrale e la CPU Bus controllo Bus indirizzi Bus dati Bus di collegamento con la cpu indirizzi controllo dati Bus Indirizzi 11 Bus controllo Leggi/scrivi
DettagliEsame di INFORMATICA
Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Anni 40 i dati e i programmi che descrivono come elaborare i dati possono essere codificati nello
DettagliArchitettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore (CPU) la memoria principale (RAM) la memoria secondaria i dispositivi di input/output Il processore
DettagliAutomatizzare i compiti ripetitivi. I file batch. File batch (1) File batch (2) Visualizzazione (2) Visualizzazione
Automatizzare i compiti ripetitivi I file batch Anno accademico 2000-01 1 Spesso capita di dover eseguire ripetutatmente una data sequenza di comandi Introdurli uno a uno da tastiera è un processo lento
DettagliGestione della memoria
Prof. Diomede Mazzone Gestione della memoria Memoria Virtuale Cosa accade usualmente Alcuni processi possono rimanere in stato di ready per molto tempo, occupando memoria! Le pagine fisiche di memoria
DettagliCoordinazione Distribuita
Coordinazione Distribuita Ordinamento degli eventi Mutua esclusione Atomicità Controllo della Concorrenza 21.1 Introduzione Tutte le questioni relative alla concorrenza che si incontrano in sistemi centralizzati,
DettagliLezione n.19 Processori RISC e CISC
Lezione n.19 Processori RISC e CISC 1 Processori RISC e Superscalari Motivazioni che hanno portato alla realizzazione di queste architetture Sommario: Confronto tra le architetture CISC e RISC Prestazioni
DettagliLABORATORIO DI SISTEMI
ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 1 LABORATORIO DI SISTEMI OGGETTO: Progettare e collaudare un circuito digitale capace di copiare le informazioni di una memoria PROM in
DettagliDMA Accesso Diretto alla Memoria
Testo di rif.to: [Congiu] - 8.1-8.3 (pg. 241 250) 08.a DMA Accesso Diretto alla Memoria Motivazioni Organizzazione dei trasferimenti DMA Arbitraggio del bus di memoria Trasferimento di un blocco di dati
DettagliPARTE 4 La Macchina Software
PARTE 4 La Macchina Software 94 Macchina Hardware e Macchina Software applicativi sistema operativo macchina hardware Agli albori dell'informatica, si programmava in binario, cioe` in linguaggio macchina,
DettagliINFORMATICA. Il Sistema Operativo. di Roberta Molinari
INFORMATICA Il Sistema Operativo di Roberta Molinari Il Sistema Operativo un po di definizioni Elaborazione: trattamento di di informazioni acquisite dall esterno per per restituire un un risultato Processore:
DettagliIng. Paolo Domenici PREFAZIONE
Ing. Paolo Domenici SISTEMI A MICROPROCESSORE PREFAZIONE Il corso ha lo scopo di fornire i concetti fondamentali dei sistemi a microprocessore in modo semplice e interattivo. È costituito da una parte
Dettagli