9. Conversione Analogico/Digitale

Transcript

1 9.1. Generalià 9. Conversione Analogico/Digiale 9.1. Generalià In un converiore analogico/digiale, il problema di fondo consise nello sabilire la corrispondenza ra la grandezza analogica di ingresso (che ha andameno coninuo nel empo) e la grandezza digiale d uscia (che, in quano numerica, ha andameno discreo, per gradini). La corrispondenza deve essere univoca e il grado di deaglio raggiuno nella discreizzazione del segnale da esaminare deermina l incerezza della conversione. Quesa incerezza non deve essere confusa con quella del valore riguardane il misurando della quale è uno solo dei ermini. Un alro problema è la scela del codice mediane il quale esprimere numericamene i dai che, all ao praico, ricade sempre su quelli binari, cioè di quei meodi di numerazione, che impiegano due sai (lo sao 0 e lo sao 1). Si osserva che la codifica avviene praicamene in assenza di errori, così come la evenuale rasmissione a disanza del segnale. egli srumeni che ricorrono a quese ecniche, l incerezza della misura è fondamenalmene legaa alla fase di conversione A/D Codici Binari È a ui noo che il sisema decimale esprime i numeri mediane dieci simboli (le cifre da 0 a 9), ordinai secondo le poenze inere decresceni di 10. Ad esempio: = (9.1) Il sisema binario esprime invece i numeri mediane due simboli (i digi 0 e 1), ordinai secondo poenze inere decresceni di 2. Ad esempio, per il numero 100 in codice binario si ha 100 = = (9.2) menre lo sesso numero in codice decimale risula = (9.3) A. Bossi e P. Malcovai, Misure Eleriche 189

2 9 Conversione Analogico/Digiale È evidene la differene lunghezza della parola che rappresena il dao nei due sisemi, ma nel secondo caso i digi sono solano due, conro i dieci del primo. el sisema binario i digi vengono dei bi (binary digis). Con il sisema binario si possono formare codici diversi, con opporune combinazioni di gruppi di bi. Uno dei più semplici è il BCD (aural Binary-Coded Decimal) che rappresena ciascuno dei dieci digi del codice decimale con una diversa sequenza di quaro bi, come è illusrao in Tabella 9.1. Codice BCD Codice BCD Tab. 9.1 Codice aural Binary-Coded Decimal (BCD) Rimanendo nel campo dei codici BCD (Binary-Coded Decimal), nessuno impedisce di sabilire alre corrispondenze fra gruppi di quaro bi e cifre decimali, che non siano quella naurale e ricavabile direamene dalla espressione generale n = d i 2 i 1 i = 1 dove d i può assumere solo i valori 0 ed 1. Esisono infai alri sisemi che usano come dai i digi 0 ed 1: ad esempio il sisema oale che ordina i digi secondo poenze inere decresceni di 8, usao nella ecnica dei calcolaori. Se si esaminano le quarine del codice BCD riporae Tabella 9.1, si noa che in alcuni passaggi da un decimale al successivo deve essere modificao lo sao di più di un bi. Ad esempio, nel passaggio da 7 a 8 si deve cambiare lo sao di ui i bi. Quesa non è un problema arbirario, poiché in fase di conversione analogico/digiale è assai più probabile l inroduzione di errori (dovui a simulaneià di operazioni o a imperfezione dei circuii) qualora il passaggio da una cifra alla successiva compori il cambiameno di più di un bi della quarina. Sono perciò sai individuai alri codici, che realizzano quano desiderao. Ad esempio, il codice XS-3 Gray, prevede lo schema di Tabella 9.2. Una regola mnemonica uile per scrivere le quarine del codice Gray è daa dalla gabbia di Garnaugh illusraa in Figura 9.1. Qualora si debba rappresenare in codice un informazione alfanumerica, cioè conenene non solano cifre ma anche leere di alfabeo o simboli, e non sia più sufficiene una quarina di bi (9.4) A. Bossi e P. Malcovai, Misure Eleriche 190

3 9.2. Codici Binari Codice XS-3 Gray ABCD Tab. 9.2 Codice XS-3 Gray AB CD Fig. 9.1 Gabbia di Garnaugh per il codice XS-3 Gray per codificare univocamene ogni dao, si ricorre a codici che uilizzano gruppi di oo bi (dei bye). Valga per ui l esempio del codice ASCII (American Sandard Code for Informaion Inerchange) nel quale con soli 7 bi si esaurisce il messaggio, lasciando disponibile l oavo per l inroduzione di un bi di conrollo, assai uile nella fase di evenuale rasmissione a disanza (conrollo di parià). A. Bossi e P. Malcovai, Misure Eleriche 191

4 9 Conversione Analogico/Digiale 9.3. Campionameno e Quanizzazione La digializzazione di un segnale analogico empo-coninuo coinvolge due processi di discreizzazione: un processo di discreizzazione nel dominio del empo (campionameno) e un processo di discreizzazione in ampiezza (quanizzazione). Una delle fasi più criiche della rasformazione di un segnale analogico in uno digiale è quella del campionameno che consise nel converire una grandezza variabile nel empo in modo coninuo in una discrea che rappreseni la prima in modo univoco e con la inroduzione di errori rascurabili. Il procedimeno ideale che può essere discusso per chiarire alcune concei è illusrao Figura 9.2. Un segnale analogico che varia in funzione del empo viene moliplicao per un segnale di ipo impulsivo di ampiezza cosane (ad esempio, uniaria) che si ripee con frequenza preordinaa e pure cosane, dea frequenza di campionameno. Il periodo T S corrispondene alla ciaa frequenza è deo inervallo di campionameno. Il risulao che si oiene dal prodoo è rappresenao ovviamene da una serie di impulsi modulai in ampiezza che rappresenano in una cera misura il segnale analogico assegnao. Un alro paramero che caraerizza il campionameno è la finesra di osservazione che corrisponde al empo oale del campionameno Affinché il segnale campionao sia una rappresenazione scevra da grossolane incerezze è necessario che siano rispeae alcune regole fondamenali. Gli errori che si commeono sono fondamenalmene dovui a due fai: l incompaibilià ra le frequenze del segnale analogico e quella di campionameno e il roncameno del segnale. el primo caso lo spero di frequenza del segnale campionao differisce da quello del segnale analogico per la presenza di componeni armoniche spurie dovue alle sovrapposizione delle immagini del segnale inrodoe dal campionameno inorno ai mulipli ineri della frequenza di campionameno. Per eliminare il fenomeno è necessario scegliere la frequenza di campionameno rispeando il eorema di Shannon secondo il quale dea frequenza deve essere almeno pari a due vole la banda del segnale analogico, come illusrao in Figura 9.3. Gli errori di roncameno si verificano invece quando la finesra di osservazione non coniene uo il segnale analogico originale (o un numero non inero di periodi di un segnale alernao), in quano vengono inrodoe delle false disconinuià con la formazione di frequenze spurie nello spero (Figura 9.4). Infine si deve enere presene che un sisema reale non è in grado di generare una funzione di Dirac, ma solo impulsi di duraa finia. Per ovviare alle difficolà sopra ricordae, si usano allora sisemi di campionameno, dei sample and hold, il cui principio di funzionameno è illusrao in Figura 9.5. In quesi circuii si uilizzano inerruori rapidi (empi di inerveno dell ordine dei nanosecondi) per escludere il segnale d ingresso dal circuio di conversione per il empo T S durane il quale è manenua dal condensaore C. Il processo di discreizzazione in ampiezza o quanizzazione, a differenza del campionameno, inroduce ineviabilmene un incerezza, dea errore di quanizzazione. Il segnale digiale in uscia da un converiore A/D, infai, è per definizione cosiuio da un numero finio di bi () che idenificano 2 1 inervalli di quanizzazione, ciascuno di ampiezza / (2 1), dove A. Bossi e P. Malcovai, Misure Eleriche 192

5 9.3. Campionameno e Quanizzazione X() Segnale Analogico Tempo Coninuo S() Impulsi di Campionameno XS() T S Segnale Analogico Campionao Fig. 9.2 Campionameno ideale Spero del Segnale Tempo-Coninuo B f S f Spero del Segnale Campionao B f S 2f S 3f S 4f S 5f S f Fig. 9.3 Spero del segnale campionao A. Bossi e P. Malcovai, Misure Eleriche 193

6 9 Conversione Analogico/Digiale T S X() Fig. 9.4 Errore di roncameno Vu T S S 1 V u C S 2 Fig. 9.5 Principio di funzionameno del sample and hold denoa l ampiezza massima del segnale (Figura 9.6). Perano, ui i livelli analogici compresi in un paricolare inervallo di quanizzazione dopo la conversione A/D risulano indisinguibili, provocando una perdia di informazione. L enià dell errore di quanizzazione risula ano minore quano maggiore è la risoluzione del converiore A/D, definia dal numero di bi in uscia Conversione A/D Una vola campionao il segnale analogico, per compleare il processo di conversione A/D occorre sabilire in quale inervallo di quanizzazione si rovi ciascun campione, in modo da oenerne la rappresenazione numerica. Esisono numerose ecniche circuiali per effeuare A. Bossi e P. Malcovai, Misure Eleriche 194

7 9.4. Conversione A/D ou 2 i 0 n Inervallo di Quanizzazione (Qi ) Fig. 9.6 Quanizzazione di un segnale analogico quesa operazione. In generale, le diverse ecniche permeono di oenere una elevaa risoluzione con bassa frequenza di campionameno oppure una bassa risoluzione con una elevaa frequenza di campionameno (il conenuo informaivo per unià di empo resa grossomodo cosane), come illusrao in Figura 9.7. A seconda dei casi, quindi, occorre scegliere la ecnica di conversione che garanisce il miglior compromesso ra frequenza di campionameno e risoluzione. 100 khz Campionameno 10 khz 1 khz 100 Hz 8 bi 12 bi 16 bi Risoluzione Fig. 9.7 Trade-off ra risoluzione e frequenza di campionameno Prima di considerare alcune ecniche di conversione A/D paricolarmene adae per gli srumeni di misura, è uile esaminare alcuni blocchi base di uso comune nei converiori A/D. A. Bossi e P. Malcovai, Misure Eleriche 195

8 9 Conversione Analogico/Digiale Comparaori In ogni converiore A/D è presene almeno un comparaore. Per illusrare a livello qualiaivo il principio di funzionameno di un comparaore si supponga che la grandezza di ingresso abbia l andameno descrio nel diagramma di Figura 9.8. Vi() V T Vu() 1 0 Fig. 9.8 Principio di funzionameno di un comparaore Un comparaore riceve in ingresso un segnale analogico ( ) e fornisce in uscia un segnale digiale (V u ) di livello 0 se < V T oppure il livello di segnale 1 se > V T. Esso cosiuisce quindi un quanizzaore con risoluzione di un bi. Il segnale in uscia può essere un impulso o un livello di ensione, a seconda dei casi. L incerezza legaa alla operazione di comparazione dipende dalla sensibilià del comparaore, cioè la minima variazione di che deermina la commuazione del livello del segnale di uscia e dalla sua rapidià di risposa. La ecnologia auale impiega nei comparaori circuii amplificaori ad alo guadagno con ingresso differenziale, cosiuii da circuii inegrai e quindi molo sabili e sensibili, con buona velocià di risposa Conaori ella conversione analogico/digiale un ruolo imporane hanno i sisemi di coneggio degli impulsi (conaori di impulsi). Per quesi sisemi si ricorre soliamene all uso di caene di flipflop collegai in cascaa. Per comprendere qualiaivamene il funzionameno di un conaore di impulsi, si può fare riferimeno allo schema di Figura 9.9 nella quale per semplicià sono disposi in cascaa solo re flip-flop (FF). A. Bossi e P. Malcovai, Misure Eleriche 196

9 9.4. Conversione A/D D nq FF D nq FF D nq FF I Q Q Q Rese Q 1 Q 2 Q 3 0 I Q 1 Q 2 Q 3 Fig. 9.9 Conaore di impulsi asincrono Il primo impulso inviao in ingresso al primo flip-flop (I) provoca la ransizione di Q 1 che passa dal livello 0 al livello 1, senza che il secondo flip-flop cambi lo sao della propria uscia. Quando un secondo impulso viene applicao al primo flip-flop, Q 1 passa dallo sao 1 allo sao 0, menre Q 2 passa dallo sao 0 allo sao 1. Con ragionameno analogo si può comprendere cosa succede per il erzo flip-flop. Si può osservare che in ragione del meccanismo descrio la caena è in grado di conare fino a 2 3 = 8 impulsi e che la parola digiale Q 3 Q 2 Q1 rappresena la codifica binaria del numero di impulsi ricevui. Più generalmene, un conaore con una cascaa di flip-flop può conare fino a 2 impulsi. Un gruppo di flip-flop collegai funzionalmene come descrio sopra cosiuisce un modulo del conaore. A differenza del ipo di conaore descrio, che è deo asincrono, si può ricorrere al ipo in cui gli impulsi da conare sono inviai conemporaneamene a ui i flip-flop con il vanaggio di ridurre i empi di propagazione dei segnali (conaore sincrono) secondo lo schema di Figura I conaori sono generalmene inegrai da un disposiivo di azzerameno (Rese) che consene auomaicamene o manualmene di riporare ogni modulo alle condizioni iniziali. A. Bossi e P. Malcovai, Misure Eleriche 197

10 9 Conversione Analogico/Digiale D nq FF D nq FF D nq FF I Q Q Q Rese Q 1 Q 2 Q 3 0 I Q 1 Q 2 Q 3 Fig Conaore di impulsi sincrono Memorie I sisemi di memoria hanno la funzione di raccogliere in forma ordinaa le informazioni che devono essere successivamene uilizzae. In esse possono essere immagazzinae anche le isruzioni per evenuali programmi di elaborazione dei dai. Le memorie sono cosiuie da un numero, generalmene elevao, di celle ciascuna delle quali è in grado di accogliere e conservare l informazione di un solo bi. Un sisema di queso ipo è più pregiao se molo veloce nell acquisizione dei dai e a basso consumo. Esisono due caegorie fondamenali di memorie che si differenziano nel modo con il quale possono essere gesie. Un primo esempio è lo shif-regiser (regisro a scorrimeno) che uilizzando un cero numero di flip-flop consene di oenere memorie emporanee di limiaa capacià. Lo schema di queso ipo di memoria è illusrao in Figura Memorie con capacià molo più elevae sono oenue ricorrendo a flip-flop raccoli in sruure monoliiche da 16 a 1024 elemeni, impiegando ransisori MOS o logiche ELC. Le memorie RAM (Random-Access Memory) sono volaili in quano il loro conenuo può essere leo, modificao e inegrao da isruzioni. A differenza di quano avviene negli shif-regi- A. Bossi e P. Malcovai, Misure Eleriche 198

11 9.4. Conversione A/D I D FF D FF D FF Q Q Q Rese Q 1 Q 2 Q 3 Fig Shif-regiser ser, le operazioni di scriura e leura sono indipendeni dalla posizione della parola. ella memoria RAM l informazione è immagazzinaa secondo una disposizione a righe e colonne e può essere di ipo saico o dinamico (in queso secondo caso l informazione resa in memoria per un empo limiao). Le memorie ROM (Read-Only Memory) sono anch esse realizzae in forma di marice ma sulle informazioni conenue non è possibile alcuna alerazione o isruzione, per cui esse manengono la configurazione ad esse daa in origine (salvo cancellarne il conenuo). Si ricorda che la capacià di una memoria può essere espressa in ermini di numero di righe e colonne, ma più frequenemene si preferisce esprimerla mediane il prodoo dei due ermini sopra indicai (ad esempio, 256 bi) Conversione dal Codice Binario al Decimale Qualora il risulao di una misurazione debba essere espresso visivamene in forma digiale è necessario provvedere ad una ranscodifica in modo che il risulao sia espresso in un linguaggio comprensibile ad un normale operaore e cioè quello decimale. Il passaggio risula alquano complesso dal puno di visa operaivo anche se conceualmene piuoso semplice ed inuiivo. In praica, si uilizzano caene di flip-flop, in numero opporuno ed opporunamene collegai, a seconda del codice che si vuole converire. In al modo è possibile rasformare il codice binario in una sequenza di quarine di bi (corrispondeni al codice BCD) e inviarla ad un opporuno disposiivo di visualizzazione. egli srumeni moderni si usano diodi luminesceni o crisalli liquidi, che descrivono le cifre decimali ramie see segmeni che possono essere aivai o disaivai (Figura 9.12) Circuii di Inerfaccia La maggior pare dei sisemi numerici comprende un oscillaore che genera una sequenza coninua di impulsi dea clock (di forma opporuna) disanziai l uno dall alro di un empo T cosane: al solio si raa di uno oscillaore al quarzo di buona precisione e sabilià. La rasmissione dei dai in uscia da un converiore A/D verso i blocchi di elaborazione successivi può avvenire araverso un singolo canale di rasmissione (in serie), per cui per ogni informazione elemenare è necessario un empo T (rasmissione seriale). A. Bossi e P. Malcovai, Misure Eleriche 199

12 9 Conversione Analogico/Digiale Fig Display a see segmeni In alernaiva, la rasmissione può essere effeuaa per mezzo di n vie in parallelo, per cui la duraa di rasmissione si riduce a T, a scapio di una maggiore complessià delle connessioni (rasmissione parallela). Evenuale rumore presene in fase di rasmissione può far comparire impulsi spuri. Tra i vari modi per rivelare quesi disurbi, quello più semplice consise nell inserire, al ermine di ciascun messaggio, uno 0 o un 1 supplemenare, a seconda che esso conenga un numero pari o dispari di 1. All arrivo si conrolla che il numero di 1 sia sempre pari (conrollo di parià) in quano ciò è rienuo sufficiene, considerando assai improbabile un doppio errore in un solo passaggio Converiori D/A La conversione digiale/analogica rappresena l operazione inversa di quella analogico/digiale. egli srumeni essa si rende necessaria sia, come vedremo, nella realizzazione di alcuni converiori A/D sia quando il misurando deve essere fornio in uscia in forma analogica, ad esempio per la rappresenazione analogica di una ensione sullo schermo di un oscilloscopio. In generale è richieso un segnale analogico soo forma di ensione o correne, per cui l operazione consise nel converire le informazioni numeriche in ane unià di base del segnale di uscia e di provvedere poi alla loro somma. L unià di base, espressa nell unià di misura della grandezza analogica cercaa, rappresena il minimo valore in uscia dal converiore e quindi la sua risoluzione. Per una ensione si può scrivere la espressione V u = 1 V r b 2i i i = 0 nella quale b i è il singolo bi e può quindi essere 0 o 1, è il numero di bi disponibili menre V r 2 è l unià di base. Poiché il massimo di quesa funzione si ha quando ui i bi sono uguali a 1, resa anche definio il valore di fondo scala della grandezza analogica (V r ). Da quano esposo appare evidene che ano più elevao è il numero di bi, ano migliore risula la risoluzione del segnale analogico. Queso aspeo, che incide noevolmene sul coso dello srumeno, è di fondamenale imporanza quando si desideri oenere un segnale analogico affeo da modesa incerezza e con elevaa definizione. (9.5) A. Bossi e P. Malcovai, Misure Eleriche 200

13 9.4. Conversione A/D Un esempio di converiore D/A è illusrao nello schema a blocchi di Figura 9.13 nel quale si riconoscono: una sorgene inerna di ensione coninua di riferimeno foremene sabilizzaa; un cero numero di inerruori analogici; resisori di precisione di valori diversi per pesare i singoli bi (in ermini di correne); un amplificaore operazionale sommaore. I Regisro 20 R 2 1 R R V r 2 2 R V u 2 ( 1) R Fig Converiore D/A Gli inerruori analogici devono essere comandai da segnali conrollai dai bi della parola da converire Converiore A/D a Dene di Sega o a Rampa Lineare Lo schema a blocchi di un converiore A/D a dene di sega o a rampa lineare è illusrao in Figura La ensione di ingresso, opporunamene amplificaa (A), viene confronaa, ramie un comparaore con una ensione a dene di sega (V S = k ). La ensione di uscia del comparaore V C si rova al livello logico alo finano che A > V S, menre passa al livello logico basso non appena A = V S. Un conaore di impulsi deermina il numero di impulsi di clock di periodo T conenui nell inervallo di empo T in cui la ensione V C si rova al livello logico alo, fornendo in uscia un numero a n bi dao da T AV = = i = k T kt (9.6) dove k rappresena la cosane del converiore A/D. La risoluzione del converiore è essenzialmene deerminaa dalla pendenza del dene di sega k e dal periodo T del clock uilizzao. In paricolare, per aumenare la risoluzione occorre ridurre A. Bossi e P. Malcovai, Misure Eleriche 201

14 9 Conversione Analogico/Digiale A A V C Generaore di Dene di Sega V S Comparaore Conaore R Clock Rese V S A V C T T Fig Converiore A/D a dene di sega o a rampa lineare il più possibile sia k sia T. Supponendo di uilizzare la massima frequenza di clock possibile (T minimo), quindi, il empo massimo necessario per effeuare una conversione, dao da T max A, max k = = 2 n T (9.7) crescerà al crescere della risoluzione richiesa (k diminuisce). La linearià e la precisione della conversione dipendono ovviamene dalla linearià del dene di sega e dalla cosanza del periodo del clock. ella maggioranza dei casi la pendenza della rampa prodoa dal generaore di dene di sega rappresena il conribuo dominane all incerezza del converiore, in quano essa dipende ipicamene da una cosane di empo R C difficile da conrollare. A. Bossi e P. Malcovai, Misure Eleriche 202

15 9.4. Conversione A/D Converiore A/D a Doppia Rampa Lineare Lo schema a blocchi di un converiore A/D a doppia rampa lineare è illusrao in Figura Queso converiore è basao sullo sesso principio di funzionameno del converiore a dene di sega, ma è in grado di raggiungere presazioni neamene migliori, in quano il risulao della conversione viene reso indipendene dalla cosane di empo R C uilizzaa per generare la rampa lineare. S 2 V R C i V r S 1 V R Comparaore Rese Logica di Conrollo Swich EOC Enable Rese Clock Enable R Conaore V m1 Segnale di Ingresso Segnale di Riferimeno V r V m2 k 1 k 2 T 1 T 1 T 2 T max 1 2 Fig Converiore A/D a doppia rampa A. Bossi e P. Malcovai, Misure Eleriche 203

16 9 Conversione Analogico/Digiale Il ciclo di conversione di un converiore a doppia rampa lineare è diviso in due fasi disine. In una prima fase, ramie un modulo inegraore, viene generaa una rampa la cui pendenza è proporzionale al segnale di ingresso daa da V R = = RC k 1 (9.8) All inizio della seconda fase, dopo un inervallo di empo prefissao T 1, l inerruore S 1 viene commuao conneendo l ingresso dell inegraore alla ensione V r. L uscia dell inegraore, che nel fraempo ha raggiuno il valore V, = m = T RC 1 = k 1 T 1 V R max (9.9) inizia quindi a scendere secondo l equazione V V R = V r m = V RC m k 2 (9.10) Conemporaneamene viene abiliao un conaore di impulsi (Enable) piloao da un opporuno segnale di clock (Clock). Quando la ensione V R raggiunge lo zero il comparaore cambia sao e il coneggio viene fermao. L inervallo di empo necessario a scaricare compleamene la capacià C si ricava dall equazione V m k 2 T = 0 (9.11) e risula pari a T V m k T T 1 RC 1 = = = = k 2 k 2 V r RC -----T 1 V r (9.12) Dalla equazione (9.12) si può noare come il valore di T sia indipendene dalla cosane di empo R C. Scegliendo T 1 = 2 n T, il codice digiale che si oiene in uscia al converiore risula T T 1 = = = T V r T V r (9.13) La precisione del converiore, quindi, in queso caso dipende solo dalla precisione con cui si realizza la ensione di riferimeno V r, menre la dipendenza dal periodo del clock e dalla cosane di empo R C viene eliminaa. Queso migliorameno della precisione del converiore viene oenuo a spese di un periodo di conversione più lungo che non in un converiore a dene di sega. Il empo necessario per oenere il codice digiale in uscia risula infai pari a T max = 2 n T 2 n T = 2 n 1 T (9.14) A. Bossi e P. Malcovai, Misure Eleriche 204

17 9.4. Conversione A/D L inerruore S 2 conrollao dal segnale Rese permee di researe compleamene l inegraore prima di iniziare un ciclo di conversione. Conesualmene viene reseao anche il conaore. Una opporuna logica di conrollo si occupa di generare ui i segnali necessari al funzionameno del converiore (Rese, Enable, Swich). Il segnale EOC, fornio dal conaore alla logica di conrollo viene uilizzao per idenificae l isane di empo T Converiore A/D Incremenale Lo schema a blocchi di un converiore A/D incremenale è illusrao in Figura Gli elemeni cosiuivi di queso ipo di converiore sono gli sessi preseni in un converiore a doppia rampa lineare, ovvero un inegraore, un comparaore e un conaore. Il principio di funzionameno è uavia diverso. Rese f S Rese Inegraore U Comparaore Lach Q Conaore n V f V r V r Fig Converiore A/D incremenale L equazione che regola il comporameno di un converiore incremenale, infai, è daa da U 0 U k 1 = U k ( 1) Q k 1 = ( V r ) (9.15) In praica ad ogni colpo di clock (indice k) il comparaore verifica il segno del segnale di uscia dell inegraore U, deerminando se al colpo di clock successivo la ensione di riferimeno V r deve essere sommaa (U < 0) o soraa (U > 0) al segnale di ingresso. Traandosi di un anello di reazione negaiva con elevao guadagno per le basse frequenze (per via dell inegraore), il segnale V f enderà ad uguagliare in media il segnale di ingresso. Perano, il conaore, accumulando il segnale digiale Q (legao a V f a meno della ensione V r ), dopo 2 n colpi di clock fornirà in uscia una parola digiale daa da 2 n 1 Q k 2 n Q 2 n V f V r k = n V = = = = i V r (9.16) A. Bossi e P. Malcovai, Misure Eleriche 205

18 9 Conversione Analogico/Digiale dove Q e V f rappresenano i valori medi di Q e V f. Ovviamene, il empo di conversione risula pari a 2 n periodi di clock. Il segnale Rese permee di azzerare l inegraore e il conaore prima di ogni conversione Converiore A/D ad Approssimazioni Successive Lo schema a blocchi di un converiore A/D ad approssimazioni successive è illusrao in Figura Il circuio è cosiuio da un circuio di sample and hold, un comparaore, un converiore D/A (DAC) e un blocco digiale denominao regisro ad approssimazioni successive (SAR). Φ S S & H Comparaore Regisro ad Approssimazioni Successive Φ V r n-bi DAC Fig Converiore A/D ad approssimazioni successive Il principio di funzionameno di queso converiore è basao sul meodo delle bisezioni, che permee di deerminare la parola digiale a n bi che rappresena il segnale di ingresso in soli n periodi di clock (conro i 2 n periodi di clock dei converiori a rampa lineare o incremenali). All inizio di ogni ciclo di conversione il segnale di ingresso viene campionao dal sample and hold. Successivamene, come illusrao in Figura 9.18, il segnale di ingresso viene confronao con la ensione analogica fornia dal DAC che corrisponde al bi più significaivo. Se il segnale di ingresso è di ampiezza inferiore rispeo al segnale fornio dal DAC significa che il bi più significaivo della parola digiale di uscia deve essere poso a 0, alrimeni significa che esso deve essere poso a 1. Una vola sabilio il valore del bi più significaivo, esso viene memorizzao dal regisro ad approssimazioni successive e manenuo. Si passa quindi al bi successivo, confronando la ensione fornia dal DAC con e il segnale d ingresso. In base alla decisione del comparaore si sabilisce se il bi in quesione deve essere 0 o 1, memorizzando poi il risulao nel regisro ad approssimazioni successive. Si procede in queso modo per n periodi di clock fino a che non vengono deerminai ui i bi. I converiori ad approssimazioni successive sono noevolmene più veloci rispeo ai converiori a rampa lineare o incremenali. Tuavia, essi presenano un incerezza maggiore, legaa alla precisione con cui si riescono a realizzare le ensioni di uscia del converiore D/A. Con i converiori ad approssimazioni successive è perano molo difficile superare i 12 bi di precisione. A. Bossi e P. Malcovai, Misure Eleriche 206

19 9.4. Conversione A/D Regisro ad Approssimazioni Successive MSB LSB Conferma? CK 1 CK 2 CK 3 CK 4 CK 5 CK CK ? S S S Ipoizzao Confermao Fig Principio di funzionameno di un converiore A/D ad approssimazioni successive Converiore A/D Flash Lo schema a blocchi di un converiore A/D flash è illusrao in Figura Il principio di funzionameno di queso converiore è molo semplice, in quano si basa sulla definizione di quanizzazione. Il segnale di ingresso, infai, in un converiore a n bi viene confronao con 2 n ensioni di riferimeno, ipicamene generae con una sringa resisiva, ramie 2 n 1 comparaori. Le ensioni di riferimeno corrispondono ai limii dei singoli inervalli di quanizzazione. In uscia ai comparaori si oengono 2 n 1 segnali digiali a 1 bi. Tui i segnali digiali corrispondeni a comparaori la cui ensione di riferimeno è inferiore al segnale di ingresso saranno a 0, menre gli alri saranno a 1. Si oiene quindi una rappresenazione digiale del segnale di ingresso secondo un codice deo ermomerico (per l ovvia analogia con un ermomero a mercurio). Il codice ermomerico può poi essere converio ramie un semplice circuio logico in un codice binario, in modo da oenere la parola digiale di uscia. I converiori A/D flash possono raggiungere velocià di conversione molo elevae in quano richiedono un solo periodo di clock per fornire il risulao in uscia. Tuavia, per via della presenza di un numero elevao di componeni (2 n resisori e 2 n 1 comparaori), ciascuno con le sue olleranze e non-idealià, l incerezza associaa a quesi converiori risula elevaa. Inolre, si può noare come la complessià del circuio cresca esponenzialmene con la risoluzione. Perano, la risoluzione massima raggiungibile con converiori A/D flash risula dell ordine dei 6 bi Converiore A/D Pipeline Lo schema a blocchi di un converiore A/D pipeline è illusrao in Figura Invece di operare in modo compleamene parallelo come il converiore flash, il converiore pipeline sfrua il principio della caena di monaggio. In praica il segnale di ingresso viene converio in passi successivi da k sadi posi in cascaa. Menre il primo sadio elabora il campione correne del segnale d ingresso, il secondo sadio elabora uleriormene il campione già elaborao dal primo sadio nel periodo di clock precedene, e così via fino all ulimo sadio. Ciascuno degli sadi produce un sooinsieme dei bi che compongono la parola digiale di uscia. Il converiore pipe- A. Bossi e P. Malcovai, Misure Eleriche 207

20 9 Conversione Analogico/Digiale V r R d /2 R d R d R d R d /2 (2 n 1) (2 n 2) (2 n 3) (2) (1) Converiore da Codice Termomerico a Codice Binario b n 1 b n 2 b n 3 b 2 b 1 b 0 Fig Converiore A/D flash line, perano, a pare una laenza iniziale di k periodi di clock, fornisce in uscia una nuova parola digiale per ogni periodo di clock, come il converiore flash. Ciascuno degli sadi convere in digiale il proprio segnale di ingresso con una daa risoluzione (j) e fornisce in uscia la corrispondene parola digiale a j bi, nonché un residuo che dovrà essere poi converio dallo sadio successivo. Il residuo si oiene moliplicando per 2 j la differenza ra il segnale di ingresso dello sadio e il segnale di uscia a j bi converio in analogico da un converiore D/A (errore di quanizzazione). I bi in uscia ai diversi sadi vengono poi riallineai ramie opporuni regisri in modo da cosiuire la parola digiale di uscia corrispondene a ogni campione del segnale di ingresso. La risoluzione di un converiore pipeline risula limiaa dall accuraezza con cui si riescono a realizzare i faori 2 j necessari per generare il residuo, nonché dalla precisione dei converiori A/D e D/A preseni nei singoli sadi. La massima risoluzione oenibile si aggira inorno ai 12 bi. A. Bossi e P. Malcovai, Misure Eleriche 208

21 9.4. Conversione A/D 1 2 K (nt) ADC Residuo ADC Residuo Residuo ADC Residuo b kj 1,,b (k 1)j1, b (k 1)j Campione n j j b (k 1)j 1,,b (k 2)j1, b (k 2)j Campione (n 1) b j 1,,b 1, b 0 Campione (n K 1) j Fig Converiore A/D pipeline A. Bossi e P. Malcovai, Misure Eleriche 209