LABORATORIO DI SISTEMI
|
|
- Emma Stefani
- 5 anni fa
- Visualizzazioni
Transcript
1 ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 5 LABORATORIO DI SISTEMI OGGETTO: Progettare il software per il controllo di un serbatoio, gestendone la fase di riempimento e quella di svuotamento, controllando l azione di due rubinetti, utilizzando delle porte ideali. Progettare inoltre la parte elettro- meccanica che deve essere utilizzata per stabilire lo stato del serbatoio. 1
2 ANALISI DEL FLIP FLOP RS Il flip flop RS è un dispositivo bistabile dotato di due ingressi e di due uscite. Gli ingressi sono chiamati di Reset o Set; le uscite sono l una il complemento dell altra. Il funzionamento del dispositivo è il seguente: Quando entrambi gli ingressi sono a livello alto, in uscita si ha uno stato di indeterminazione. 2
3 3
4 4
5 INDIRIZZI DELLE PORTE UTILIZZATE Porta input: (2) corrispondente alla porta di ingresso il cui indirizzo fa riferimento alla locazione contenente il valore dell'uscita Q del flip flop (vedi foglio 4), cioè quel valore che identifica se il serbatoio è vuoto o si sta riempiendo (0), oppure se è pieno o si sta svuotando (1) Porta output: (2) Porta output: (2) corrispondente alla porta di uscita corrispondente al rubinetto (R2) che svolge la funzione di svuotamento corrispondente alla porta di uscita corrispondente al rubinetto (R1) che svolge la funzione di riempimento 5
6 ; AUTHOR Claudio Fratto ; FILE serbatoio.asm ; inizio definizione del segmento dei dati data segment FILE SORGENTE galleggiante db 00h ; dichiarazione di una variabile ad 8 bit che viene ; inizializzata con il valore esadecimale 00 data ends ; fine definizione del segmento dei dati ; inizio definizione del segmento del codice code segment start: ; etichetta che identifica l'inizio del programma ; inizio blocco per il settaggio dei registri mov ax, data ; caricamento nel registro ax dell'indirizzo della prima ; locazione di memoria riservata al segmento dei dati mov ds, ax ; caricamento nel registro ds del contenuto del registro ax mov es, ax ; caricamento nel registro es del contenuto del registro ax ; fine blocco per il settaggio dei registri ; inizo controllo del serbatoio l1: ; definizione di un'etichetta che svolge la funzione di riferimento: ; è utilizzata nell'istruzione di salto non condizionato mov dl, 100 mov dh, 00h in al, dx mov galleggiante, al add galleggiante, 00h ; caricamento nel registro dx dell'indirizzo della porta di ingresso, ; indirizzo che fa riferimento alla locazione contenente il valore ; dell'uscita Q del flip flop (vedi foglio 4), cioè quel valore che ; identifica se il serbatoio è vuoto o si sta riempiendo (0), oppure se ; è pieno o si sta svuotando (1) ; inizializzazione della parte alta del registro dx, utilizzato per ; l'indirizzamento indicizzato alle porte di I/O, con il valore ; esadecimale 00 ; caricamento nella parte bassa del registro ax, del valore presente ; sulla porta di ingresso il cui indirizzo è contenuto nel registro dx ; copia del valore letto dalla porta di ingresso, contenuto ai al, nella ; locazione di memoria che fa riferimento all'indirizzao dell'etichetta ; 'galleggiante' ; somma al valore contenuto nella locazione di memoria, che fa ; riferimento all'etichetta 'galleggiante', del valore esadecimale 00. ; Questa addizione serve soltanto per impostare il flag dello zero ; utilizzato come ferimento per l'istruzione di salto condizionato jz l2 ; controllo del flag dello zero ( se Z==1 salta a l2, se ZF==0 esegui ; blocco 'else') 6
7 ; inizio 'else': operazione di svuotamento mov dl, 102 ; caricamento nel registro dx dell'indirizzo della porta di uscita ; corrispondente al rubinetto (R1) che svolge la funzione di riempimento mov al, 00h ; caricamento nella parte bassa del registro ax del valore esadecimale 00, ; valore che corrisponde alla chiusura di R1 out dx, al ; messa in uscita, attraverso l'indirizzo della porta di uscita ; corrispondente a R1, del valore contenuto in al, in modo da chiudere il ; rubinetto stesso mov dl, 101 ; caricamento nel registro dx dell'indirizzo della porta di uscita ; corrispondente al rubinetto (R2) che svolge la funzione di svuotamento mov al, 01h ; caricamento nella parte bassa del registro ax del valore esadecimale 01, ; valore che corrisponde all'apertura di R2 out dx, al ; messa in uscita, attraverso l'indirizzo della porta di uscita ; corrispondente a R2, del valore contenuto in al, in modo da aprire il ; rubinetto stesso jmp l1 ; salto non condizionato per ripetere all'infinito in controllo sul serbatotio ; fine 'else' ; inizio 'if': operazione di riempimento l2: ; definizione di un'etichetta che svolge la funzione di riferimento: ; è utilizzata nell'istruzione di salto condizionato mov dl, 101 ; caricamento nel registro dx dell'indirizzo della porta di uscita ; corrispondente al rubinetto (R2) che svolge la funzione di svuotamento mov al, 00h ; caricamento nella parte bassa del registro ax del valore esadecimale 00, ; valore che corrisponde alla chiusura di R2 out dx, al ; messa in uscita, attraverso l'indirizzo della porta di uscita ; corrispondente a R2, del valore contenuto in al, in modo da chiudere il ; rubinetto stesso mov dl, 102 ; caricamento nel registro dx dell'indirizzo della porta di uscita ; corrispondente al rubinetto (R1) che svolge la funzione di riempimento mov al, 01h ; caricamento nella parte bassa del registro ax del valore esadecimale 01, ; valore che corrisponde all'apertura di R1 out dx, al ; messa in uscita, attraverso l'indirizzo della porta di uscita ; corrispondente a R1, del valore contenuto in al, in modo da aprire il ; rubinetto stesso jmp l1 ret ; salto non condizionato per ripetere all'infinito in controllo sul serbatotio ; ritorno al sistema operativo e fine del controllo del serbatoio code ends ; fine definizione del segmento del codice end start ; termine del programma 7
8 RELAZIONE L esperienza effettuata in laboratorio si è articolata in due fasi: 1) la prima fase consisteva nel progettare e realizzare in maniera virtuale la parte elettromeccanica che deve essere utilizzata per definire lo stato del serbatoio, cioè quella parte che deve essere poi sostituita al blocco sistema galleggiante presente nello schema (vedi foglio1); 2) la seconda fase consisteva nel creare l algoritmo del problema da risolvere esposto nell oggetto, per poi creare il file sorgente corrispondente, scritto in linguaggio Assembly; FASE 1: Analizzando il problema che si doveva risolvere, per quanto riguarda la sua parte elettronica, si è reso necessario utilizzare un sistema sequenziale, un sistema, cioè, la cui uscita non dipende soltanto dallo stato degli ingressi esercitati in un preciso istante, ma anche dalla stato in cui si trova il sistema stesso anteriormente all azione degli ingressi stessi; per questo motivo un sistema sequenziale viene anche chiamato sistema con memoria storica. Il componente dotato di memoria storica utilizzato nel sistema sequenziale è stato un flip flop di tipo RS il cui funzionamento è rappresentato nel foglio2. Si è quindi associato all uscita bassa del flip flop lo stato vuoto del serbatoio o la sua fase di riempimento, ed all uscita alta del dispositivo stesso lo stato pieno del serbatoio o la sua fase di svuotamento. Per far si che il valore dell uscita del flip flop corrispondesse allo stato del serbatoio si è dovuto realizzare un sistema combinatorio a due ingressi ed a due uscite da collegare rispettivamente agli ingressi R e S del flip flop utilizzato. Per realizzare il sistema combinatorio si è dovuto procedere nel seguente modo: a) realizzare il diagramma degli stati corrispondente alla rete combinatoria da realizzare i cui ingressi sono degli interruttori a pressione (vedi foglio3); b) convertire il diagramma degli stati in una tabella, detta appunto di commutazione, in modo da rendere più facile la comprensione dei valori che dovrebbero assumere le uscite, in base alla combinazione degli ingressi (vedi foglio3); c) estrapolare dalla tabella di commutazione due tabelle che fanno riferimento ai singoli ingressi del flip flop, inserendo nella prima, i primi valori di ogni singola cella (scaturita dalla combinazione di ingressi), della tabella di commutazione, e nella seconda, i secondi valori delle stesse celle, sempre facendo corrispondere le stesse combinazioni (vedi foglio4); d) procedere alla semplificazioni delle funzioni logiche, rappresentate dalle tabelle ricavate, con l utilizzo delle mappe di Karnaugh, in modo da ridurre le porte logiche fondamentali da utilizzare nella rete combinatoria (vedi foglio4); e) realizzare il circuito combinatorio e simularlo con il software Circuit Maker, in modo da verificare se la progettazione è stata efficace. FASE 2: Creato il sistema sequenziale, sapendo che l uscita Q dello stesso veniva caricato su una porta avente un indirizzo scelto a priori (vedi foglio5), si è potuti passare, dopo la realizzazione di un algoritmo del problema da risolvere (vedi foglio5), alla scrittura del codice sorgente del nostro programma (vedi foglio6-7). 8
LABORATORIO DI SISTEMI
ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 4 LABORATORIO DI SISTEMI OGGETTO: Scrivere un programma in Assembly, per CPU 8086, utilizzando le porte ed i dispositivi virtuali collegate
DettagliLABORATORIO DI SISTEMI
ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 2 LABORATORIO DI SISTEMI OGGETTO: 1) Scrivere un programma, in linguaggio Assembly, per una CPU Intel 8086, che sommi due numeri (var_1,
DettagliUn quadro della situazione. Lezione 9 Logica Digitale (3) Dove siamo nel corso. Organizzazione della lezione. Dove siamo. Dove stiamo andando..
Un quadro della situazione Lezione 9 Logica Digitale (3) Vittorio carano Architettura Corso di Laurea in Informatica Università degli tudi di alerno Architettura (2324). Vi.ttorio carano Input/Output Memoria
DettagliInterazione con il DOS e il BIOS
Interazione con il DOS e il BIOS ARGOMENTI PRESENTATI IN QUESTI LUCIDI Routine di BIOS e DOS Due modalità diverse di restituire il controllo al DOS L interazione con le routine del DOS: l interrupt 21H
DettagliSecondo esonero di Architetture degli Elaboratori I Canale P-Z 22 Gennaio 2007
Compito A Secondo esonero di Architetture degli Elaboratori I Canale P-Z 22 Gennaio 27 Esercizio (4 punti) Progettare una rete sequenziale con 2 linee di ingresso e y e una linea di uscita z tale che:
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliIntroduzione. Architettura
Introduzione Questo simulatore fornisce una versione semplificata dell assemblatore sfruttato dal processore 8088 trasformando il codice inserito in input in codice eseguibile e ne simula l esecuzione
DettagliEsercitazioni di Reti Logiche. Lezione 5
Esercitazioni di Reti Logiche Lezione 5 Circuiti Sequenziali Zeynep KIZILTAN zeynep@cs.unibo.it Argomenti Circuiti sequenziali Flip-flop D, JK Analisi dei circuiti sequenziali Progettazione dei circuiti
DettagliFondamenti di Informatica B
Fondamenti di Informatica B Lezione n.9 Alberto Broggi Gianni Conte A.A. 2005-2006 Fondamenti di Informatica B DESCRIZIONE E PROGETTO A LIVELLO RTL ESEMPIO DI SISTEMA A LIVELLO RTL: IL MOLTIPLICATORE BINARIO
DettagliALU + Bistabili. Sommario
ALU + Bistabili Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni B.7 & B.8. 1/39 Sommario ALU: Comparazione,
DettagliALU + Bistabili. Prof. Alberto Borghese Dipartimento di Informatica Università degli Studi di Milano
ALU + Bistabili Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni B.7 & B.8. 1/39 Sommario ALU: Comparazione,
DettagliDEC PDP8, III Generazione, '65-'75
Parte I DEC PDP8, III Generazione, '65-'75 PDP8 Architettura (Livello Registri) 12 bit Program Counter PC 12 bit Memory Address Register MAR Random Access Memory RAM 4096 x 16 1 bit I 3 bit Operation Code
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliPROVA SCRITTA DEL CORSO DI CALCOLATORI ELETTRONICI 19 Febbraio 2013
PROVA SCRITTA DEL CORSO DI CALCOLATORI ELETTRONICI 19 Febbraio 2013 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (10 punti) Si consideri un calcolatore che dispone di una memoria principale di 256 Mbyte e di
DettagliPrima prova intercorso. Lezione 10 Logica Digitale (4) Dove siamo nel corso. Un quadro della situazione
Prima prova intercorso Lezione Logica Digitale (4) Vittorio carano Architettura Corso di Laurea in Informatica Università degli tudi di alerno Architettura (2324). Vi.ttorio carano Mercoledì 9 Novembre,
DettagliCognome:, Nome: Matricola:
I Prova Intercorso Fondamenti di Informatica e Programmazione, A.A. 2017/18 Docente: R. Pizzolante Traccia C Cognome:, Nome: Matricola: Spazio riservato alla commissione esaminatrice 1 2 3 4 5 6 7 8 9
DettagliMinistero dell Istruzione, dell Università e della Ricerca Ufficio Scolastico Regionale per la Sardegna
Ministero dell Istruzione, dell Università e della Ricerca Ufficio Scolastico Regionale per la Sardegna ISTITUTO DI ISTRUZIONE SUPERIORE BUCCARI MARCONI Indirizzi: Trasporti Marittimi / Apparati ed Impianti
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Pre-appello del 12 Gennaio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Pre-appello del 12 Gennaio 2018 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliX 1, X 2,..., X n e trasferisci il risultato nel registro Z. Lez. 9 Arch. RTL Fondamenti di Informatica B 6
Lezione n.9 n.9 DESCRIZIONE E PROGETTO A LIVELLO RTL ESEPIO DI SISTEA A LIVELLO RTL: IL OLTIPLICATORE BINARIO DESCRIZIONE DELL'ALGORITO In questa lezione si continua la descrizione degli elementi di base
DettagliCognome:, Nome: Matricola:
I Prova Intercorso Fondamenti di Informatica, A.A. 2017/18 Docente: A. Castiglione Traccia D Cognome:, Nome: Matricola: Spazio riservato alla commissione esaminatrice 1 2 3 4 5 6 7 8 9 10 11 12 13 Totale
DettagliPorte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali
Porte logiche di base Cenni circuiti, reti combinatorie, reti sequenziali NOT AND A R A B R OR A R B Quindi NAND o NOR sono complete circuiti con solo porte NAND o solo porte NOR. Reti combinatorie Rete
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliCognome:, Nome: Matricola:
I Prova Intercorso Fondamenti di Informatica e Programmazione, A.A. 2017/18 Docente: R. Pizzolante Traccia D Cognome:, Nome: Matricola: Spazio riservato alla commissione esaminatrice 1 2 3 4 5 6 7 8 9
DettagliDomande di Reti Logiche compito del 10/01/2017
Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Una sintesi
DettagliLe etichette nei programmi. Istruzioni di branch: beq. Istruzioni di branch: bne. Istruzioni di jump: j
L insieme delle istruzioni (2) Architetture dei Calcolatori (lettere A-I) Istruzioni per operazioni logiche: shift Shift (traslazione) dei bit di una parola a destra o sinistra sll (shift left logical):
DettagliLABORATORIO DI SISTEMI
ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 6 LABORATORIO DI SISTEMI OGGETTO: Trasmissione di un byte attraverso la porta RS 232, programmata in maniera diretta 1) CD : pin 1 - (Carrier
Dettaglix y z F x y z F
Esercitazione di Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
DettagliLa ALU. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
La ALU Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: sezione C.5 1/38 Sommario ALU ad 1 bit ALU a 3
DettagliTutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica
Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Corso di Laurea in Ingegneria Elettronica Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali Tutorato di Calcolatori
DettagliCognome:, Nome: Matricola:
I Prova Intracorso Fondamenti di Informatica, A.A. 2017/18 Docente: A. Castiglione Traccia A Cognome:, Nome: Matricola: Spazio riservato alla commissione esaminatrice 1 2 3 4 5 6 7 8 9 10 11 12 13 Totale
DettagliReti Logiche A II Prova - 2 marzo 2009
Politecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi Reti Logiche A II Prova - 2 marzo 2009 Matricola prof.ssa Cristiana Bolchini Cognome Nome Istruzioni
DettagliEsercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)
Cognome e Nome: Matr.: Architettura degli Elaboratori Inf A 15 febbraio 2016 Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti)
DettagliEsercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S 7
Compito A Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S 3 1/1 0/0 S 6 S 7 S 1 S 2 S 4 S 5 0/0 1/1 Esercizio 2 (15 punti) Progettare un
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliRappresentazione dell informazione
Rappresentazione dell informazione Codifica dei numeri Rappresentazioni in base 2, 8, 10 e 16 Rappresentazioni M+S, C1 e C2 Algoritmi di conversione di base Algoritmi di somma, moltiplicazione e divisione
DettagliEsercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)
Cognome e Nome: Matr.: Architettura degli Elaboratori Inf A 14 febbraio 2013 Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti)
DettagliELABORAZIONE DELLE INFORMAZIONI (ALGORITMI E LINGUAGGI DI PROGRAMMAZIONE)
1 LEZIONE 9 ELABORAZIONE DELLE INFORMAZIONI (ALGORITMI E LINGUAGGI DI PROGRAMMAZIONE) Laboratorio di Informatica per l Educazione A. A. 2014/2015 IN SINTESI (ELABORAZIONE) Con i COMPUTER, le macchine diventano
DettagliMacchine combinatorie: progettazione. Macchine combinatorie
Corso di Calcolatori Elettronici I A.A. 011-01 Macchine combinatorie: progettazione Lezione 13 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea
DettagliFONDAMENTI DI INFORMATICA. Prof. PIER LUCA MONTESSORO. Facoltà di Ingegneria Università degli Studi di Udine. Reti logiche
FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Reti logiche 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1 Nota di
Dettagli(competenze digitali) CIRCUITI SEQUENZIALI
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliFONDAMENTI DI INFORMATICA Lezione n. 9
FONDAENTI DI INFORATICA Lezione n. 9 DESCRIZIONE E PROGETTO A LIVELLO RTL ESEPIO DI SISTEA A LIVELLO RTL: OLTIPLICATORE BINARIO DESCRIZIONE DELL'ALGORITO In questa lezione si continua la descrizione degli
DettagliESERCIZIO: PROGETTO DI UNA CPU A PIU REGISTRI
ESERCIZIO: PROGETTO DI UNA CPU A PIU REGISTRI Progettare una unità centrale di elaborazione microprogrammata, dotata di registri ad uso generale di bit, che sia in grado di indirizzare una memoria di 64k
DettagliEsercitazione 03. Memorie e Registri. Gianluca Brilli 03/05/19 ARCHITETTURA DEI CALCOLATORI 1
Esercitazione 03 Memorie e Registri Gianluca Brilli gianluca.brilli@unimore.it 03/05/19 ARCHITETTURA DEI CALCOLATORI 1 Obiettivi - ALU Unità Aritmetico- Logica. Vista nel blocco di esercitazioni precedente
DettagliLinguaggio macchina e register file
Linguaggio macchina e register file Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4,
DettagliCircuiti sincroni circuiti sequenziali:bistabili e latch
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni circuiti sequenziali:bistabili e latch Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli
DettagliANALISI E PROGETTO DI CIRCUITI SEQUENZIALI
ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI 1 Classificazione dei circuiti logici Un circuito è detto combinatorio se le sue uscite (O i ) sono determinate univocamente dagli ingressi (I i ) In pratica
DettagliIl linguaggio macchina
Il linguaggio macchina Istruzioni macchina (PH 2.4) Indirizzamento (PH 2.9) Costanti a 32-bit (PH 2.9) 1 Linguaggio macchina Le istruzioni in linguaggio assembly devono essere tradotte in linguaggio macchina
DettagliReti Logiche A Prova di giovedì 3 febbraio 2005
olitecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof.ssa Cristiana Bolchini prof. Fabrizio Ferrandi Reti Logiche A rova di giovedì febbraio 005 Matricola Cognome Nome
DettagliReti Logiche A Appello del 9 luglio 2009
Politecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi prof.ssa Cristiana Bolchini Reti Logiche A Appello del 9 luglio 2009 Matricola Cognome Nome
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone Sintesi di Reti Sequenziali Sincrone Una macchina sequenziale è definita dalla quintupla I è l insieme finito dei simboli d ingresso U è l insieme finito dei simboli
DettagliIndirizzo Liceo Scientifico opzione Scienze Applicate Classe 1 a sez. F Anno Scolastico
Programma di TECNOLOGIE INFORMATICHE Indirizzo Liceo Scientifico opzione Scienze Applicate Classe 1 a sez. F Anno Scolastico 2016-2017 1. La scienza dell informazione 1.1 Cos è l informatica 1.2 Cosa vuol
DettagliCenni alle reti logiche. Luigi Palopoli
Cenni alle reti logiche Luigi Palopoli Reti con reazione e memoria Le funzioni logiche e le relative reti di implementazione visto fino ad ora sono note come reti combinatorie Le reti combinatorie non
DettagliEsercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Sequenziali Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico 2007/2008 Sintesi dei circuiti sequenziali
DettagliCircuiti e reti combinatorie. Appendice A (libro italiano) + dispense
Circuiti e reti combinatorie Appendice A (libro italiano) + dispense Linguaggio del calcolatore Solo assenza o presenza di tensione: o Tante componenti interconnesse che si basano su e Anche per esprimere
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni C.7 & C.8. 1/32 Sommario
DettagliFondamenti di Informatica A. Allievi Ingegneria Gestionale Appello 17 dicembre tema D
Appello 17 dicembre 2001 - tema D alore 4.5 4.5 3 3 1.Usando la sola modalità di indirizzamento diretto in pagina zero a 1-a a b a a+1 2. Utilizzando il linguaggio degli schemi a blocchi strutturati, disegnare
DettagliArchitettura dell elaboratore
Architettura dell elaboratore Riprendiamo il discorso lasciato in sospeso ad inizio corso Riepilogando I programmi e i dati risiedono nella memoria secondaria Per essere eseguiti (i programmi) e usati
DettagliArchitettura dell elaboratore
Architettura dell elaboratore Riprendiamo il discorso lasciato in sospeso ad inizio corso Riepilogando I programmi e i dati risiedono nella memoria secondaria Per essere eseguiti (i programmi) e usati
DettagliMacchine sequenziali
Macchine sequenziali Dal circuito combinatorio al sequenziale (effetto di una retroazione) x z x j Y i, Rete Comb. Y i-, z h Y i,k M Y i-,k abilitazione a memorizzare M memorizza lo stato La nozione di
DettagliLA CPU INTEL Vantaggi dei programmi Assembly
1 LA CPU INTEL 8086 Vantaggi dei programmi Assembly L utilizzo del linguaggio Assembly anzichè di un linguaggio ad alto livello (tipo C o Pascal) è talvolta giustificato dalla maggiore efficienza del codice;
DettagliInformazioni varie. Lezione 18 Il Set di Istruzioni (5) Dove siamo nel corso. Un quadro della situazione
Informazioni varie Lezione 18 Il Set di Istruzioni (5) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno La lezione di martedì 20 maggio (9-12) non si tiene
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliReti combinatorie (segue) Reti combinatorie. Lezione 2. Architettura degli Elaboratori A. Sperduti 1
Reti combinatorie Reti sequenziali Sommatore Sottrattore Generatore di sequenze Riconoscitore di sequenze PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà eseguire, in un
DettagliEsercizi assortiti di Architetture
Esercizi assortiti di Architetture Guido Sciavicco There are just 10 kinds of people: those who understand binary code, and those who don t. 1 Circuiti Combinatori 1. Si semplifichi la seguente espressione
DettagliEsercitazione del 26/03/ Soluzioni
Esercitazione del 26/03/2009 - oluzioni 1. Bistabile asincrono C (detto anche R) C C ~ Tabella delle transizioni o stato prossimo: C * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X Configurazioni
DettagliCIRCUITI DIGITALI. La grandezza fisica utilizzata nella maggior parte dei circuiti digitali è la differenza di potenziale (tensione).
CIRCUITI DIGITALI Un circuito elettronico viene classificato come circuito digitale quando è possibile definire il suo comportamento per mezzo di due soli stati fisici di una sua grandezza caratteristica.
DettagliMinistero dell Istruzione, dell Università e della Ricerca Ufficio Scolastico Regionale per la Sardegna
Ministero dell Istruzione, dell Università e della Ricerca Ufficio Scolastico Regionale per la Sardegna ISTITUTO DI ISTRUZIONE SUPERIORE BUCCARI MARCONI Indirizzi: Trasporti Marittimi / Apparati ed Impianti
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Elementi di memoria
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Elementi di memoria Sommario Elementi di memoria LATCH FLIP-FLOP 25/06/2010 Corso di Reti Logiche 2009/10 2 Elementi di memoria I circuiti elettronici
DettagliIl livello logico digitale
Il livello logico digitale prima parte Introduzione Circuiti combinatori (o reti combinatorie) Il valore dell uscita in un determinato istante dipende unicamente dal valore degli ingressi in quello stesso
DettagliCos è un algoritmo. Si dice algoritmo la descrizione di un metodo di soluzione di un problema che sia
Programmazione Un programma descrive al computer, in estremo dettaglio, la sequenza di passi necessari a svolgere un particolare compito L attività di progettare e realizzare un programma è detta programmazione
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 12 Gennaio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 12 Gennaio 2017 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
DettagliEsercitazione 11. Control-Unit. Data-Path
Esercitazione 11 Sommario Unità di controllo cablate 1. Unità di controllo L architettura interna di una CPU può essere modellata attraverso una struttura costituita da 2 unità interagenti: percorso dati
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano A.A. 23-24 /27 Sommario Circuiti sequenziali Latch asincroni
DettagliESAME di PROGETTAZIONE di SISTEMI DIGITALI. Nome e Cognome
ESAME di PROGETTAZIONE di SISTEMI DIGITALI 11 Febbraio 2016 FILA A Nome e Cognome Esercizio 1 (6 punti). Si considerino otto registri R 1... R 8. Si progetti una rete di interconnessione tale che: se R
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Pre-appello del 17 Gennaio Attenzione:
Cognome... Nome.. Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Pre-appello del 17 Gennaio 2014 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliAlgoritmi e soluzione di problemi
Algoritmi e soluzione di problemi Dato un problema devo trovare una soluzione. Esempi: effettuare una telefonata calcolare l area di un trapezio L algoritmo è la sequenza di operazioni (istruzioni, azioni)
DettagliTutorato di Calcolatori Elettronici. Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica
Tutorato di Ing. Roberto Casula Ing. Rita Delussu casula.roberto103@hotmail.it rita.delussu2016@gmail.com Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica Progettare un riconoscitore
DettagliReti logiche: analisi, sintesi e minimizzazione Esercitazione. Venerdì 9 ottobre 2015
Reti logiche: analisi, sintesi e minimizzazione Esercitazione Venerdì 9 ottobre 05 Punto della situazione Stiamo studiando le reti logiche costruite a partire dalle porte logiche AND, OR, NOT per progettare
DettagliCorso di Automazione industriale
Corso di Automazione industriale Lezione 3 PLC - Ladder niversità degli Studi di Bergamo, Automazione Industriale, A.A. 2016/2017, A. L. Cologni 1 Idea base Il Ladder è un linguaggio a contatti: tra i
DettagliAssembly. Modello x86
Assembly Modello x86 1 Il microprocessore Un MICROPROCESSORE è un circuito integrato dotato di una struttura circuitale in grado di attuare un prefissato SET di ISTRUZIONI 2 Caratteristiche del microprocessore
DettagliElettronica digitale: cenni
Elettronica digitale: cenni VERSIONE 30.5.01 Non solo analogico La gestione di informazione prevede tipicamente fasi di elaborazione, in cui occorre calcolare funzioni ( qual è la somma di questi due valori?
DettagliLinguaggi di Programmazione
IEC 1131 Linguaggi di Programmazione Linguaggio a contatti (Ladder Diagram) Diagramma a blocchi funzionali (FBD) Diagramma sequenziale funzionale (SFC) Lista di istruzioni Testo strutturato Ladder Diagram
DettagliUniversità di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A Pietro Frasca.
Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2016-17 Pietro Frasca Lezione 5 Martedì 25-10-2016 Definizione di processo Esiste una distinzione concettuale
DettagliDomande di Reti Logiche compito del 08/01/2019
NUOVO PROGRAMMA (a.a. 2018/19) MOV 0x00, 0xFF L istruzione scritta sopra: Copia la costante 0x00 (su 8 bit) nella cella di memoria di indirizzo 0xFF Copia il contenuto della cella di memoria di indirizzo
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliAppunti sull interconnessione tra registri
Appunti sull interconnessione tra registri a cura di A. Massini revisione di Daniele Gorla Registri Una cella di memoria in grado di contenere tutti i k bit una parola (una parola va considerata come un
DettagliI flip-flop ed il register file. Sommario
I flip-flop ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezioni C.9 e C.11 1/35
DettagliInformatica B a.a 2005/06 (Meccanici 4 squadra) PhD. Ing. Michele Folgheraiter
Informatica B a.a 2005/06 (Meccanici 4 squadra) Scaglione: da PO a ZZZZ PhD. Ing. Michele Folgheraiter Funzionamento macchina di von Neumann clock Memoria Centrale: Tutta l informazione prima di essere
DettagliIstruzioni di trasferimento dati
Istruzioni di trasferimento dati Leggere dalla memoria su registro: lw (load word) Scrivere da registro alla memoria: sw (store word) Esempio: Codice C: A[8] += h A è un array di numeri interi Codice Assembler:
DettagliPROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-6-7 CFU) 16 Gennaio 2014
PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-6-7 CFU) 16 Gennaio 2014 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (5-6 CFU: 9 punti 7 CFU: 8 punti) Analizzare la seguente rete logica sequenziale
Dettagli62/8=,21,'(*/,(6(5&,=,
62/8=,2,'(*/,(6(5&,=, $5&+,7(7785$'(*/,(/$%25$725,DD ±$5*2(7,35(5(48,6,7, SUHUHTXLVLWL: 5$335(6(7$=,2('(//(,)25$=,2,. convertire 25493 a binario (6 bit) e ad esadecimale; bisogna dividere per due considerando
DettagliReti e Sistemi per l Automazione LADDER LOGIC. Stefano Panzieri Ladder Logic - 1
LADDER LOGIC Stefano Panzieri Ladder Logic - 1 Linguaggi di Programmazione IEC 1131 Linguaggio a contatti (Ladder Diagram) Diagramma a blocchi funzionali (FBD) Diagramma sequenziale funzionale (SFC) Lista
Dettagli