ARCHITETTURA DI UN PERSONAL COMPUTER

Transcript

1 ARCHITETTURA DI UN PERSONAL COMPUTER Processore Tastiera Mouse CD-ROM Bus Memoria FD HD Stampante La struttura logica Fisicamente l unità centrale è costituita da:... la gabbia per le schede (rack)... la scheda madre (mother board), che contiene i chip del processore, una parte della memoria, alcuni chip di supporto, il bus ed i connettori femmina delle schede... le schede di memoria addizionale... le schede d interfaccia Nel caso dei minicalcolatori la scheda madre non contiene il processore e viene detta backplane. G. Piscitelli Politecnico di Bari pag. 1/13

2 ARCHITETTURA DI UN MAINFRAME Memoria Bus di memoria Processore Bus di I/O Canale Selector Canale Block Multiplexor Canale Multiplexor printer contr. term. nastro... la CPU delega i canali (channel command) a svolgere operazioni di I/O... la CPU può proseguire a svolgere operazioni logicoaritmetiche, mentre i canali operano in asincronia nello svolgere operazioni di I/O con la memoria... il canale segnala il completamento dell operazione di I/O e si sincronizza con la CPU tramite un segnale speciale (interrupt)... generalmente nella contesa per l accesso alla memoria ha priorità il canale G. Piscitelli Politecnico di Bari pag. 2/13

3 Canale SELECTOR... serve un controller ed un dispositivo per volta. Per non monopolizzare il canale i dispositivi devono essere veloci. Canale Selector Canale MULTIPLEXOR... è capace di servire più controllori e più dispositivi contemporaneamente. Si adatta a dispositivi non veloci. Canale MPX stamp. term. plot. Canale BLOCK MULTIPLEXOR... è una soluzione di compromesso che prevede che più dispositivi veloci operino utilizzando lo stesso canale. Canale Block MPX G. Piscitelli Politecnico di Bari pag. 3/13

4 LA MEMORIA CENTRALE... è costituita da celle, ciascuna delle quali contiene una parola (word) di 8, 12, 16, 18,..., 32, 60, 64 bit... tecnologicamente è realizzata tramite dispositivi a semiconduttori, che la fanno apparire come una matrice di bit 0 parola 5 parola 4 parola 3 parola 2 parola 1 parola bit... l informazione è presente come stato (alto o basso) di tensione... è volatile; esistono anche memorie ROM, PROM, EPROM... è indirizzabile direttamente tramite il registro indirizzi di memoria (MAR), che si trova nella CPU... è estendibile in relazione al numero di bit dedicati all indirizzamento... è copiabile tramite il registro dati di memoria (MDR) G. Piscitelli Politecnico di Bari pag. 4/13

5 LA MEMORIA CENTRALE 0 MA cella store load MDR L MAR = 10 bit L MDR = 32 bit 1023 L cella = 32 bit Schema di funzionamento G. Piscitelli Politecnico di Bari pag. 5/13

6 IL BUS DI SISTEMA... collega fra loro la CPU, la memoria e le interfacce di I/O... è un collegamento aperto... è sotto il controllo della CPU (master)... è assegnato ad un trasferimento per un determinato tempo... è costituito da un insieme di connessioni elementari (linee del bus)... le linee del bus sono suddivise in tre categorie: bus dati, bidirezionale bus indirizzi, unidirezionale bus controlli, bidirezionale, che trasferisce dal master allo slave il codice dell operazione e dallo slave al master la conferma della corretta esecuzione dell operazione... le linee del bus dati possono trasportare in parallelo una parola oppure richiedere più di un trasferimento le microoperazioni di lettura e scrittura G. Piscitelli Politecnico di Bari pag. 6/13

7 LA CPU... ha la funzione di eseguire le istruzioni in memoria una alla volta attraverso il ciclo fetch, decode, execute 1. leggere dalla memoria la prossima istruzione da eseguire, il cui indirizzo è contenuto nel Program Counter (PC) register, e caricarla nel Current Instruction (CI) register 2. determinare il tipo di istruzione prelevata 3. cambiare il valore del PC perchè indirizzi la successiva istruzione da caricare 4. se l istruzione prevede l uso di dati contenuti in memoria, caricare tali dati dalla memoria nei registri generali 5. eseguire l istruzione 6. ove l istruzione lo preveda, scrivere in memoria il risultato 7. ritornare all operazione è costituita dagli elementi circuitali indicati MAR MDR Interrupt R State R Unità Aritmetico-Logica (ALU) Clock Unità di controllo (CU) General R's Work R's PC R CI R G. Piscitelli Politecnico di Bari pag. 7/13

8 LA CPU Il Program Counter Register contiene l'indirizzo in memoria della prossima istruzione da eseguire. Il Current Instruction Register contiene l'istruzione che deve attualmente essere eseguita. Lo State Register contiene informazioni circa il tipo di istruzione in corso di esecuzione ed, in caso di istruzione aritmetica o di confronto, il risultato dell'operazione. Fra le varie informazioni contenute, si citano: bit di carry, per indicare la presenza di un riporto; bit zero, per indicare il valore nullo di un registro; bit di segno, per riportare il segno del risultato; bit di overflow, per indicare un trabocco. L'Interrupt Register contiene informazioni circa lo stato delle periferiche. I General Register contengono i dati su cui si sta attualmente operando. I Work Register sono memorie di lavoro riservate al sistema operativo. G. Piscitelli Politecnico di Bari pag. 8/13

9 INTERFACCE DI I/O (CONTROLLORI) Il compito dei controllori è quello di: controllare il dispositivo di I/O gestire l accesso al bus esempio: lettura di dati da il programma manda un comando al controllore, che a sua volta invia comandi al dispositivo una volta identificate le coordinate dei dati sul, il dispositivo invia i dati al controllore questo raggruppa i bit per parole e scrive queste ultime direttamente in memoria, sfruttando il Direct Memory Access (DMA) e senza l intervento del processore. Nella contesa per l accesso al bus tra processore e controllori, viene data (bus arbiter chip) generalmente priorità ai controllori tramite il furto di cicli del DMA. G. Piscitelli Politecnico di Bari pag. 9/13

10 La tastiera ed il mouse I DISPOSITIVI PERIFERICI i tasti ordinari i tasti di controllo i tasti funzione (F i ) il puntamento il click il doppio click gli altri bottoni Il video la capacità grafica la risoluzione (dot/inch) le dimensioni (inch) il numero dei colori o dei livelli di grigio La scrivania (desktop) e le finestre (window) associate alle applicazioni G. Piscitelli Politecnico di Bari pag. 10/13

11 I DISPOSITIVI PERIFERICI Le stampanti La tecnologia a margherita ad aghi a getto d inchiostro a catena a laser Le caratteristiche la velocità di stampa la risoluzione il set di caratteri la capacità grafica la rumorosità G. Piscitelli Politecnico di Bari pag. 11/13

12 LE MEMORIE SECONDARIE... MAGNETICHE Il Floppy-Disk (FD) Le caratteristiche: dimensioni capacità totale tempo di accesso (seek) tempo di latenza (search) L Hard Disk (HD) Le caratteristiche: dimensioni capacità totale tempo di accesso (seek) tempo di latenza (search) superfici/cilindri/piste Il Nastro Magnetico (MT) Le caratteristiche: dimensioni densità di registrazione numero di piste G. Piscitelli Politecnico di Bari pag. 12/13

13 ESTENSIONI ARCHITETTURA VON NEUMANN Processori dedicati o coprocessori... specializzati nell esecuzione di particolari operazioni (in virgola mobile, in aritmetica intera, in rappresentazione grafica, ecc.). Parallelismo intrinseco... viene sfruttato il ciclo fetch-decode-execute per eseguire in pipeline le microoperazioni. Gerarchie di memorie (cache o high speed buffer)... per ridurre il tempo di accesso alla memoria centrale. Processori di I/O (canali)... per sovrapporre i tempi delle operazioni di I/O con quelli delle operazioni logico-aritmetiche Architetture multiprocessore... per operare con più flussi di istruzioni e più flussi di dati contemporaneamente. Macchine SISD, MISD, SIMD, MIMD. Architetture non Von Neumann... data flow machine... macchine sistoliche G. Piscitelli Politecnico di Bari pag. 13/13