9. Memoria Virtuale. 9. Memoria Virtuale. 9. Memoria Virtuale

Transcript

1 1 (es. 1) Consideriamo un processo con m frame inizialmente uoti. La stringa di riferimento è lunga p e contiene riferimenti a n pagine dierse. Per un qualsiasi algoritmo di rimpiazzamento: a) qual è il numero minimo di page fault? b) qual è il numero massimo di page faut? (es. ) un computer ha uno spazio degli indirizzi logici di byte. Il computer ha 18 byte di memoria fisica. La memoria irtuale è paginata, con pagine di 4096 byte. Un processo genera l indirizzo (esadecimale). Come iene generato il corrispondente indirizzo fisico? (es. ) In un sistema con demand paging, la PT è tenuta in appositi registri. Ci ogliono 8 millisec per gestire un page fault nel caso migliore, e 0 millisec nel caso peggiore. L accesso in RAM richiede 100 nanosec. Un pagina ittima ha il dirty bit a 1 nel 70% dei casi. Qual è la frequenza massima accettabile di page fault per aere un eat massimo di 00 nanosecondi? (esprimete i tempi in microsec.)

2 4 (es. 4) quali di questi algoritmi: Optimal, FIFO, Seconda chance, LRU, soffrono della anomalia di belady? 5 (es. 5) quali sono i antaggi della memoria irtuale? Quali gli santaggi? (es. 6) In un sistema il tempo di accesso in memoria è di 1 µsec. Le pagine sono fatte di 1000 byte, e l HD ruota a 000 giri al minuto, trasferendo 1 milione di byte al secondo. Si ossera quanto segue: 1% delle istruzioni accede locazioni di una pagina non in memoria associatia (il cui tempo di accesso è trascurabile) di questo 1%, l 80% degli accessi è a una pagina comunque in memoria primaria quando un riferimento produce un page fault, la pagina ittima è stata modificata nel 50% dei casi. Calcolate l eat del sistema, assumendo che ci sia un solo processo attio e che la CPU sia idle durante il trasferimento dal disco 6

3 7 (es. 7) In un sistema con demand paging engono fatte le seguenti rileazioni sulla percentuale di utilizzo: Utilizzo della CPU: 0% Disco di swap attio: 97.7% altri deice di I/O: 5% 8 (es. 7) Quali delle seguenti azioni possono (ragioneolmente) migliorare l utilizzo della CPU? Installare una CPU più eloce Aumentare l area di swap Aumentare il grado di multiprogrammazione Diminuire il grado di multiprogrammazione Installare più RAM Installare un HD più eloce Usare la prepaginazione aumentare la dimensione delle pagine 9 (es. 8) dire quanti page fault si erificano con 1,,, 4, 5, 6, 7 frame disponibili, usando LRU, FIFO e OPT, per la seguente stringa di riferimento: 1,,, 4,, 1, 5, 6,, 1,,, 7, 6,,, 1,,, 6

4 10 (es. 9) Supponete una politica di rimpiazzamento in cui a interalli regolari iene rimossa una pagina se questa non è stata usata dall interallo precedente. Che antaggi/santaggi si hanno rispetto ad una politica che usi LRU o seconda chance chiamati solo in caso di page fault? 11 (es. 10) In un sistema con demand paging, l area di swap ha un tempo di accesso e di trasferimento di 5 millisec. Gli indirizzi sono tradotti mediante una PT in RAM, e l access time in RAM è di 1 µsec. Con l uso di una memoria associatia, la traduzione di un indirizzo logico in fisico si riduce ad un solo accesso in RAM, l hit rate è dell 80%, mentre dei restanti accessi, il 10% (ossia il % del totale) causano page fault. Calcolare l effectie access time. 1 (es. 11) In un sistema con demand paging il grado di multiprogrammazione è stato fissato a 4. In situazioni dierse, alcune misure hanno dato i seguenti risultati: a) utilizzo CPU: 1% -- utilizzo del disco: 97% b) utilizzo CPU: 87% -- utilizzo del disco: % c) utilizzo CPU: 1% -- utilizzo del disco: % Cosa sta succendendo nei tre casi? Si potrebbe aumentare il grado di multiprogrammazione per migliorare l uso della CPU?

5 1 (es. 1) In un calcolatore la memoria irtuale è di K, e la memoria fisica è di 16K. Le pagine del sistema sono di K. Si consideri la PT sottostante, e si dia l indirizzo fisico corrispondente a ciascuno dei seguenti indirizzi irtuali: 565; 4100; 6150 (tutti i numeri sono in base 10) pagina frame 6 x x alido/in. i i (es. 1) Un sistema ha le seguenti caratteristiche: È in grado di indirizzare un milione di frames Usa 0 bit per scriere un indirizzo logico L offset più grande in un indirizzo è 1FF 14 Il sistema dorebbe preedere un meccanismo di preenzione del thrashing? Il sistema dee usare una paginazione a più lielli? Nel caso, è sufficiente una paginazione a lielli? Quale dimensione minima dorebbero aere le pagine per non doer usare una paginazione a più lielli? (per questa domanda si usino 4 byte per ogni entry della PT)