Architettura degli elaboratori

Транскрипт

1 Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate Architettura degli elaboratori Tema d esame del /9/24 Dipartimento di Scienze Teoriche e Applicate [email protected] Esercizio Si deve progettare un circuito combinatorio avente un ingresso da 4 bit e un uscita Z da un singolo bit. La tavola delle verità dell afunzione è data qui a destra. Domande Scrivere la funzione in seconda forma canonica. Realizzare il circuito, minimizzandone il costo. NB: usare porte a non più di due ingressi. Minimizzare il numero di porte necessarie. Dire (giustificando la risposta) se la funzione realizzata è equivalente a (ac+ad+/bc+/bd+cd+d) (b+/c+/d) (/a+b+/c) Si calcoli il ritardo complessivo del circuito ottenuto, sapendo che le porte not introducono un ritardo di ns, e le porte a due ingressi un ritardo di 3 ns. a b c d Z Architettura degli elaboratori

2 a b c d Z Esercizio soluzione domanda Architettura degli elaboratori Z = (a+b+c+d) (a+b+/c+/d) (a+/b+c+d) (a+/b+/c+d) (/a+b+c+d) (/a+b+/c+d) (/a+b+/c+/d) (/a+/b+c+d) a b c d Z Esercizio soluzione domanda 2 ab cd Architettura degli elaboratori Z = bd + /cd+ abc + /a/bc/d = = d(b+/c) + c (ab+/a/b/d) 2

3 a b c d Z Esercizio soluzione domanda 2 ab cd Architettura degli elaboratori Z = (c+d) (a+/b+d) (b+/c+/d) (/a+b+/c) Esercizio soluzione domanda 2 f = bd + /cd+ abc + /a/bc/d = d(b+/c) + c (ab+/a/b/d) a b c d Z Architettura degli elaboratori

4 Esercizio soluzione domanda 3 La funzione data (ac+ad+/bc+/bd+cd+d) (b+/c+/d) (/a+b+/c) è ottenibile dalla funzione ottenuta dalla Mappa di K. come prodotto di somme, effettuando il prodotto delle somme (c+d) e (a+/b+d). In fatti dalla mappa di K. si ottiene Z = (c+d) (a+/b+d) (b+/c+/d) (/a+b+/c) e dal prodotto di (c+d) e (a+/b+d) si ottiene (ac+ad+/bc+/bd+cd+d) Alternativamente, si può costruire la tavola delle verità della funzione data e verificare che è uguale alla tavola delle verità della funzione Z. Architettura degli elaboratori Esercizio soluzione domanda 4 Ipotizzando che le porte not introducano un ritardo di ns, e le altre porte un ritardo di 3 ns, calcolare il ritardo complessivo del circuito. a b c d Rit = 4 ns. Rit = ns. Rit = 4 ns. Z Rit = 7 ns. Rit = 7 ns. Architettura degli elaboratori

5 Esercizio 2 i seguenti circuiti, disegnare dei circuiti equivalenti che facciano uso esclusivamente di porte logiche and e or a due ingressi e not. Circuito : x u Circuito 2: x y u Architettura degli elaboratori Esercizio 2 Circuito 3: x Circuito 4: y u x y u Architettura degli elaboratori

6 Esercizio 2: soluzione Cominciamo col ricordare che un multiplexer avente due ingressi dati x e y, un ingresso di selezione s e un uscita u equivale al circuito di equazione: u = sx + /sy Per il circuito risulta u = x/x + /x = + = Per il circuito 2, u = /xx + //xy = +xy = xy Per il circuito 3, u = /(xy)x + //(xy)y = (/x+/y)x + xy = /xx + /yx + xy = +(/y+y)x = x Per il circuito 4, u = (x+y)x + /(x+y)y = x + xy + /x/yy = x + xy + = x + xy = x Architettura degli elaboratori Esercizio 3 Si realizzi un circuito sequenziale che controlla una lampadina. Il ciruito produce un uscita U da un bit. Quando U= la lampadina è alimentata e accesa, quando U= la lampadina non è alimentata e spenta. Il circuito ha un ingresso S da 3 bit che rappresenta un numero intero naturale. Il circuito si comporta come segue: Sul fronte di discesa viene letto il valore di S. Se il circuito si trova nello stato di la lampadina accesa, S viene ignorato; se invece il circuito si trova nello stato di la lampadina spenta, S viene interpretato come durata del periodo di accesione: la lampadina resterà i successivi S cicli di clock. Il circuito reagisce agli ingressi sul fronte di discesa. Si usino bistabili D a commutazione sul fronte di discesa. Si usi la tecnica realizzativa che si preferisce. Architettura degli elaboratori

7 Esercizio 3 macchina a stati finiti S= S= cicli spenta S=7 2 cicli S=2 S=6 7 cicli 3 cicli S=3 4 cicli S=4 Architettura degli elaboratori S=5 5 cicli 6 cicli Le transizioni senza etichetta avvengono per qualunque valore di S Esercizio 3 - soluzione Data la macchina a stati, ci sono due possibilità: Implementarla col solito procedimento Osservare che il circuito assomiglia molto a un contatore all indietro, con inizializzazione del conteggio soltanto quando il conteggio è zero (vedi tabella delle transizioni) Nel seguito si illustra questa soluzione N S N S S X 2 X 3 X 2 4 X 3 5 X 4 6 X 5 7 X 6 Architettura degli elaboratori

8 Esercizio 3 - Soluzione = N S N S S X 2 X 3 X 2 4 X 3 5 X 4 6 X 5 7 X 6 - S D Q 3 > U Se N=, N =S, altrimenti N =N- N N clock Architettura degli elaboratori Esercizio 4 Si supponga di avere a disposizione il datapath mostrato a fianco (è quello visto a lezione). L ALU è in grado di eseguire i seguenti comandi: ADD: R = A+B Addr SUB: R = A-B Data PASS B One: R = 4 Zero: R = select L ALU genera i condition code: Zero, Negativo, Overflow ALUctrl Nel microcodice sono possibili salti incondizionati, salti condizionati sui condition code e salti all indirizzo indicato dall opcode (bit 26-3 dell IR). Architettura degli elaboratori MUX PC MAR MDR V A B ALU R Z Zin PCin PCout MARin MDRin MDRout Vin Zout CPU BUS SignExtout ZExtout IRin Ri_in Ri_out Temp_in Temp_out Extender IR Reg. file R..R n Temp 8

9 Esercizio 4 Si scriva un microprogramma che realizza l operazione BEQIND Rs, Rd, Rt avente opcode = 44 e che confronta i valori contenuti in memoria agli indirizzi contenuti in Rs e Rt, e se sono uguali causa il salto a (cioè carica in PC) l indirizzo contenuto in Rd. Ad esempio, supponiamo che Rs = 248, Rt = 252, e Rd = 245. Se in memoria all indirizzo 248 si trova il valore 9 e all indirizzo 252 si trova il valore 2, non succede nulla e si prosegue con l istruzione successiva. Se in memoria all indirizzo 248 si trova il valore 35 e all indirizzo 252 si trova il valore 35, si salta all istruzione contenuta in memoria all indirizzo 245. Si richiede di scrivere anche il microcodice della fase di fetch. Architettura degli elaboratori Esercizio 4: soluzione PCout, MARin, read, select 4, add, Zin Zout, PCin, Vin, WMFC 2 MDRout, IRin 44 Rsout, MARin, Read, WMFC -- emette comando lettura MEM[Rs] 45 MDRout, Vin -- V <- MEM[Rs] 46 Rtout, MARin, Read, WMFC -- emette comando lettura MEM[Rt] 47 MDRout, SelectV, SUB, jnz -- if MDR (MEM[Rt])!= V (MEM[Rs]) goto 48 Rdout, Pcin, goto -- PC <- Rd Architettura degli elaboratori

10 Esercizio 5 Si consideri un sistema di memoria + cache avente le dimensioni seguenti: memoria di lavoro di 8KByte, indirizzata a livello di singolo byte; cache di KByte; ogni blocco della cache contiene 256Byte. Considerando la sequenza di richieste alla memoria riportata qui sotto, si chiede di completare la tabella che illustra il comportamento di una cache setassociativa a 2 vie nel rispetto delle indicazioni seguenti: Nella colonna esito riportare H (hit) se il blocco richiesto si trova nella cache, M (miss) se invece il blocco deve essere caricato dalla memoria. Nelle colonne dati deve essere riportato il numero del blocco della memoria che si trova nel corrispondente blocco della cache. Nella colonna azione deve essere indicato il blocco cui si accede (in caso di successo, H) o il blocco in cui vengono caricati i dati della memoria (in caso di fallimento, M). I blocchi A e B appartengono all insieme e i blocchi C e D all insieme. La politica di sostituzione adottata nella cache è la LRU (Least Recently Used). Architettura degli elaboratori Esercizio 5 Blocco A Blocco B Blocco C Blocco D Azione Esito Indirizzo richiesto Passo 6 2 Situazione iniziale Architettura degli elaboratori

11 Esercizio 5: soluzione Indirizzi memoria di lavoro di 6 KByte (indirizzata a livello di singolo byte) 3 bit di indirizzo ogni blocco contiene 256 Byte 8 bit per indirizzare il byte all interno del blocco Set-associativa a due vie: ogni riga ha 2 blocchi da 256 Byte, cioè 52 Byte in totale. Poiché l intera cache consta di KByte, ci sono solo due rige bit di indirizzo In conclusione: 8 bit per il Byte nel blocco bit per l indice del gruppo (riga) nella cache 4 (i rimanenti) bit di etichetta Architettura degli elaboratori Esercizio 5 - soluzione Blocco A Blocco B Blocco C Blocco D Azione Esito Indirizzo richiesto Passo 6 2 Situazione iniziale M Carica blocco in D 2 M 3 Carica blocco 3 in C 3 M 2 Carica blocco 2 in B 4 M Carica blocco in A 5 M Carica blocco 9 in D 6 H = = = Accede a blocco C Architettura degli elaboratori