Ora Consegna: N. Matricola: Corso Laurea/Diploma: Cognome: ESD I? II? Esercizi compilati ESD I: 1? 2?3?4? 5? 6?7?8? 9 10

Transcript

1 Data: Ora Consegna: N. Matricola: Corso Laurea/Diploma: Nome : Anno di Corso: Cognome: ESD I? II? Esercizi compilati ESD I: 1? 2?3?4? 5? 6?7?8? 9 10 Esercizi compilati ESD II: 1? 2?3?4? 5? 6?7?8? 9? 10 Domanda Jolly J.1? PARTE 1 : ESD I 1.1) Si scrivano i significati dei seguenti acronimi: a) EPROM : b) SCSI : c) RISC : d) RAID : e) MIPS : 1.2) I processori Pentium hanno indicativamente un numero di transistor nell ordine di: a) 0,5 * 10 6 b) 1 * 10 6 c) 5 * 10 6 d) 10 * ) Si disegnino gli schemi delle funzioni AND, OR e XOR due ingressi usando la sola funzione NAND a due ingressi. AND OR XOR ESD I&II -2002/2003 1

2 1.4) Dato un calcolatore con un processore dotato di 24 linee di indirizzamento e di una memoria cache di tipo direct-map di 128KByte, ogni linea è da 32 byte. Definire l organizzazione e la dimensione della TAG. 1.5) Un disco ha su ogni faccia degli otto piatti 256 tracce da 16 settori l una. Il disco ruota a 7200 RPM ed impiega 10ms per muovere le testine da una traccia alla traccia adiacente. Quale è nel caso peggiore il tempo richiesto per leggere un settore localizzato in una parte qualunque del disco? 1.6) Un programma contiene il seguente mix di istruzioni: - 45% Istruzioni di Load/Store con un tempo di esecuzione di 25ns per istr. - 30% Istruzioni ALU con un tempo di esecuzione di 10 ns per istr. - 25% Istruzioni Branch con un tempo di esecuzione di 50 ns per istr. a) Calcolare il CPI del programma, se la frequenza del processore è di 200MHz: ESD I&II -2002/2003 2

3 b) Calcolare quanti MIPS ha il programma: 1.7) Una memoria cache di tipo direct-map è composta di 512 slot. La memoria principale è organizzata in 64K blocchi di 16 word l uno. Il tempo di accesso alla memoria cache è di 5ns ed il tempo richiesto per riempire uno slot della cache è di 320ns. La tecnica di aggiornamento della cache è la seguente: quando una word non è trovata nella cache, il blocco intero viene caricato dalla memoria in cache dopo di che la word richiesta viene acceduta (read/write) sulla cache. All inizio la cache è vuota. (nota: quando si fa riferimento alla memoria 1K=1024) a) Si mostri il formato dell indirizzo di memoria (relativamente agli accessi in cache): b) Si calcoli l hit-rate per un programma che esegue 25 loop dalla locazione 10 alla locazione 150. Le istruzioni richieste per eseguire il programma non richiedono riferimenti alla memoria. Numero di miss (1^ loop) = Numero di hit (1^ loop) = Numero di hit dopo il 1^ loop = Numero di hit totali Numero di accessi Hit rate = = = ESD I&II -2002/2003 3

4 c) Si calcoli il tempo di accesso effettivo per il programma di cui al punto b). Nota: la memoria è acceduta due volte durante un miss (una volta a causa del miss ed una seconda volta per soddisfare la richiesta). 5 min 35min/pag 1.8) Quale delle seguenti politiche di write in memoria cache comporta accorgimenti circuitali particolari in caso di trasferimenti in DMA?? a) write - back? b) write - aside? c) write - through? d) nessuna delle precedenti Perche?: 1.9 ) Data una memorie Dinamica da 16Mbit organizzata in 1Mx16bit. a) Si traccino i diagrammi temporali per un ciclo generico di Memory_Write seguito da un Memory Read. Si evidenzino il bus Dati e il bus Indirizzi specificandone il numero di linee nonché i segnali di controllo che si ritengono indispensabili per gestire una memoria dinamica. a) Timing DRAM specificata: un ciclo di accesso in Write e Read Address Data Ras Cas /WE ESD I&II -2002/2003 4

5 1.10) Un computer uniprocessore può operare sia in modo scalare che in modo vettoriale. In modo vettoriale il computer è 10 volte più veloce rispetto alla modalità scalare. Un programma di benchmark impiega un tempo T per essere eseguito su questo computer. Di questo tempo il 40% è in modalità vettoriale mentre il rimanente è in modalità scalare. a) Calcolare lo speed-up effettivo nelle circostanze sopra menzionate usando come comparazione il computer in modalità non vettoriale. b) Calcolare la percentuale di codice del programma in esame che è stata vettorializzata (compilata in maniera tale da poter usare la modalità vettoriale). ESD I&II -2002/2003 5

6 DOMANDA JOLLY J.1) Si assuma di avere un hard disk da 96GB. Esso è realizzato con 8 piatti e 16 superfici da 128 settori per traccia (ogni settore è da 512 byte). Il disco ruota a 7200 RPM con un tempo di seek medio di 10 msec. (a) Quale è il data rate in read o write del disco espresso in Byte/Secondo? (incluso il tempo medio di seek, la latenza rotazionale media e read/write continuati su 8 superfici del cilindro) (b) Un audio CD ( mode x1= Byte/sec) viene letto a 12x su un lettore; quale è il transfer rate dei dati? (c) Basandosi sui data rate derivati dai punti (a) e (b) quanto si impiega per salvare un CD audio da 74 min. sull hard disk? (Si assuma che i data possano essere letti il più velocemente possibile dal CD e salvati con il data rate medio dell hard disk senza nessun ritardo addizionale.) (d) Quanti CD da 74 min. possono essere memorizzati sull hard-disk? 2^ ESD I&II -2002/2003 6

7 PARTE 2 : ESD II 2.1) Qual è l ordine di grandezza della larghezza di banda di un bus PCI a 33MHz?? a) 1MB/s? b) 10MB/s? c) 50MB/s? d) 100MB/s Con quale ampiezza del bus dati?: 2.2) Barrare le affermazioni che sono vere:? a) In condizioni statiche le logiche CMOS consumano meno delle TTL? b) Le logiche TTL sono più immuni al rumore delle logiche CMOS? c) Le logiche TTL possono pilotare ingressi CMOS ma non viceversa 2.3) Quale delle seguenti famiglie di componenti è la più lenta: a) AC b) ABT c) ALS d) HC e) HCT 2.4) Quale è la percentuale di cross talk di due linee S1 e S2 (come da disegno) che hanno una impedenza caratteristica Zo di 60Ohm ed una impedenza di accoppiamento Zc di 180Ohm. S1 S2 2.5) Dato un bus sincrono di tipo PCI, di cui si è interessati al solo comportamento dei seguenti segnali: AD bus indirizzi/dati C/BE# command/byte enable FRAME# segnale di controllo: attivo durante tutto un ciclo IRDY# segnale di controllo: indica che l iniziatore è ready DEVSEL# segnale di controllo: indica che il target ha decodificato il ciclo TRDY# segnale di controllo: indica che il target è ready Si disegni un ciclo di read di 4 word in modalità burst: ESD I&II -2002/2003 7

8 T1 T2 T3 T4 T5 T6 T7 T8 Clock AD C/BE# FRAME# IRDY# DEVSEL# TRDY# 2.6) Qual è la funzione dei segnali /PSEN e /EA presenti nei microcontrollori della serie 8051?. 2.7) Si completino le seguenti affermazioni : a) L 8259 dispone di ingressi per sorgenti di.. b) L 8237 dispone di. canali di c) L 8284 ha la funzione di.. d) L 8288 serva a controllare il. e) I segnali S0,S1 e S2 dell sono utilizzati dall. 2.8) Dati un Latch ed un 3-State Buffer si risponda alle seguenti domande: a) in che cosa si assomigliano e in che cosa si distinguono: ESD I&II -2002/2003 8

9 b) che uso si può fare di questi due dispositivi in un architettura di un unità centrale di un PC: 2.9) Si prenda in considerazione un bus con N slot su cui è inserito un modulo per slot. Lo si immagini, come una serie di linee di trasmissione con impedenza Zb e ritardo Tb tra gli slot; mentre ogni slot e relativo modulo connesso sono modellati come un pezzo di linea di trasmissione (stub) con impedenza Zs e ritardo Ts e relativo carico Zx. Se si assume che: Zb=Zs=80Ohm C=120 pf/m Stub lunghi 10cm Zx=20pF Distanza tra gli slot: 2 cm Numero di slot N=8 Zx Zs,Ts Zb, Tb Assumendo lo stub ed il modulo come una capacità concentrata si calcoli nel caso che tutti gli slot siano occupati: a) L impedenza del bus b) La velocità di propagazione c) Alcune considerazione su queste linee e sulle caratteristiche del driver che devono pilotarle ESD I&II -2002/2003 9

10 2.10) Si completi il diagramma del circuito logico di interfaccia tra la CPU e le memorie utilizzando il minor numero di porte NAND a 2 ingressi. La mappa della memoria è la seguente: h 0FFFF h SRAM h 2FFFF h EPROM D0000 h DFFFF h SRAM E0000 h FFFFF h EPROM D0..D7 A0..A15 /WE /OE /CE SRAM 64KB CPU D0..D7 D0..D7 A0..A15 SRAM 64KB /WE A0..A19 /OE /CE D0..D7 EPROM A0..A16 128KB /MemR /OE /MemW /CE D0..D7 EPROM A0..A16 128KB /OE /CE ESD I&II -2002/