LEZIONE 21. Software modificabile facilmente, quindi è facile modificare il comportamento

Transcript

1 1 Cenni sull architettura degli apparati di rete Router di 1 a generazione: PC modificati NIC Network Interface Card Terminazione della linea - Livello PHY - Ricezione a livello di bit Processing a livello Data-Link - Livello Data Link - Decapsulamento, ecc. 2 3 Shared Bus Sistema operativo buffers Ogni pacchetto transita 2 volte sul bus Router di 2 a generazione 4 Queuing, Queuing Shared Bus Spesso con forwarding caches Fino ad inizio 1990 Capacità inferiore a 500Mbps Bottleneck: - bus condiviso - accesso a memoria - capacità di processing Ogni pacchetto transita 1 volta sul bus PCI (classic): 133MBps (32 bit, 33MHz) Sistema operativo PCI (enhanced): 266/533MBps (32/64 bit, 66MHz) PCI-X 1.0: 1GBps (64 bit, 133MHz) PCI-X 2.0 (uncommon): 2.15/4.3GBps (64 bit, 266/533MHz) PCI-E: 8GBps (250Mbps per lane, Full Duplex, max 16 lanes) Inizio 1990 Capacità circa 5Gbps Bottleneck: - bus condiviso - accesso a memoria Router di 2 a generazione: fast/slow path Panoramica sulle principali architetture e problematiche degli apparati di rete Prima generazione Partiamo dalla storia (perchè in giro ci sono ancora apparati del genere): i primi apparati di rete non erano altro che webstation con software a bordo dell'apparato. L'architettura dunque era quella di un normalissimo PC in cui sono presenti - interfacce di rete (PHY: parte di componentistica che sta "attaccato al filo e trasforma il segnale in bit - MAC: passa dai bit alle trame) - la trama viene presa e messa sul bus - dal bus si passa in memoria (continua >) Interconnect riceve pacchetti quando linecard non riesce a inviarli a porta di uscita di tipo MIPS o equivalente è una parte della memoria 500 Mbps 5 Gbps e memoria separate Slow Path Fast Path La capacità della card di controllo diventa secondaria Gli sforzi vengono concentrati nell ottimizzazione del Fast Path LEZIONE 21 Viene lanciata una interrupt e viene servito il nuovo pacchetto, quindi ho: - - Sistema operativo ad hoc - (tipo quella fatta sul PC, ma organizzata meglio) Il software capisce dove deve andare il pacchetto, lo spedisce verso la scheda di destinazione che lo trasforma in bit che usciranno sul livello fisico. Software modificabile facilmente, quindi è facile modificare il comportamento del nodo. Prima domanda: ma se sostanzialmente i primi router erano PC "ricarrozzati", perchè non potevamo far fare le stesse cose a una workstation di Linux? Perchè il sistema operativo viene fatto in base alle funzionalità della macchina stessa, ottimizzato per riuscire a lavorare bene col traffico di rete. Il SO di un PC è invece ottimizzato per gestire i programmi applicativi. Il software dunque è progettato per lavorare bene anche con poca memoria e per sopperire alle mancanze di HW. Gli apparati di prima fascia ci sono ancora per i "poveracci". Spesso, in questi apparati, ci vanno a finire processori Intel perchè la stessa Intel "ha imposto" un ciclo di vita per i propri processori. Ci si è resi conto che se il traffico aumentava, i router non erano più in grado di riuscire a elaborare i pacchetti. Si tenga ad esempio conto che un PC, opportunamente carrozzato, ora riesce a elaborare 50 Gbit di traffico. Limiti della prima generazione (colli di bottiglia): - bus condiviso: i pacchetti ci passano sopra due volte. Siccome non riesco a fare burst perdo un sacco di tempo in fasi di preparazione, anche se c'è DMA - accesso a memoria: bisogna accedere a ulteriori strutture dati che stanno in memoria - capacità di processing L'idea che sta dietro ai router di 2a generazione è quella che prevede la distribuzione del traffico su N unità di elaborazione. I router non hanno più schede tradizionali NIC, ma sono diventate "ciccione" e hanno un sacco di componenti. C'è ad esempio un packet processor che è una dedicata al processamento dei pacchetti, una memoria locale e una routing. Le linecard sono dunque in grado di fare la maggior parte del processing. Buon miglioramento, in quanto il bus è ancora condiviso, ma i pacchetti passano tra linecard sgravando il bus. Apparati ancora abbastanza comuni. Il packet processor è diverso a seconda delle prestazioni che vogliamo avere (e a quanto vogliamo spendere): si passa dalle classiche Intel a dedicate (che magari aiutano nella cifratura dei pck, o nel trovare pattern) oppure usare ASIC (chip adatti per fare quelle 3-4 funzioni per cui è progettato: capiamo cosa deve fare il pck proc e lo integriamo su un ASIC) che tipicamente sono i più veloci, al contrario degli altri che sono più flessibili. Usando ASIC se ho a che fare con pacchetti IPv6 i packet processor possono prevedere hook che se si accorgono di avere a che fare con roba ignota mandano tutto alla centrale (ovviamente degradando le prestazioni). centrale utile dunque quando non riesco a trattare pacchetti sul pck processor e per coordinare il lavoro delle linecard (OSPF girerebbe sulla centrale che coordina l'apparato, per far sì che le varie linecard siano coerenti). indipendenti l'una dall'altra Grazie alla loro architettura, nei router 2GEN si è introdotto il concetto di fast-slow path, riferendosi al percorso che fa il pacchetto prima di essere buttato fuori sull'interfaccia di uscita. Fast path e slow path sono rappresentati sulla slide. Apparte la storia IPv6/IPv4 c'è anche il caso in cui un utente non è autorizzato a far passare determinato traffico (rete del Poli solo traffico HTTP 80: il primo pacchetto della sessione viene inviato alla che decide se farlo passare o meno, gli altri pacchetti di quella sessione subiranno lo stesso trattamento ed è inutile farli di nuovo passare dalla ma mi basta salvare un'informazione sulla linecard). In ottica di ottimizzazione conviene sempre concentrarci sul fast path, ottimizzare lo slow path non è convenientissimo.

2 Router di 3 a generazione Switching Fabric Capacità di trasferimenti multipli sulla Switching Fabric Supervisor ^ Possono essere TCAM Fine 1990 Capacità (iniziale) circa 50Gbps Bottleneck: - accesso a memoria - processing (forwarding + ) Nei router 3GEN la grossa differenza è la matrice di commutazione: il nostro bus, che era una struttura condivisa tra le varie linecard (fenomeni di contesa, fase di arbitraggio... però posso usare componenti molto comuni e poco costosi) viene rimpiazzato dalla switching fabric. Anche qui prestazioni in base a quanto voglio spendere. Memoria sempre un bottleneck in quanto ho tempi di accesso spropositati. I throughput sarebbero anche alti, il grosso è la latenza. Negli apparati si cerca di memorizzare le informazioni più critiche in zone di memoria particolari: più piccole e decisamente più veloci. Gli apparati di fascia più alta dunque hanno diversi tipi di memoria. 5 Switching Fabric (or Crossbar) La switching fabric è una matrice righe-colonne in cui sono in grado di cortocircuitare direttamente una linecard con un percorso ingresso uscita a seconda dei percorsi che voglio far fare. (non si è visto nel dettaglio come sono fatte, si può saltare) Switching Fabric Arbiter Problematiche di arbitraggio Introduzione dello Switching Arbiter - decisioni molto veloci (velocità pari al throughput aggregato) - necessità di input/output buffer - integrazione con meccanismi di QoS 6 Switching Fabric: Queuing Switching Fabric Speedup: N Velocità di accesso ai buffer: N*R La velocità di accesso ai buffer può essere ridotta arbitrando l accesso alla Switching Fabric Questo porta a creare architetture con memorizzazione distribuita (output + qualche altro posto) Altra soluzione: limitare la velocità di accesso ai buffer, e, in caso di contesa grave, scartare il pacchetto 7 Numero ingressi: N Velocità di ogni ingresso: R Switching Fabric: Queuing 8 Arbiter Switching Fabric Speedup: 1 (non dipende dal numero di porte) Velocità di accesso ai buffer: R Head-of-Line Blocking Si dimostra che con pacchetti distribuiti uniformemente, l utilizzazione max è 58.6% HOL Blocking: il pacchetto fucsia non può essere trasmesso anche se la porta fucsia è libera, perchè il pacchetto giallo che lo precede è bloccato Necessità di un arbitro per decidere quale dei pacchetti gialli ha diritto ad essere trasmesso - random (necessario un random engine) - round-robin (necessario un puntatore all ultima uscita servita) - longest queue (necessario indicatori di occupazione) - least served (necessario un service time per input)

3 Switching Fabric: Virtual Queuing Switching Fabric Speedup: 1 Velocità di accesso ai buffer: R Risolve l Head-of-Line Blocking Ad ogni ingresso viene mantenuta una coda per uscita Ad ogni ciclo il controllore decide quali VOQ possono inoltrare un pacchetto e configura la crossbar In IQ la scelta ad ogni ciclo è tra N pacchetti HoL In VOQ è tra N 2 pacchetti HoL Arbiter Algoritmo efficiente per configurare la CrossBar Dato un grafo di richieste (da ogni ingresso fino a N archi) estrarre un sottografo non output blocking Attenzione: anche in VOQ da ogni ingresso (con N HoL) può partire un solo pacchetto 9 Switching Fabric: Buffered Fabric Inserisce il buffering all interno della crossbar Se due input port vogliono accedere allo stesso output, uno dei due pacchetti verrà memorizzato nei buffer interni alla Fabric L arbitro dovrà essere in grado di pilotare la scelta Criticità nella gestione di QoS (la scelta diventa complessa) Speed-up: può essere 1 Costoso a meno di memorie on-chip, che sono necessariamente piccole Soluzioni ibride (IQ, OQ, ) Difficili da analizzare, ma comuni in pratica 10 More recent trends Scalability Multi-chassis routers Flexibility By far the most important issue Routers are no longer pure routers, as many other functions are being added that do not belong to L3 DHCP server, NAT, ACL (at layer 4 and beyond), firewalls, network monitors (e.g., NetFlow), etc. Service cards are becoming increasingly common Mostly for security purposes Network processors or even general purpose processors Reduce the total cost of ownership compared to discrete (dedicated) appliances Dopo questa 3GEN di apparati, la nuova frontiera sono gli apparati multi-chassis. Questi apparati servono perchè i telecom provider passano da un'architettura di rete di tipo telefonico a un'architettura IP. Si risparmia sugli apparati ma si complica a dismisura la gestione della rete (perchè ho più apparati). Per telefonare, infatti, ho una centrale telefonica in tutto il Politecnico. Apparati di rete invece ce ne sono sparsi 500. Globalmente costano meno, ma ne abbiamo tanti. Si cerca dunque di tornare a un modello con pochi apparati, più facile da gestire: apparati multi-chassis. Ad esempio il Piemonte può concentrare tutto il suo traffico su un apparato multichassis. 11 s: example (logical view) Porte fisiche. Un primo livello di componenti che si occupano di. Forwarding. Funzionalità più avanzate. Modulo di queuing per aspettare di inviare sulla matrice di commutazione. Arbitri. Courtesy of Cisco Systems, Cisco MDS 9000 Family Switch Architecture. Available online at: _White_Paper.html 12

4 s: example (physical view) Esempio reale di linecard. Sul disegno sono evidenziati i chip che fanno le diverse funzioni. La parte di forwarding è abbastanza complicata, fatta in ASIC e quindi dissipa un sacco. 16-Port 1/2-Gbps Non Over-Subscribed, Non-Blocking 13 s: example (physical view) Anche qui dissipatori belli grandi. Over-Subscribed: utilizza la tecnica del multiplexing statistico. Siccome non succede mai che c'è traffico su tutte le porte posso rilassare un attimo le specifiche su alcuni punti. Tutti questi apparati hanno il grosso problema dei consumi 32-Port 1/2-Gbps Host-Optimized Over-Subscribed, Non-Blocking 14 Crossbar: example normalissima che però ha funzioni di crossbar. Il "chippone" scalda parecchio. Cisco MDS 9513 Crossbar Switch Fabric Module 15 Supervisor: example Supervisor: scheda di gestione che alla fine della fiera è un'altra linecard. Più tipi di supervisor a seconda delle esigenze. Cisco MDS 9000 Supervisor-1 and Supervisor-2 modules 16

5 Service card: example Service card: scheda che "fa tutto". Utilizzata per mettere firewall e applicativi abbastanza complessi. E' l'equivalente di un PC "inbox". Cisco MDS Port 1/2-Gbps Storage Services Module 17 Cisco Chassis 16-slots, 40 Gbps/slot è 640Gbps è 1,28Tbps (commercial) Apparato di fascia alta. 187 Kg 180 cm Chassis fully configured, using all card slots, ACinput power shelf, and 3 AC-input power supplies 4800W maximum 3 AC-input power supplies N+1 redundancy Cisco CSR-1 Chassis from 320-Gbps, 640-Gbps, and 1.2-Tbps Slots with 40 Gbps Multi-chassis, from 1,2 to 92 Tbps Max 72 chassis per linecard Max 8 chassis per fabric switching Chassis connessi insieme in modo da sembrare logicamente lo stesso apparato 19 Trends in Technology, Routers & Traffic Line Capacity 2x / 7 months User Traffic 2x / 12months Router Capacity 2x / 18months Moore s Law 2x / 18 months DRAM Random Access Time 1.1x / 18months Source: Nick McKeown, Network s and their memory, Network Workshop, Madrid, Feb

6 Maggiori problematiche attuali i Nuovi servizi che richiedono per-packet processing Memoria QoS, VPN, Header translation (NAT), L7 Classification, L7 inspection (es. sicurezza), Mobilità (?) Maggiori velocità di linea è aumento delle capacità di buffering Non è un problema sostanziale Tempi di accesso Negli ultimi anni il tempo di accesso alla memoria è rimasto sostanzialmente costante Cache in SRAM, Store in DRAM non è utilizzabile Il cache miss non è tollerato Questo assunto inizia a subire alcune critiche Nuove architetture distribuite Possibilità di suddividere il processamento su più blocchi elementari distribuiti Consumo e dissipazione termica Alcuni apparati arrivano a consumare 1200W per ogni linecard 21