macchina di von Neumann ed altro

Transcript

1 macchina di von Neumann ed altro

2 dovuto a von Neumann anni 40 astrazione semplice ma potente standard di riferimento per le architetture tradizionali architetture non tradizionali: parallele, distribuite, supercomputer ecc. Gen 2003 IGEA

3 dispositivo di calcolo formato da componenti autonome che colloquiano tramite un sottosistema di comunicazione denominato bus BUS Gen 2003 IGEA

4 il bus consente la comunicazione fra due componenti alla volta il suo uso è esclusivo Gen 2003 IGEA

5 può essere immaginato come un insieme di conduttori, ciascuno capace di trasmettere un bit il numero di conduttori determina il parallelismo del bus la trasmissione avviene in maniera sincrona, cadenzata da un apposito segnale clock del bus (o di sistema), centinaia di MHz bus a 16 bit Gen 2003 IGEA

6 il bus è in realtà composto da tre bus più specifici bus controlli bus indirizzi bus dati ciascuno di essi è dedicato alla trasmissione di una particolare tipologia di informazione controlli indirizzi dati Gen 2003 IGEA

7 due componenti fondamentali, CPU e memoria un numero imprecisato di interfacce verso periferiche di ingresso/uscita (I/O) CPU interfaccia I/O BUS memoria interfaccia I/O Gen 2003 IGEA

8 visione logica: sequenza monodimensionale di celle, dette parole (word) ogni parola contiene un numero costante e prefissato di bit (8, 16, 32, 64 ) visione fisica: sequenza monodimensionale di byte ogni byte è contraddistinto da un indirizzo (intero non negativo, ad iniziare da 0) è destinata a contenere dati e programmi Gen 2003 IGEA

9 frammento di memoria sono mostrate tre parole (32 bit, 4 byte), agli indirizzi 8908, 890C e 8910 indirizzi in esadecimale Gen 2003 IGEA A 890B 890C 890D 890E 890F

10 accesso casuale, sulla base dell indirizzo detta RAM (random access memory) volatile deve essere continuamente alimentata per garantire la permanenza delle informazioni tempi di consultazione (lettura) e di modifica (scrittura) piuttosto contenuti 50 ns dimensione tipica in PC moderni 512 MB Gen 2003 IGEA

11 1. la RAM riceve richiesta di lettura tramite il bus controlli 2. il bus indirizzi contiene l indirizzo della parola cui si vuole accedere 3. si copia sul bus dati il contenuto della parola selezionata la lettura non è distruttiva tutto viene cadenzato dal clock di sistema Gen 2003 IGEA

12 1. la RAM riceve richiesta di scrittura tramite il bus controlli 2. il bus indirizzi contiene l indirizzo della parola cui si vuole accedere in scrittura 3. il bus dati contiene l informazione che si vuole memorizzare nella parola 4. la RAM copia nella parola selezionata i dati presenti sul bus dati la scrittura è distruttiva (il contenuto precedente viene perso) tutto viene cadenzato dal clock di sistema Gen 2003 IGEA

13 che relazioni esistono fra il numero di bit a del bus indirizzi e il numero di celle M di memoria? a dlog 2 Me il numero di bit d del bus dati e il numero di bit w di una parola di memoria? d = w in realtà sono relazioni solo consigliate Gen 2003 IGEA

14 central processing unit o unità di elaborazione centrale o processore contiene tutta la capacità elaborativa della macchina costruita con tecnologia VLSI milioni di transistor per pollice quadrato esempi Intel 8080, 8086, 80286, 80386, 80486, Pentium Zilog Z80 family Motorola 6502, 68000, 68020, 68030, 68040, IBM/Apple/Motorola PowerPC, G3, G4 SUN SPARC, SuperSPARC, UltraSPARC Gen 2003 IGEA

15 RD RI RIC R A RS ALU RD RI RIC PC registro dati r. indirizzi r. istruzione corrente program counter PC GU R1 A r. aritmetico accumulatore clock RS ALU r. di stato unità aritmetico-logica GU unità di governo registro: cella di memoria ad accesso rapido Gen 2003 IGEA

16 RD RI RIC PC contiene dati da/per RAM direttamente interconnesso al bus dati contiene l indirizzo RAM cui si vuole accedere direttamente interconnesso al bus indirizzi durante l esecuzione di un programma, contiene l istruzione da eseguire durante l esecuzione di un programma, contiene l indirizzo RAM della prossima istruzione da eseguire Gen 2003 IGEA

17 R1 A RS ALU secondo operando per la ALU primo operando per la ALU risultato operazioni ALU informazioni sull esito dell ultima operazione fatta dalla ALU bit Z (zero), O (overflow), C (carry), N (negativo) organo preposto alle operazioni aritmetiche (le quattro operazioni) e logiche (confronti, operazioni bit a bit) Gen 2003 IGEA

18 GU clock coordina il funzionamento dell intera CPU emanando gli opportuni comandi opera attraverso il ciclo infinito fetch-decode-execute direttamente interconnessa al bus controlli genera segnale di riferimento per la sincronia delle operazioni della CPU frequenza 2 4 GHz, più alta di quella del clock di sistema (un ordine di grandezza) Gen 2003 IGEA

19 istruzione macchina = codice operativo + operando/i es.: = (somma ad A il contenuto della cella di indirizzo ) repertorio istruzioni = tabella di codici operativi, a ciascuno dei quali è associato un comportamento specifico della GU programma: sequenza di istruzioni macchina eseguite ordinatamente, tranne nei casi di istruzioni di salto Gen 2003 IGEA

20 tipiche istruzioni macchina somma/differenza/prodotto/divisione fra A e il contenuto di una cella di memoria salto condizionato/incondizionato operatori bit a bit (avanzati) copiatura valori fra registri CPU e RAM copiatura/spostamento valori fra celle RAM aritmetica floating point (talvolta non disponibile) linguaggio assembler usa codici mnemonici in luogo dei codici operativi richiede assemblatore Gen 2003 IGEA

21 indirizzo C C C istruzione/dato load 2008 store 200C load 2004 jpz 1028 sub 2008 store 2004 load 200C mult 2000 store 200C jp 1008 nop a b 1 commento [200C] = 1 (iniz. ris. parz.) A = b if b = 0 salta a 1028 A = A - 1 b = A A = [200C] (carica ris. parz.) A = A * a [200C] = A (salva ris. parz.) salta a 100C il lavoro è fatto valore a a b valore b, progressivamente decrementato costante 1 risultato parziale/finale

22 eseguito continuamente da GU ciclo infinito fetch = recupera dalla RAM la prossima istruzione da eseguire decode = decodifica (interpreta) il suo codice operativo execute = esegue quanto previsto, dando direttive alle componenti della CPU Gen 2003 IGEA

23 1. RI = PC 2. PC = PC + 4 (o altro) 3. GU emana segnale lettura su bus controlli 4. RD riceve istruzione attraverso bus dati 5. RIC = RD Gen 2003 IGEA

24 GU confronta il codice operativo in RIC con i codici operativi in repertorio se non presente il programma si arresta GU emette opportune direttive per eseguire quanto previsto il repertorio contiene in forma tabellare la sequenza di operazioni elementari corrispondenti a ciascun codice operativo Gen 2003 IGEA

25 Complex Instruction Set Computer (CISC) molte istruzioni ciascuna istruzione può richiedere molti cicli di clock per essere completata CPU Intel Reduced Instruction Set Computer (RISC) poche istruzioni almeno una istruzione per ogni ciclo di clock CPU Sparc, PowerPc Gen 2003 IGEA

26 cache costruita con tecnologia avanzata (e costosa), ha prestazioni elevatissime ( 5ns) usata per la memorizzazione di dati frequentemente utilizzati L1 ( KB) interna al processore L2 ( KB) esterna al processore ROM, read-only memory ad accesso casuale ma di sola lettura, permanente, usata dal computer in fase di avvio è in realtà programmabile, es. BIOS VRAM, video RAM di tipo RAM per la memorizzazione raster del video Gen 2003 IGEA

27 consentono l input/output (I/O) di dati e programmi prevedono in genere organi elettro-meccanici costanti di tempo alte! sono gestite da opportuni controller ogni computer prevede varie periferiche di I/O Gen 2003 IGEA

28 schermo (O), mouse (I), tastiera (O) memoria secondaria (I/O): hard/floppy/zip disk, cd, dvd, DAT stampante/plotter (O), scanner (I), digitizer (I), videocamera (I) modem (I/O), scheda di rete (I/O) tutto ciò che può essere collegato alle varie porte seriale/ps2, parallela, USB, IR, firewire, Ethernet, modem/fax, SCSI, video, audio Gen 2003 IGEA

29 lenta (ms), permanente, alta capacità, basso costo per bit la RAM, per contrapposizione, è detta primaria o principale tecnologia magnetica HD (hard disk) 30 GB DAT (digital audio tape) 10 GB ZIP 250 MB FD (floppy disk) 1.44 MB prossimi all estinzione? tecnologia ottica (tempi scrittura >> tempi lettura) CD 700 MB DVD 17 GB Gen 2003 IGEA

30 CPU memoria BUS interfaccia I/O interfaccia I/O controllano periferiche di I/O ogni periferica è controllata da un opportuna interfaccia connesse al bus (direttamente) e alle periferiche (mediante porte) contengono unità di controllo dell interfaccia registro di stato registro dati Gen 2003 IGEA

31 BUS r. dati reg. dati e reg. di stato: bus dati unità di controllo: bus indirizzi e controllo r. stato u. controllo Gen 2003 IGEA

32 comunicazioni I/O controllo di programma (scarsamente usato per la sua intrinseca inefficienza) un programma si sincronizza con la periferica e la attende interruzione quando la periferica è pronta interrompe il normale funzionamento della CPU DMA (direct memory access) la periferica scambia dati direttamente con la RAM senza disturbare la CPU Gen 2003 IGEA

33 PC elaborazione personale e privata workstation elaborazione professionale (CAD/CAE) minicomputer elaborazione locale in medie/grandi imprese mainframe elaborazione di massa in grandi imprese supercomputer elaborazione di elevata complessità in ambienti di ricerca Gen 2003 IGEA

34 This document was created with Win2PDF available at The unregistered version of Win2PDF is for evaluation or non-commercial use only.