Comunicazione parallela asincrona

Transcript

1 1.1 Generalità Comunicazione parallela asincrona Comunicazione parallela asincrona Generalità Configurazione Listato assembler Esempio d impiego Generalità Communic è un progetto sviluppato in ASIM proposto come esempio agli studenti durante il corso di Calcolatori Elettronici II. Nella sua versione originale Communic implementa un protocollo di trasmissione sincrona tra due sistemi gemelli. Naturalmente, il fatto che la comunicazione sia sincrona si ripercuote nell impossibilità di comunicazione tra sistemi di velocità differente. Nel presente capitolo si vuole mostrare come è possibile ottenere una trasmissione parallela asincrona. 1.2 Configurazione Come già detto obiettivo del presente progetto è far comunicare due sistemi gemelli, fig Ciascun sistema, fig. 1.2, consta di un processore Motorola 68000, di una memoria, di una tastiera, di un video e di una PIA utilizzata per la comunicazione parallela. Figura 1.1 In figura 1.2 è mostrata la configurazione ASIM per questa simulazione, mentre di seguito è riportata la configurazione dei singoli componenti: 1

2 1.2 Configurazione SISTEMA 1 CHIP Name: MEMORY Type: MMU/BUS. Identif: 01. BUS: Addres 1: Address 2: Com1: Com2: Com3: Com4: 0000 CHIP Name: M68000 Type: CPU. Identif: 02. BUS: Addres 1: Address 2: Com1: Com2: Com3: Com4: CHIP Name: TERMINAL Type: Device. Identif: 03. BUS: Addres 1: Address 2: Com1: Com2: Com3: Com4: CHIP Name: M6821PIA Type: Device. Identif: 04. BUS: Addres 1: Address 2: Com1: Com2: Com3: Com4: SISTEMA 2 CHIP Name: MEMORY Type: MMU/BUS. Identif: 05. BUS: Addres 1: Address 2: Com1: Com2: Com3: Com4: CHIP Name: M68000 Type: CPU. Identif: 06. BUS: Addres 1: Address 2: Com1: Com2: Com3: Com4: CHIP Name: TERMINAL Type: Device. Identif: 07. BUS: Addres 1: Address 2: Com1: Com2: Com3: Com4: CHIP Name: M6821PIA Type: Device. Identif: 08. BUS: Addres 1: Address 2: Com1: Com2: Com3: Com4: Osserviamo che: Al terminale sono associati due livelli di interruzione: 1 Interruzione per Enter associata alla linea 1 => autovettore 25 => mappata a 254=100=$64=>Indirizzo di ISR $ Interruzione per Buffer Full associata alla linea 2 => autovettore 26 => mappata a 104=$68=>Indirizzo di ISR $8600 Alla PIA sono associati due livelli di interruzione: 2

3 1.2 Configurazione 1 Interruzione su linea IRQA, abilitata, associata alla linea 3 => autovettore 27 => mappata a 108=$6C=>Indirizzo di ISR $ Interruzione su linea IRQB, disabilitata, associata alla linea 4 => autoverrore 28 => mappata a 112=$70=>Indirizzo di ISR $8700 I due dispositivi PIA sono collegati come in figura 1.3. Ulteriori informazioni sono ricavabili dai commenti al codice da caricare nei processori dei due sistemi. MOTOROLA TERMINAL MMU/BUS 10K RAM 8K ROM M6821PIA M6821PIA MMU/BUS 10K RAM 8K ROM MOTOROLA TERMINAL Figura 1.2 3

4 Listato assembler PORTO A CA1 CA2 8BIT DATO PORTO B CB1 CB2 PORTO B CB1 CB2 8BIT DATO PORTO A CA1 CA2 Figura Listato assembler Il programma serve a provare la configurazione "communic asincrona" costituita da due sistemi simmetrici ciascuno con un processore M68000, una ROM di 8K (addr $0-$1FFF), una RAM di 10K (addr $8000-$A7FF), un device parallelo PIA mappato a $2004, un device seriale di tipo TERMINAL mappato a $2000. I due PIA sono interconnessi e mediante un protocollo di handshaking consentono ai due sistemi di scambiarsi i caratteri digitati sul dispositivo TERMINAL. I device interagi- scono con i rispettivi processori mediante le linee di interruzione. In particolare il dato immesso da tastiera e'acquisito mediante interruzione (liv.1,autovettore 25 mappato in area ROM alla locazione $64 che punta alla ISR posta all'indirizzo $8500 in area RAM e inviato alla sezione A del dispositivo parallelo PIA per la trasmissione verso il dispositivo PIA connesso all'altro sistema. Il carattere ricevuto dal PIA e'gestito mediante interruzione. All'arrivo dell'interrupt la ISR lo acquisisce e lo invia al terminal per la visualizzazione.l'interruzione e'associata all'interrupt di liv. 3, #vect 27 mappato a $6C della ROM con ISR a $8700. NAME communic ;tale direttiva non e'allo stato supportata dall'assemblatore ORG $8200 PIADA EQU $2004 ;indirizzo di PIA-A dato, usato in input PIACA EQU $2005 ;indirizzo di PIA-A stato/controllo PIADB EQU $2006 ;indirizzo di PIA-B dato, usato in output PIACB EQU $2007 ;indirizzo di PIA-B controllo 4

5 Listato assembler TERD EQU $2000 ;indirizzo di TERMINAL registro dato TERC EQU $2001 ;indirizzo di TERMINAL registro Stato-Controllo BEGIN JSR DVAIN ;inizializza PIA porto A JSR DVBOUT ;inizializza PIA porto B JSR DVTER ;inizializza terminal MOVE.W SR,D0 ;legge il registro di stato ANDI.W #$D8FF,D0 ;maschera per reg stato (stato utente, int abilitati) ORI.w #$8000,D0 ;messa per provare il bit di trace MOVE.W D0,SR ;pone liv int a 000 add d0,d1 ;messa per provare il bit di trace LOOP JMP LOOP ;ciclo caldo dove il processore attende interrupt INIZIALIZZAZIONE DELLA PIA: PORTO A CRA Controllo CA1: interruzioni abilitate su IRQA, CA1 sensibile a fronte 1->0 Accesso a DRA: il prossimo accesso ad indirizzo pari è per PRA Contollo CA2: linea di uscita, diviene alta su fronte attivo di CA1 e si riabbassa a seguito ad una lettura da PRA DRA=0 => PORTO A PORTO DI INGRESSO DVAIN MOVE.B #0,PIACA ;seleziona il registro direzione del porto A, prossimo ;accesso ad indirizzo pari =>DRA MOVE.B #$00,PIADA ;DRA=0 : pone le linee di A a linee di input MOVE.B #% ,PIACA ; MOVE.B PIADA,D0 ;lettura fittizia per inizializzare CA2 a 0=> CB1 della PIA ;gemella a 0=>CRB7 sulla PIA gemella a 1 RTS 5

6 Listato assembler INIZIALIZZAZIONE DELLA PIA: PORTO B CRB Controllo CB1: interruzioni disabilitate su IRQB, CB1 sensibile a fronte 1->0 Accesso a DRB: il prossimo accesso ad indirizzo pari è per PRB Contollo CB2: linea di uscita, diviene alta su fronte attivo di CB1 e si riabbassa a seguito a scrittura su PRB DRB=1 => PORTO B PORTO DI USCITA DVBOUT MOVE.B #0,PIACB ;seleziona il registro direzione di PIA porto B MOVE.B #$FF,PIADB ;pone le linee di PIA B a linee di output MOVE.B #% ,PIACB RTS INIZIALIZZAZIONE DEL TERMINALE: CNTRL Abilita interruzioni su Buffer full Abilita interruzioni su Enter Pulisci schermo Pulisci buffer tastiera Abilita tastiera Abilita echo Stato di buffer full Stato di Enter inviato DVTER MOVE.B #$3f,TERC ;seleziona indirizzo stato/controllo RTS ISR per la gestione dato proveniente dalla tastiera di TERMINAL e spedito, per tramite del PIA porto B, all'altro sistema. ISR associata all'interrupt di liv. 1, #vect 25 mappato a $64 della ROM con ISR a $8500 ORG $8500 ricevi da tastiera INT1 MOVE.L A0,-(A7) push di A0,A1,A2,D0,D1 in stack supervisor MOVE.L A1,-(A7) MOVE.L A2,-(A7) MOVE.L D0,-(A7) MOVE.L D1,-(A7) MOVEA.L #TERD,A0 6

7 Listato assembler MOVEA.L MOVEA.L #PIADB,A1 #PIACB,A2 INPUT MOVE.B (A0),D0 acquisisci dato da terminal trasferisci il carattere letto alla PIA-A con handshaking MOVE.B (A1),D1 ;fittizia CRB7=0 MOVE.B D0,(A1) ;Dato su bus di PIA porto B,CB2: 1->0 ;CA1 porta gemella 1->0 genera interruzione ;coincide con segnale DATA READY ciclo2 MOVE.B (A2),D1 ;In attesa di DATA ACKNOWLEDGE ANDI.B #$80,D1 ;aspetta che CRB7 divenga 1 BEQ ciclo2 fine trasferimento e handshaking CMP.B #13,D0 ;Se il carattere ricevuto è ENTER BNE INPUT ;termina altrimenti prossimo carattere ORI.B #$1C,TERC ;riabilita tastiera,pulisce buffer e video MOVE.L (A7)+,D1 ;ripristino di D0,D1,A2,A1,A0 MOVE.L (A7)+,D0 MOVE.L (A7)+,A2 MOVE.L (A7)+,A1 MOVE.L (A7)+,A0 RTE ISR per buffer full: ricevuta una richiesta di interruzione per buffer full il processore la serve inviando tutti i 256 caratteri presenti nel buffer ISR a $8600 associata all'interrupt di livello 2 #vect (24+2) => mappato a 426 = 104 = $68 ORG $8600 INT2 MOVE.L A0,-(A7) push di A0,A1,A2,D0,D1 in stack supervisore MOVE.L A1,-(A7) MOVE.L A2,-(A7) MOVE.L D0,-(A7) MOVE.L D1,-(A7) MOVE.L D2,-(A7) MOVEA.L #TERD,A0 MOVEA.L #PIADB,A1 MOVEA.L #PIACB,A2 MOVE.B #255,D2 ;#caratteri da trasferire SWAP MOVE.B (A0),D0 ;acquisisci dato da terminal trasferisci il carattere letto alla PIA-A con handshaking trasferisci il carattere letto alla PIA-A con handshaking 7

8 Listato assembler MOVE.B (A1),D1 ;fittizia CRB7=0, CB2: 1->0 ;CA1 porta gemella 1->0 genera interruzione ;coincide con segnale DATA READY MOVE.B D0,(A1) ;Dato su bus di PIA porto B ciclo3 MOVE.B (A2),D1 ;In attesa di DATA ACKNOWLEDGE ANDI.B #$80,D1 ;aspetta che CRB7 divenga 1 BEQ ciclo3 fine trasferimento e handshaking DBRA D2,SWAP ;contatore di bit inviati ORI.B #$1C,TERC ;riabilita tastiera,pulisce buffer e video MOVE.L (A7)+,D2 ;ripristino di D0,D1,A2,A1,A0 MOVE.L (A7)+,D1 MOVE.L (A7)+,D0 MOVE.L (A7)+,A2 MOVE.L (A7)+,A1 MOVE.L (A7)+,A0 RTE La pia-a ha ricevuto un carattere dalla pia-b partner, interrompe il processore che con la ISR riceve il carattere e lo trasmette direttamente al proprio TERMINAL per la visualiz- zazione. ISR a $8700 associata all'interrupt di liv. 3 #vect 27 mappato a $6C della ROM ORG $8700 INT3 ANDI.B #% ,TERC ;disabilita: tastiera,cancella video,interruzioni su enter MOVE.L A1,-(A7) ;salvataggio registri MOVE.L A0,-(A7) MOVE.L D0,-(A7) MOVEA.L #TERD,A0 MOVEA.L #PIADA,A1 ;inizializzazione indirizzi device MOVE.B (A1),(A0) ;acquisisce carattere e lo trasferisce a Terminal ;lettura da PRA => CA2 = 0=>per la PIA partner ;CB1=0 => CRB7=1 : DATA ACKNOWLEDGE MOVE.L (A7)+,D0 ;ripristino registri MOVE.L (A7)+,A0 MOVE.L (A7)+,A1 ORI.B #$12,TERC RTE ;riabilita tastiera e interruzioni su enter 8

9 Esempio d impiego END BEGIN 1.4 Esempio d impiego Caricato il simulatore ASIM rel. 3.0 (nella versione per Windows 95/98), si apra il file COMMUNIC_PIA.CFG. Si inizializzino le memorie con il file COMMUNIC_PIA.MEM ed i processori con COMMUNIC_PIA.LIS. Impostando la velocità del sistema 1 ad 1 e quella del sistema 2 a 10 si ottiene la simulazione di figura 1.4 9

10 Esempio d impiego Figura