Periferiche CPU. Misure e Sistemi Microelettronici Sistemi 6-1 SREG. Data Bus Address Bus Control Bus

Transcript

1 Periferiche Interface Interface Interface Interface CPU SREG CREG DREG Il processore scambia informazioni con le periferiche attraverso dei registri. Tipicamente: Control REGister; Status REGister; Data REGister; Questi registri sono generalmente MAPPATI IN MEMORIA ossia sono visti come locazioni di memoria nello spazio di indirizzamento Data Bus Address Bus Control Bus Misure e Sistemi Microelettronici Sistemi 6-1

2 Gestione delle Periferiche Le Periferiche sono generalmente dei dispositivi Slave che dipendono dal Processore che deve quindi provvedere alla loro gestione. Questa funzione viene espletata principalmente con due tecniche: 1. Polling in cui la gestione è demandata al programma; 2. Interrupt attraverso i quali la periferica può richiedere servizio; Polling Interrupt Nel controllo da programma, la CPU interroga periodicamente la porta della periferica di interesse, in modo da tenere sotto controllo lo stato della stessa. Quando la periferica è disponibile a ricevere o trasmettere un dato, la CPU esegue le istruzioni necessarie. Questo approccio risulta assai poco efficiente, comportando un grosso spreco di tempo da parte della CPU. Ha il vantaggio di non richiedere hardware dedicato. La gestione delle periferiche è SINCRONA al programma. Ossia è il programmatore a decidere quando servire la periferica. Nella gestione mediante Interrupt è la periferica stessa a richiedere servizio mediante un apposito segnale. Il processore non deve interrogare periodicamente le periferiche. La gestione delle periferiche è ASINCRONA al programma nel senso che il programmatore non può prevedere quando ci sarà una richiesta di servizio. Misure e Sistemi Microelettronici Sistemi 6-2 INT0 INT1 INT2 INT CPU

3 Periferiche: Polling Misure e Sistemi Microelettronici Sistemi 6-3

4 Interrupt La disponibilità di un sistema di interruzioni permette alla CPU di svolgere altre operazioni mentre le unità periferiche sono attive. Quando una periferica necessita della CPU, ad esempio perché ha appena prodotto un dato o ricevuto un segnale dall esterno, invia alla CPU una richiesta di intervento. Questo segnale viene indicato con il termine interruzione, perché, di norma, la sua ricezione interrompe l esecuzione del programma da parte della CPU, che comincia ad occuparsi della periferica che lo ha inviato. La ricezione di una richiesta di interruzione genera una sequenza di eventi nella CPU: 1. completamento dell istruzione corrente; 2. salvataggio del contesto; 3. attivazione, se possibile, di una routine di servizio per l interruzione; 4. recupero del contesto e continuazione del programma originario. Il salvataggio del contesto è essenziale in quanto permette alla CPU di tornare allo stato precedente l interruzione, una volta che questa è stata servita. Misure e Sistemi Microelettronici Sistemi 6-4

5 Salvataggio del Contesto Tutti i sistemi di interruzioni richiedono, come minimo, il salvataggio del Program Counter (PC). Molti processori salvano in modo automatico molti dei registri interni. In questo modo la Routine di servizio può alterare i registri che verranno ripristinati, in modo automatico e molto veloce, con il contenuto originario prima che il controllo torni al programma principale. In altri casi, deve essere il programmatore a mettere in salvo (e.s. nello Stack) il contenuto dei registri che verranno usati dalla routine di servizio e a ripristinarli al suo termine. Misure e Sistemi Microelettronici Sistemi 6-5

6 Routine di servizio La routine di servizio di una interruzione è semplicemente un sottoprogramma che viene attivato dalla CPU, quando questa intende servire la richiesta di interruzione prodotta da una periferica. Il sottoprogramma contiene tutte le istruzioni necessarie a gestire la periferica, consentendo lo scambio dei dati con la CPU. Al suo termine, una particolare istruzione (e.s. RTI) provoca il ripristino del contesto e quindi il ritorno della CPU alle attività precedenti la richiesta di interruzione. Misure e Sistemi Microelettronici Sistemi 6-6

7 Gestione Interrupt Dato che le periferiche di un Processore possono essere numerose, si pongono diversi problemi: 1. riconoscere la periferica che ha richiesto l interruzione; 2. gestire eventuali richieste simultanee da parte di diverse periferiche; 3. gestire le interruzioni delle routine di servizio (interruzioni annidate). Esistono diverse possibili soluzioni che corrispondono a diverse organizzazioni del sistema di interruzioni. Gestione da Programma Gestione Automatica (Interrupt Vector) Misure e Sistemi Microelettronici Sistemi 6-7

8 Gestione da Programma Una possibile soluzione sfrutta un registro di stato delle interruzioni (ISR), ciascun bit del quale è associato ad una periferica. Una periferica che richieda una interruzione asserisce al tempo stesso il proprio bit del registro. All arrivo dell Interrupt la routine di servizio esamina sequenzialmente i bit di ISR e determina quale periferica ha attivato la richiesta. Di conseguenza, attiva (e.s. CALL) la subroutine di gestione relativa. Questa soluzione realizza implicitamente anche un meccanismo di priorità, in quanto i bit di ISR vengono letti in un ordine fissato e nello stesso ordine vengono servite eventuali richieste di interruzione concorrenti. La gestione di ISR è a carico del programma, che deve disasserire i bit delle interruzioni servite e le stesse richieste, in modo da evitare loop pericolosi. Il metodo è comunque poco efficiente, in quanto la lettura di ISR richiede un tempo significativo. Misure e Sistemi Microelettronici Sistemi 6-8

9 Interrupt Vector Nella gestione tramite Interrupt Vector il processore presenta più linee di interruzione (IRQ1, IRQ2, ) ciascuna dedicata a una periferica (o a un gruppo di periferiche) ed è in grado di attivare in modo automatico la routine di servizio (Interrupt Handler) associata. IRQ0 IRQ1 IRQi IRQN INT CPU Interrupt Manager Memory Interrupt Handler IRQi HDLR RTI IRQ1 HDLR PC PC ADD_H(IRQ0 HDLR) ADD_L(IRQ0 HDLR) ADD_H(IRQ1 HDLR) ADD_L(IRQ1 HDLR) ADD_H(IRQi HDLR) ADD_L(IRQi HDLR) ADD_H(IRQN HDLR) Interrupt Vector Address Logic ADD_L(IRQN HDLR) RTI Misure e Sistemi Microelettronici Sistemi 6-9