Dispositivi di I/O. Dispositivi di I/O. Prestazioni degli hard disk. Dispositivi di I/O (2) Architetture dei Calcolatori (lettere A-I)
|
|
- Costanza Filippi
- 7 anni fa
- Visualizzazioni
Transcript
1 Dispositivi di I/O Architetture dei Calcolatori (lettere A-I) Dispositivi di I/O Un dispositivo di I/O è costituito da due componenti: Il dispositivo fisico effettivo (disco, stampante, mouse, video, ) Il device (o interfaccia) che gestisce tutte le operazioni che il dispositivo è in grado di svolgere Il device è collegato attraverso il bus di sistema con CPU e memoria principale Il device fornisce eventuali registri dove possono essere appoggiati i dati del trasferimento ed i comandi al dispositivo I dispositivi di I/O hanno caratteristiche molto diverse tra loro, classificabili in base a: Comportamento Modo di interazione Tasso di trasferimento dati Valeria Cardellini 1 Processor Cache Main memory Dispositivi di I/O (2) Interrupts I/O Disk Memory I/O bus Disk I/O Graphics output I/O Network Valeria Cardellini 2 Prestazioni degli hard disk Tempo di seek (seek time): tempo per muovere la testina sulla traccia corretta Da 3 a 14 ms (può diminuire del 75% se si usano delle ottimizzazioni) Tempo di rotazione (rotational latency): tempo per raggiungere il settore da trasferire (in media tempo per ½ rotazione) Tempo di rotazione = 0.5/Numero di giri al minuto Numero di giri al minuto = 7200 Tempo di rotazione = = (0.5/(7200/60)) 1000 = 4.2 ms Tempo di trasferimento (transfer time): tempo per trasferire un blocco di bit Da 30 a 80 MB/sec (fino a 320 MB/sec se il controllore del disco ha una cache built-in) Tempo per il : tempo per le operazioni del disk Valeria Cardellini 3
2 Prestazioni degli hard disk (2) Calcolare il tempo medio necessario a leggere o scrivere un settore di 512 byte sapendo che Il disco ruota a RPM Il tempo medio di seek è 6 ms Il transfer rate è di 50 MB/sec L overhead del è di 0.2 ms Tempo di seek + tempo medio di rotazione + tempo medio di trasferimento + overhead del = = 6 ms + (0.5/(10000/60)) 1000 ms KB/50 MB/sec ms = = 9.2 ms Il bus rappresenta il canale di comunicazione tra le varie componenti di un calcolatore Può diventare un collo di bottiglia (limitando il massimo throughput dell I/O) in quanto le sue prestazioni sono limitate da La lunghezza Il numero di dispositivi connessi Il bus è composto da Linee di dati Informazioni: dati, indirizzi, comandi complessi Linee di controllo Richieste ed ack, tipo di informazione sulle linee dati Valeria Cardellini 4 Valeria Cardellini 5 Operazioni di input e output Operazione di input: trasferimento dati dal dispositivo alla memoria Le linee di controllo indicano che in memoria occorre eseguire una write Le linee di dati contengono l indirizzo di memoria in cui scrivere il dato Operazione di output: trasferimento dati dalla memoria al dispositivo Le linee di controllo indicano che in memoria occorre eseguire una read Le linee di dati contengono l indirizzo di memoria in cui leggere il dato Tipologie di bus Tre tipologie principali di bus processore-memoria Connette il processore alla memoria Lunghezza ridotta, ad alta velocità di I/O Molti dispositivi di I/O connessi Lunghezza notevole Esempi di standard: Firewire, USB backplane Servono per fare coesistere il processore, la memoria ed i dispositivi di I/O su di un unico bus Valeria Cardellini 6 Valeria Cardellini 7
3 P rocessor Tipologie di bus (2) Processor-m emory bus adapter I/O b us adapter Backplane bus I/O b us adapter Memory sincroni Le linee di controllo includono un segnale di sincronizzazione (clock) ed il protocollo di comunicazione è scandito dai cicli di clock Questo tipo di protocollo permette di ottenere bus molto veloci; non è necessaria molta logica, perché tutti gli eventi sono sincroni con il clock Ogni ciclo del bus per lettura/scrittura richiede più cicli di clock Svantaggi Ogni dispositivo deve essere sincronizzato con il clock I bus non possono avere lunghezze elevate (per problemi di clock skew) I bus processore-memoria sono spesso sincroni Hanno lunghezza ridotta Hanno pochi elementi connessi Valeria Cardellini 8 Valeria Cardellini 9 sincroni: ciclo di lettura asincroni Un bus asincrono non è dotato di clock La comunicazione tra le due parti avviene tramite un protocollo di handshaking I bus asincroni possono avere lunghezza elevata e connettere molti dispositivi Spesso i bus di I/O sono asincroni Long MREQ: indica la richiesta di accesso alla memoria RD: indica la richiesta di lettura o la scrittura WAIT: indica al processore di non aspettare Sono necessari tre cicli di clock per leggere un dato dalla memoria Valeria Cardellini 10 Clock skew (function of bus length) Short Synchronous better Asynchronous better Similar Mixture of I/O Varied Valeria Cardellini device speeds 11
4 asincroni: ciclo di lettura ReadReq 1 Data Ack DataRdy Esempio: lettura di una parola dalla memoria ed invio ad un dispositivo di I/O 1) Quando la memoria vede ReadReq, legge l indirizzo dal bus Data e asserisce Ack 2) Il dispositivo di I/O vede Ack asserito, nega ReadReq e rilascia Data 3) La memoria vede che ReadReq è negato e nega Ack 4) Quando la memoria ha il dato pronto, lo mette su Data ed asserisce DataRdy 5) Il dispositivo di I/O vede DataRdy asserito, legge il dato ed asserisce Ack 6) La memoria vede Ack asserito, nega DataRdy e rilascia Data 7) Il dispositivo di I/O nega Ack Valeria Cardellini Utilizzo del bus La comunicazione su un bus è regolata da un protocollo di comunicazione Vengono introdotti uno o più bus master il cui scopo è quello di controllare l accesso al bus L architettura più semplice è quella con un unico bus master (il processore) in cui tutte le comunicazioni vengono mediate dal processore stesso Il principale svantaggio dell architettura con un singolo master è che il master può diventare un collo di bottiglia L alternativa è quella di avere più master e rispettare un protocollo per il loro coordinamento Occorre un meccanismo di arbitraggio del bus Valeria Cardellini 13 Arbitraggio del bus In presenza di più master, occorre un meccanismo di arbitraggio Per consentire di risolvere possibili contese per l accesso Per garantire che non si verifichino situazioni di attesa indefinita o di paralisi del sistema Permette di decidere quale dispositivo sarà il prossimo bus master autorizzato all utilizzo del bus Ad ogni dispositivo è assegnata una priorità Il dispositivo che fa richiesta di accesso al bus e che possiede priorità maggiore può accedere al bus Problema: assicurare la fairness Non favorire alcuni dispositivi rispetto ad altri Valeria Cardellini 14 Larghezza dati Frequenza clock Numero di master Bandwidth (picco) Clocking asincrono Standard per bus IDE/Ultra ATA 16 bit Fino a 100 MhZ MB/sec SCSI 8 o 16 bit 10 MhZ (Fast) 20 MhZ (Ultra) 40 MhZ (Ultra2) 80 MhZ (Ultra3) 160 MhZ (Ultra4) multipli 320 MB/sec asincrono 32 o 64 bit 33 o 66 MHz multipli 533 MB/sec sincrono PCI-X 32 o 64 bit 66, 100, 133 MhZ multipli 1066 MB/sec sincrono PCI e PCI-X usati per connettere la memoria principale ai dispositivi periferici IDE/ATA e SCSI per dispositivi di storage Valeria Cardellini 15 PCI
5 Invio dei comandi ad un dispositivo di I/O I comandi devono essere inviati al corrispondente device Un istruzione di I/O in un linguaggio ad alto livello viene trasformata in una serie di comandi per il La trasformazione avviene ad opera del compilatore che traduce l istruzione in una chiamata al sistema operativo A runtime la chiamata del sistema operativo richiama uno dei moduli del SO che si occupano della gestione dell I/O (device driver) Il device ha una serie di registri in cui memorizza Lo stato della periferica (ad es.: idle, busy, down, ) Il comando in esecuzione I dati da/verso il dispositivo di I/O Il device può quindi essere visto come un processore con potenzialità ridotte Valeria Cardellini 16 Invio dei comandi ad un dispositivo di I/O (2) Per richiedere un operazione di I/O il processore deve Predisporre il contenuto dei registri del a valori predeterminati Avviare il stesso L operazione di predisposizione del può avvenire in due modi Memory-mapped I/O Istruzioni di I/O dedicate Valeria Cardellini 17 Memory-mapped I/O I registri dei vari device sono considerati logicamente come locazioni di memoria, pur essendo fisicamente localizzati all interno del device Unico spazio di memoria I device devono essere quindi dotati di un meccanismo che permetta loro di riconoscere le transazioni ad essi indirizzate I ascoltano tutti i segnali in transito sul bus (bus snooping) e si attivano solo quando riconoscono sul bus un indirizzo corrispondente ad una propria locazione di memoria Istruzioni dedicate Per consentire al processore di accedere ai registri dei delle periferiche vengono inserite nell instruction set delle istruzioni dedicate alla gestione dell I/O Queste istruzioni dedicate fanno riferimento esplicitamente al dispositivo interessato all operazione di I/O Valeria Cardellini 18 Valeria Cardellini 19
6 Modalità di esecuzione delle operazioni di I/O I dispositivi di I/O sono più lenti del processore; inoltre, essi procedono in modo autonomo È quindi necessario introdurre qualche meccanismo di sincronizzazione Principali tecniche principali per la gestione dei dispositivi di I/O Polling (controllo di programma) I/O interrupt driven Direct Memory Access Polling Durante un ciclo di busy waiting vengono controllati dal processore i dei dispositivi di I/O Quando un dispositivo necessita di un qualche intervento, il processore soddisfa la richiesta di trasferimento e poi continua il polling Problemi principali del polling Con periferiche lente, un eccessivo spreco di tempo di processore che per la maggior parte del tempo è occupato nel ciclo di busy waiting Con periferiche veloci, il lavoro svolto dal processore è quasi esclusivamente dovuto al trasferimento dati Valeria Cardellini 20 Valeria Cardellini 21 I/O interrupt driven Per evitare il busy waiting è necessario introdurre un metodo basato sulla gestione degli interrupt Il processore invia al device il comando di I/O e prosegue la sua computazione, disinteressandosi dello svolgimento dell operazione da parte del stesso Il esegue il comando inviatogli dal processore e quando è pronto allo scambio dei dati invia al processore un segnale di interrupt Il processore, attraverso una routine di gestione dell interrupt (interrupt handler), provvederà a salvare il contesto esecutivo ed elaborare l interrupt I/O interrupt driven (2) Tra il momento in cui termina l invio del comando di I/O al e la ricezione dell interrupt inviato dal, il processore è completamente svincolato dall operazione di I/O e può dedicarsi ad altre attività Tuttavia, il meccanismo di interrupt driven non svincola il processore dal dover eseguire l operazione di trasferimento dati Per periferiche veloci, l attività di trasferimento è preponderante rispetto al tempo speso in busy waiting Per evitare l intervento del processore anche durante questa fase, è stata introdotta la tecnica dell accesso diretto alla memoria (Direct Memory Access o DMA) Valeria Cardellini 22 Valeria Cardellini 23
7 Direct Memory Access Il DMA è un processore specializzato nel trasferimento dei dati tra dispositivi di I/O e memoria principale Il DMA attua direttamente il trasferimento dati tra periferiche e memoria principale senza l intervento del processore A fronte di una richiesta di I/O, il processore tramite il device driver invia al DMA Tipo di operazione richiesta Indirizzo di memoria da cui iniziare a leggere/scrivere i dati Numero di byte da leggere/scrivere Il DMA avvia l operazione richiesta e trasferisce i dati da/verso la memoria Completato il trasferimento, il DMA invia un interrupt al processore per segnalare il completamento dell operazione richiesta Valeria Cardellini 24
Organizzazione di un Calcolatore. Architetture dei Calcolatori (Lettere. Dispositivi di I/O. Dispositivi di I/O. Device Controller
Organizzazione di un Calcolatore Architetture dei Calcolatori (Lettere A-I) Interrupts Dispositivi di Cache Ing.. Francesco Lo Presti Main memory bus Graphics Network 1 Dispositivi di Device Controller
DettagliInfluenza dell' I/O sulle prestazioni (globali) di un sistema
Influenza dell' I/O sulle prestazioni (globali) di un sistema Tempo totale per l'esecuzione di un programma = tempo di CPU + tempo di I/O Supponiamo di avere un programma che viene eseguito in 100 secondi
DettagliInput e Output. Input / Output. Performance. Misure di banda e tempi di trasferimento
Input e Output INPUT Input / Output Salvatore Orlando OUTPUT I dati trasferiti durante le operazioni di I/O possono passare (o meno) dal processore programmed I/O vs. DMA Arch. Elab. - S. Orlando 1 La
DettagliA controllo di programma diretto A controllo di programma con polling Ad interruzione Ad accesso diretto alla memoria (DMA)
L input/output Architettura degli Elaboratori e delle Reti Alberto Borghese Università degli Studi di Milano Dipartimento di Scienze dell Informazione email: borghese@dsi.unimi.it 1 Gestione dell I/O A
Dettagliverso espandibili eterogenei tempo di accesso tempo di risposta throughput
I/O Un calcolatore è completamente inutile senza la possibile di caricare/ salvare dati e di comunicare con l esterno Input / Output (I/O): insieme di architetture e dispositivi per il trasferimento di
DettagliCorso di Calcolatori Elettronici I
Corso di Calcolatori Elettronici I Il sistema di Input-Output Roberto Canonico Università degli Studi di Napoli Federico II A.A. 2014-2015 Roberto Canonico Corso di Calcolatori Elettronici I A.A. 2014-2015
DettagliI/O. Interfacciamento di una periferica. Architettura di un elaboratore. L input/output Parte VI. Architettura degli Elaboratori e delle Reti
L input/output Parte VI Architettura degli Elaboratori e delle Reti Alberto Borghese Università degli Studi di Milano Dipartimento di Scienze dell Informazione email: borghese@dsi.unimi.it 1 I/O Indirizzamento
DettagliInput/Output (Cap. 7, Stallings)
Input/Output (Cap. 7, Stallings) Grande varietà di periferiche gestiscono quantità di dati differenti a velocità diverse in formati diversi Tutti più lenti della CPU e della RAM Necessità di avere moduli
DettagliInput / Output. Struttura del Computer. M. Dominoni A.A. 2003/2004. 4 componenti strutturali:
Input / Output M. Dominoni A.A. 2003/2004 Input/Output A.A. 2003/2004 1 Struttura del Computer 4 componenti strutturali: CPU: controlla le operazioni del computer Memoria Centrale: immagazinamento dati
DettagliLA GESTIONE DELLA I/O
LA GESTIONE DELLA I/O Il S.O. È l interfaccia tra l hardware e i programmi che effettuano richieste di I/O Sottosistema di I/O strutturato in moduli chiamati DRIVER uno per ogni dispositivo I Driver rendono
DettagliInput/Output: bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L
DettagliLa gestione dell I/O (Cap. 5, Tanenbaum)
La gestione dell I/O (Cap. 5, Tanenbaum) Prestazioni e generalità Gestione software Supporti su disco Orologi Lezione Architettura degli Elaboratori - 1 - A. Sperduti Pagina 1 Prestazioni e generalità
DettagliCapitolo 7: Input/Output. Es.1 - Bus sincrono. Es.1 - Risposta (a)
Esercitazione di Calcolatori Elettronici Ing. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Capitolo 7: Input/Output Capitolo 7 Input/Output Esercizi sul BUS: 1. Bus sincrono 2. Arbitraggio
DettagliSistemi Operativi. Sistemi I/O SISTEMI DI INPUT/OUTPUT. Hardware di I/O. Interfaccia di I/O per le applicazioni. Sottosistema per l I/O del kernel
SISTEMI DI INPUT/OUTPUT 10.1 Sistemi I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Stream Prestazioni 10.2 I/O Hardware
DettagliInput/output. Sistemi Operativi Lez. 32. Corso: Sistemi Operativi Danilo Bruschi A.A. 2009/2010
Input/output Sistemi Operativi Lez. 32 1 Ruolo del SO Le periferiche di I/O sono i dispositivi attraverso i quali un calcolatore scambia dati/ interagisce con la realtà esterna Per ogni periferica collegata
DettagliSistemi Operativi. Sottosistema di I/O
Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O Patrizia Scandurra Università degli Studi di Bergamo a.a. 2011-12 Sommario L hardware di I/O Struttura Interazione tra computer e controllori
DettagliComponenti e connessioni. Capitolo 3
Componenti e connessioni Capitolo 3 Componenti principali CPU (Unità Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro Architettura di Von Neumann Dati e instruzioni in memoria (lettura
DettagliIl sistema di I/O. Sistemi Operativi 13.1
Il sistema di I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Prestazioni 13.1 Introduzione Un elaborazione eseguita da
DettagliConfronto fra bus sincrono e bus asincrono: esempio.
Banda massima di trasmissione la quantità di dati che può essere trasferita in una unità di tempo oppure il numero di operazioni di I/O che possono essere eseguite in una unità di tempo Confronto fra bus
DettagliOrganizzazione di un Calcolatore. Architetture dei Calcolatori (Lettere. Device Controller. Dispositivi di I/O. sistema con CPU e memoria principale
Organizzazione di un Calcolatore Architetture dei Calcolatori (Lettere A-I) Interrupts Dispositivi di Cache Prof. Francesco Lo Presti Main memory Memory bus Disk Disk Graphics output Network Dispositivi
DettagliTipi di Bus. Bus sincrono. Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB)
Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB) Architettura degli Elaboratori (Prima Unità) Renato.LoCigno@dit.unitn.it www.dit.unitn.it/~locigno/didattica/archit/02-03/index.html
DettagliSottosistemi ed Architetture Memorie
Sottosistemi ed Architetture Memorie CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II La memoria centrale Memoria centrale: array di
DettagliStruttura dei Sistemi di Calcolo
Università di Udine Facoltà di Scienze MM.FF.NN. A.A. 2009-2010 Copyright c 2000 04 Marino Miculan (miculan@dimi.uniud.it) La copia letterale e la distribuzione di questa presentazione nella sua integrità
DettagliMetodo di arbitraggio
Metodo di arbitraggio Se un sistema ha solo un master (il processore) allora non c è necessità di arbitraggio: l accesso al bus è sempre garantito al processore che pilota lo slave con cui correntemente
DettagliMemoria Secondaria o di Massa
Memoria Secondaria o di Massa dischi fissi (hard disk), floppy disk, nastri magnetici, CD, DVD, USB memory, etc deve essere permanente (mentre la RAM e`volatile) accesso sequenziale, cioe il tempo di accesso
DettagliIl calcolatore. È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica
Il calcolatore È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica ogni livello di descrizione è caratterizzato da una struttura rappresentante l organizzazione
DettagliI/O: tecniche di controllo Memorie di massa
Architettura degli Elaboratori e delle Reti Lezione 30 I/O: tecniche di controllo Memorie di massa Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliValutazione delle prestazioni
Valutazione delle prestazioni Architetture dei Calcolatori (lettere A-I) Valutazione delle prestazioni Misura/valutazione di un insieme di parametri quantitativi per Quantificare le caratteristiche di
DettagliPeriferiche CPU. Misure e Sistemi Microelettronici Sistemi 6-1 SREG. Data Bus Address Bus Control Bus
Periferiche Interface Interface Interface Interface CPU SREG CREG DREG Il processore scambia informazioni con le periferiche attraverso dei registri. Tipicamente: Control REGister; Status REGister; Data
DettagliCapitolo 5 Elementi architetturali di base
Capitolo 5 Elementi architetturali di base Giuseppe Lami Istituto di Scienza e Tecnologie dell Informazione CNR Via Moruzzi, 1 - Pisa giuseppe.lami@isti.cnr.it Struttura - Unità di elaborazione e controllo
DettagliArchitettura di un sistema di calcolo
Richiami sulla struttura dei sistemi di calcolo Gestione delle Interruzioni Gestione della comunicazione fra processore e dispositivi periferici Gerarchia di memoria Protezione. 2.1 Architettura di un
DettagliArchitettura hardware
Architettura hardware la parte che si può prendere a calci Architettura dell elaboratore Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
DettagliIl Sistema Operativo
Il Sistema Operativo Il sistema operativo Con il termine sistema operativo si intende l insieme di programmi e librerie che opera direttamente sulla macchina fisica mascherandone le caratteristiche specifiche
DettagliIl Processore. Informatica di Base -- R.Gaeta 27
Il Processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
DettagliI/O Dispositivi di input/output
I/O Dispositivi di input/output Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Dispositivi di I/O Processor Interrupts Cache
DettagliCalcolatori Elettronici
Calcolatori Elettronici Dispositivi di I/O Francesco Lo Presti Rielaborate da Salvatore Tucci Organizzazione di un Calcolatore I/O 1 Dispositivi di I/O!! Un dispositivo di I/O è costituito da due componenti:!!
DettagliCalcolatori Elettronici Lezione B2 Il Bus
Calcolatori Elettronici Lezione B2 Il Bus Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Sommario Il bus Il bus asincrono Il bus sincrono Il bus semisincrono Arbitraggio del
DettagliUn semplice commutatore a pacchetto
Realizzazione di commutatori a pacchetto: cosa c e dentro un router IP? Prof. Ing. Carla Raffaelli Un semplice commutatore a pacchetto Una workstation con schede di rete e software per ricevere pacchetti
DettagliIO 1 Input Output a livello Hardware
Architettura dei calcolatori e sistemi operativi Input Output IO 1 Input Output a livello Hardware Accesso delle periferiche Le unità periferiche interagiscono con il processore e la memoria centrale attraverso
DettagliLo scopo del BUS è quello d effettuare tutti i trasferimenti d informazioni tra le unità funzionali del calcolatore:
ACSO Architettura dei Calcolatori e Sistemi Operativi Struttura e funzionamento del bus Corso ACSO prof. Cristina SILVANO Politecnico di Milano Il BUS del calcolatore Il calcolatore è composto da unità
DettagliIl sistema di I/O. Hardware di I/O Interfacce di I/O Software di I/O. Introduzione
Il sistema di I/O Hardware di I/O Interfacce di I/O Software di I/O Introduzione 1 Sotto-sistema di I/O Insieme di metodi per controllare i dispositivi di I/O Obiettivo: Fornire ai processi utente un interfaccia
DettagliCLASSIFICAZIONE DEI SISTEMI OPERATIVI (in ordine cronologico)
CLASSIFICAZIONE DEI SISTEMI OPERATIVI (in ordine cronologico) - Dedicati Quelli dei primi sistemi operativi. La macchina viene utilizzata da un utente per volta che può eseguire un solo programma per volta.
DettagliSecondo l architettura di Von Neumann il bus rappresenta il punto di interconnessione di tutti i componenti del calcolatore.
Secondo l architettura di Von Neumann il bus rappresenta il punto di interconnessione di tutti i componenti del calcolatore. Sui bus si attestano periferiche caratterizzate da funzioni e velocità molto
DettagliI dischi ottici. Istituzioni di Informatica -- Rossano Gaeta 43
I dischi ottici Le tecnologie dei dischi ottici sono completamente differenti e sono basate sull'uso di raggi laser Il raggio laser è un particolare tipo di raggio luminoso estremamente focalizzato che
DettagliElementi di informatica
Elementi di informatica La memoria di massa La gestione dell I/O Una gerarchia di memoria Ottenuta per generalizzazione dell applicazione del principio di località e tipicamente costituita da 1. registri
DettagliArchitettura generale del calcolatore Hardware (tutto ciò che e tangibile) Software (tutto ciò che non e tangibile)
Architettura generale del calcolatore Hardware (tutto ciò che e tangibile) La macchina di Von Neumann Le periferiche Software (tutto ciò che non e tangibile) Il sistema operativo I programmi applicativi
DettagliArchitettura dei calcolatori
Cos'è un calcolatore? Architettura dei calcolatori Esecutore automatico di algoritmi Macchina universale Elementi di Informatica Docente: Giorgio Fumera Corso di Laurea in Edilizia Facoltà di Architettura
DettagliGestione dell Input / Output
Gestione dell Input / Output Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 8.4 1/33 Sommario Funzionamento
DettagliStruttura hw del computer
Informatica per laurea triennale facoltà di medicina LEZIONE 3 Il processore, la memoria e l esecuzione dei programmi 1 Struttura hw del computer Il nucleo di un computer è costituito da 3 principali componenti:
DettagliLa memoria principale
La memoria principale DRAM (Dynamic RAM) il contenuto viene memorizzato per pochissimo tempo per cui deve essere aggiornato centinaia di volte al secondo (FPM, EDO, SDRAM, RDRAM) SRAM (Static RAM) veloce
DettagliCome funzionano i computer
Fluency Come funzionano i computer Capitolo 6 Cosa sanno fare Esecuzione deterministica istruzioni per elaborare dati Devono ricevere una serie di istruzioni da seguire Cosa non sanno fare Non hanno immaginazione
DettagliEsame di INFORMATICA Lezione 4
Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Il sottosistema di memorizzazione (memoria) contiene dati + istruzioni, inseriti inizialmente tramite
DettagliFunzionamento dei sistemi di calcolo Struttura dell I/O Struttura della memoria Gerarchie delle memorie Architetture di protezione Strutture delle
Capitolo 2: Strutture dei sistemi di calcolo Funzionamento dei sistemi di calcolo Struttura dell I/O Struttura della memoria Gerarchie delle memorie Architetture di protezione Strutture delle reti di calcolatori
DettagliSistemi Operativi. Sottosistema di I/O
Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O Patrizia Scandurra Università degli Studi di Bergamo a.a. 2008-09 Sommario L hardware di I/O Struttura Interazione tra computer e controllori
DettagliCalcolatori Elettronici
Calcolatori Elettronici Valutazione delle Prestazioni Francesco Lo Presti Rielaborate da Salvatore Tucci Valutazione delle Prestazioni q Misura/valutazione di un insieme di parametri quantitativi per caratterizzare
DettagliUn bus è costituito da un fascio di collegamenti elettrici. In genere viene rappresentato mediante una freccia larga
Introduzione Caratteristiche larghezza il bus multiplexato temporizzazione il bus asincrono (lettura/scrittura) il bus sincrono (lettura/scrittura) arbitraggio arbitro asincrono elementare arbitro asincrono
DettagliGerarchia fisica di memoria 1. Gerarchia fisica di memoria 2. Gerarchia fisica di memoria 3. Ricapitolazione di concetti base
Gerarchia fisica di memoria 1 Tempo di accesso Capacità tipica Ricapitolazione di concetti base Sistemi Operativi - T. Vardanega Pagina 92/113 Gerarchia fisica di memoria 2 La cache è suddivisa in blocchi
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (9 punti) Si
DettagliStruttura dell elaboratore elettronico
Struttura dell elaboratore elettronico Concetti di base della tecnologia dell Informazione e della Comunicazione Qual è il significato del termine informatica? E' la scienza che si propone di raccogliere,
DettagliCaratteristiche di un PC
Caratteristiche di un PC 1 Principali porte presenti sui personal computer PC Una porta è il tramite con la quale i dispositivi (periferiche o Device ) vengono collegati e interagiscono con il personal
DettagliArchitettura di un calcolatore
Architettura di un calcolatore Corso di Informatica A Vito Perrone Indice La macchina di Von Neumann Memoria CPU Bus Interfacce Esempio L algoritmo Il programma Fasi di esecuzione di un istruzione 2 1
DettagliMemoria Virtuale e I/O
Memoria Virtuale e I/O Paolo Baldan Baldan@dsi.unive.it Introduzione CPU - progettazione - prestazioni ideali Le prestazioni reali sono influenzate (pesantemente) da memoria e I/O. Memoria - gerarchie
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Classificazione delle memorie Funzionalità Memoria di sola lettura (ROM) Memoria di lettura/scrittura Tecnologia Memoria a semiconduttori Memoria magnetica Memoria ottica Modalità
DettagliOperazioni di I/O. Schema di collegamento fra dispositivi periferici e CPU
Operazioni di I/O 1 Schema di collegamento fra dispositivi periferici e CPU Memoria CPU buffer interfaccia Registro di controllo Registro Di stato Unità di controllo Dispositivo fisico 2 1 Unità di interfaccia
DettagliInput/Output. Moduli di Input/ Output. gestiscono quantità di dati differenti a velocità diverse in formati diversi. n Grande varietà di periferiche
Input/Output n Grande varietà di periferiche gestiscono quantità di dati differenti a velocità diverse in formati diversi n Tutti più lenti della CPU e della RAM n Necessità di avere moduli di I/O Moduli
DettagliCorso di Informatica
Corso di Informatica Modulo T2 3-La memoria 1 Prerequisiti Concetto di memoria Dati e istruzioni Bit e byte 2 1 Introduzione In questa Unità studiamo più in dettaglio la memoria del computer e le sue funzioni.
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Calcolatori Elettronici 1 Memoria RAM RAM: Random Access Memory Tempi di accesso indipendenti dalla posizione Statica o Dinamica Valutata in termini di Dimensione (di solito
DettagliSistemi Operativi (modulo di Informatica II) Sottosistema di I/O
Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O Patrizia Scandurra Università degli Studi di Bergamo a.a. 2009-10 Sommario L hardware di I/O Struttura Interazione tra computer e controllori
DettagliUniversità di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A Pietro Frasca.
Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2016-17 Pietro Frasca Lezione 1 Martedì 11-10-2016 1 Introduzione Un sistema operativo è un software
DettagliLezione 1: L hardware
Architettura del calcolatore Lezione 1: L hardware Architettura Componenti e funzionamento Il calcolatore è uno strumento programmabile per la rappresentazione, la memorizzazione e l elaborazione delle
DettagliInformatica di Base - 6 c.f.u.
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Informatica di Base - 6 c.f.u. Anno Accademico 2007/2008 Docente: ing. Salvatore Sorce Architettura dei calcolatori III parte Dispositivi
DettagliCalcolatori Elettronici B a.a. 2008/2009
Calcolatori Elettronici B a.a. 2008/2009 INPUT/OUTPUT: BUS Massimiliano Giacomin 1 Schema semplice con bus unico (utilizzato nei primi calcolatori) CPU Memoria Controllo video Controllo tastiera Controllo
DettagliParte I. Introduzione all hardware di un calcolatore
Parte I Introduzione all hardware di un calcolatore 1 Uomo.. Eseguiamo una semplice somma 5 + 3 = 8 Leggere o ascoltare il testo dell addizione (occhi o orecchie) Riconoscere nel segno + l operazione di
DettagliCapitolo 13 Il sottosistema di ingresso/uscita
Capitolo 13 Il sottosistema di ingresso/uscita Elementi di base del sottosistema di I/O I dispositivi di I/O sono collegati al bus di sistema attraverso una interfaccia che risolve i problemi di sincronizzazione
DettagliInput/Output (I/O) bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Input/Output (I/O) bus, interfacce, periferiche A. Borghese, F. Pedersini Dipartimento di Informatica Università degli Studi di Milano 1 Input/Output! Input
DettagliModuli Principali e loro Ingressi/Uscite. Strutture di Interconnessione. Sommario. Calcolatori Elettronici Prof. Ing. Gian Luca Marcialis
Calcolatori Elettronici Prof. Ing. Gian Luca Marcialis Corso di Laurea di Ingegneria Elettronica Capitolo 7 Unità di Ingresso e Uscita Fonti Principali: Stallings, W., "Architettura e organizzazione dei
DettagliSottosistema d ingresso uscita
Lezione n.15 Sottosistema d ingresso uscita Le interfacce Sommario: Il sottosistema d ingresso/uscita (I/O) e le interfacce Gestione di un periferico a controllo di programma 1 Il sottosistema d ingresso/uscita
DettagliCorso di Informatica
Corso di Informatica Modulo T2 4 Input e output 1 Prerequisiti Il modello di Von Neumann Utilizzo elementare del computer. 2 1 Introduzione In questa Unità studiamo la parte del computer detta sottosistema
DettagliSistemi di I/O. Contenuti. L hardware di I/O. Bus in un PC. L hardware di I/O. Le interfacce I/O per le applicazioni.
Contenuti L hardware di I/O. Sistemi di I/O Le interfacce I/O per le applicazioni. Il sottosistema di I/O del kernel. Trasformazione di richieste di I/O in operazioni hardware. Streams. Prestazioni. L
DettagliPersonal Computer: introduzione
I.I.S. Benvenuto Cellini Corso di formazione tecnica Personal Computer: introduzione Prof. Alessandro Pinto v.2009 Architettura di Von Neumann Unità centrale di elaborazione Input Unità aritmetico-logica
DettagliArchitettura del calcolatore. L Hardware. A.A Informatica 56
Architettura del calcolatore L Hardware A.A. 2013-14 Informatica 56 L Hardware Insieme di componenti elettronici e meccanici del computer Tutto quello che è materiale pesante Processore Memorie Periferiche
DettagliArchitetture hardware e software dei calcolatori
Architetture hardware e software dei calcolatori Sommario Definizione di sistema informatico Architettura hardware di un sistema informatico architettura di von Neumann Software: il sistema operativo architettura
DettagliUniversità degli Studi di Cassino
Corso di Il Sistema di bus Anno Accademico 2007/2008 Francesco Tortorella Connettiamo tutto! Sistema di elaborazione: struttura formata da unità diverse (CPU, moduli di memoria, moduli di I/O) collegate
DettagliLe Memorie. Si distinguono per: Supporti sui quali le informazioni vengono fisicamente memorizzate.
Le Memorie Supporti sui quali le informazioni vengono fisicamente memorizzate. Si distinguono per: Velocità Costo per bit Tipo di accesso Accesso a byte o blocchi di byte Volatilità Parte I 15 Due Tipi
DettagliIl processore. Istituzionii di Informatica -- Rossano Gaeta
Il processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
DettagliLa memoria secondaria
La memoria secondaria La memoria principale non può essere troppo grande a causa del suo costo elevato Non consente la memorizzazione permanente dei dati (volatilità) Per questi motivi sono stati introdotti
DettagliIl bus. Bus di sistema: insieme di collegamenti (solitamente in rame) che connette tutti i componenti di un architettura
Il bus Problema: collegare le varie componenti (fisicamente separate) di un calcolatore, ad esempio, processore e memoria centrale Problema: come fa il processore a trasmettere alla RAM i bit che codificano
DettagliArchitettura dei calcolatori. Architettura dei calcolatori. Cos'è un computer?
Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ 2 Cos'è un computer? 3 Cos'è un computer? E' un dispositivo in grado di Elaborare
DettagliLa memoria secondaria
La memoria secondaria La memoria principale non può essere troppo grande a causa del suo costo elevato Non consente la memorizzazione permanente dei dati (volatilità) Per questi motivi sono stati introdotti
DettagliModulo: Elementi di Informatica
ARCHITETTURA DI VON NEUMANN Facoltà di Medicina Veterinaria Corso di laurea in Tutela e benessere animale Corso Integrato: Fisica medica e statistica Modulo: Elementi di Informatica A.A. 2009/10 Lezione
DettagliLa memoria secondaria
La memoria secondaria La memoria principale non può essere troppo grande a causa del suo costo elevato Non consente la memorizzazione permanente dei dati (volatilità) Per questi motivi sono stati introdotti
DettagliArchitetture dei Calcolatori Il Bus
Architetture dei Calcolatori Il Bus Ingegneria dell Automazione A.A. 2011/12 Anna Lina Ruscelli Sommario Il bus Il bus asincrono Il bus sincrono Il bus semisincrono Arbitraggio del bus Set di operazioni
DettagliInformatica e Bioinformatica anno 2013/2014
Informatica e Bioinformatica anno 2013/2014 Architettura degli Elaboratori Mauro Conti 18 marzo 2014 1/38 Informatica: una Prima Definizione Informatica = Infor mazione automatica Informatica è la scienza
DettagliIl computer P R O F. L O R E N Z O P A R I S I
Il computer P R O F. L O R E N Z O P A R I S I Un po di storia Le prime macchine per il calcolo automatico risalgono al 1940. Il calcolatore più potente di quel periodo era l ENIAC, in grado di svolgere
DettagliMemoria cache. Memoria cache. Miss e Hit. Problemi. Fondamenti di Informatica
FONDAMENTI DI INFORMATICA Prof PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Memoria cache, interrupt e DMA 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide
DettagliRichiami sull architettura del processore MIPS a 32 bit
Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini Caratteristiche principali dell architettura del processore MIPS E un architettura RISC
DettagliBUS. Il Livello Logico-Digitale. Il BUS del calcolatore. Il BUS del calcolatore. Sistema con diversi BUS. BUS interni ed esterni
Il BUS del calcolatore Il Livello Logico-Digitale Il BUS del calcolatore Il calcolatore elettronico è un insieme di unità funzionali: unità centrale di elaborazione (CPU), o processore unità funzionali
DettagliI dispositivi di input/output
I dispositivi di input/output I dispositivi di input/output (anche detti periferiche), permettono di realizzare l'interazione tra l'uomo e la macchina La loro funzione primaria è quella di consentire l'immissione
DettagliArchitettura dei calcolatori e Software di sistema
Università degli Studi di Palermo Dipartimento di Ingegneria Chimica, Gestionale, Informatica, Meccanica Lezioni di Informatica di Base per la Facoltà di Lettere e Filosofia Anno Accademico 2012/20103
DettagliSoluzione Esercizio 1
Esercizio 1 Si consideri una notazione binaria in virgola mobile a 16 bit, detta ALFA, di cui (nell ordine da sinistra a destra) si usa 1 bit per il segno (0=positivo), 6 bit per l esponente, che è rappresentato
Dettagli