Tecnologie e Progettazione dei sistemi Informatici e di Telecomunicazioni Scheda Recupero Estivo Obiettivo

Transcript

1 Tecnologie e Progettazione dei sistemi Informatici e di Telecomunicazioni Scheda Recupero Estivo Classe IIIG Il recupero estivo nella materia sarà valutato con un test scritto, durante i giorni dedicati alla verifica del superamento dei debiti formativi alla ripresa delle attività didattiche per l anno scolastico 2015/2016. Il test scritto riguarderà gli argomenti indicati nel programma consuntivo disponibile sul sito della scuola e verterà sugli argomenti indicati, a titolo di solo esempio, nei quesiti qui di seguito proposti. L integrazione del materiale didattico è anch essa disponibile sul sito della scuola, in formato pdf, sotto il titolo Introduzione al VDHL. Mod.1 - Obiettivo: Esercitazione sulla rappresentazione dei numeri nei vari sistemi posizionali, sulla conversione tra le basi e sull aritmetica elementare al di fuori dalla rappresentazione decimale. 1A) Rappresenta nel sistema decimale i seguenti numeri espressi in basi diverse da 10: a1 = ; a2 = FEDE 16 ; a3 = ; a4 = 1000,17 8 ; a5 = 1000,17 16 ; a6 = 1000, B) Rappresenta in ottale i seguenti numeri usando, ove possibile, la transcodifica diretta: b1 = ; b2 = ; b3 = C1A0 16 ; b4 = ; b5 = 125, C) Rappresenta in esadecimale i seguenti numeri usando, ove possibile, la transcodifica diretta: c1 = ; c2 = ; c3 = ; c4 = ; c5 = 625, D) Rappresenta in binario i seguenti numeri usando, ove possibile, la transcodifica diretta: d1 = ; d2 = 177, ; d3 = 3544,7 8 ; d4 = 640,A 16 ; d5 = ABB E) Rappresenta in binario i seguenti numeri relativi espressi in base 10, usando la notazione in complemento a due: e1 = + 33; e2 = - 63; e3 = - 127; e4 = +128; e5 = F) Esegui in binario le seguenti somme algebriche, usando la rappresentazione in complemento a due e badando ad usare, per entrambi gli operandi, lo stesso numero minimo di bit necessari ad evitare l overflow nel risultato: f1: ; f2: ; f3: ; f4: G) Esegui le seguenti operazioni rimanendo nella base di partenza: g1: ; g2: 1BD CCA 16 ; g3: x ; g4: : ; g5: /9

2 Mod.1 - Test a risposta multipla o breve 2A Per convertire in binario la parte decimale di un numero frazionario si usa il metodo: 1) Delle divisioni successive per due; 2) Delle sottrazioni successive; 3) Delle moltiplicazioni successive per due; 4) Del complemento a due. 2B La transcodifica diretta, per aggregazione di cifre, tra due sistemi di numerazione può essere effettuata solo quando: 1) Una delle basi è il binario; 2) Una delle basi è il decimale; 3) Almeno una delle basi è una potenza di due; 4) Una delle basi è pari alla potenza intera dell altra. 2C La conversione in binario di un numero frazionario decimale: 1) Produce sempre un numero finito di cifre binarie; 2) Produce sempre un numero infinito di cifre binarie; 3) Alle volte può essere fatta soltanto con una certa approssimazione; 4) Genera sempre un numero inferiore di cifre binarie 2D La conversione tra i sistemi di numerazione ottale ed esadecimale può essere fatta: 1) Semplicemente raddoppiando o dimezzando il numero delle cifre; 2) In modo diretto per aggregazione o disaggregazione di cifre; 3) Solo passando attraverso il sistema decimale; 4) In modo diretto passando per il sistema binario. 2E La sequenza di cifre 100 rappresenta: 1) Il numero otto in base due; 2) Il numero espresso in decimale; 3) Il numero sessantaquattro in base sedici; 3) Il numero duecentocinquantasei espresso in base otto. 2F Quale vantaggio offre la rappresentazione dei numeri dotati di segno con il complemento alla base rispetto a quella con modulo e segno: 1) E più semplice da leggersi; 2) Non c è alcun rischio di overflow; 3) Si possono semplificare i circuiti di calcolo binario; 4) E più compatta. 2G In un sistema di numerazione posizionale, il valore in base dieci del numero rappresentato si ottiene: 1) Elevando ogni cifra alla potenza corrispondente alla posizione occupata nella stringa e quindi sommando tra di loro i risultati ottenuti; 2) Sommando i pesi corrispondenti alle cifre diverse da zero; 3) Sommando le potenze della base corrispondenti alla posizione di ogni cifra; 4) Sommando i prodotti di ogni cifra per il peso corrispondente. 2H Confrontando le cifre di pari posizione di due numeri espressi con basi diverse, quale delle seguenti proposizioni è vera? 1) Le cifre a destra della virgola hanno un peso minore se la base è minore mentre quelle a sinistra hanno un peso maggiore nel numero a base maggiore; 2) Le cifre a destra della virgola hanno un peso maggiore se la base è minore mentre quelle a sinistra hanno un peso minore nel numero a base maggiore; 3) Le cifre a destra della virgola hanno un peso maggiore nel numero a base minore mentre quelle a sinistra hanno un peso maggiore in quello a base maggiore; 4) Le cifre a destra della virgola hanno un peso minore nel numero a base maggiore mentre quelle a sinistra hanno un peso minore in quello a base maggiore. 2I Disponendo di 10 cifre binarie, quanti numeri si possono rappresentare? 1) 1024; 2) 512; 3)1000; 4) /9

3 2J Mettere in sequenza crescente i seguenti quattro numeri: A= ; B= ; C=90 16 ; D= ) A B C D ; 2) B C D A ; 3) C A B D ; 4) D A C B. 2K Se si volesse ordinare un insieme di duecentosessantasei oggetti usando un sistema posizionale che deve impiegare numeri di due cifre soltanto, quale base si dovrebbe scegliere? 1) Otto; 2) Dieci; 3) Sedici; 4) Venti. 2L Il numero esadecimale A3 corrisponde al numero decimale: 1) ; 2) ; 3) ; 4) M) Il numero binario , espresso in complemento a 2, rappresenta: 1) ; 2) ; 3) ; 4) N L operazione aritmetica: ha come risultato: 1) ; 2) ; 3) ; 4) O Il numero decimale 0, corrisponde al numero binario: 1) 0,11; 2) 0,011; 3) 0,101; 4) 1,011. 2P Riguardo al complemento a 2 di un numero binario, quale delle seguenti frasi è vera? 1) Il complemento di un numero qualsiasi si ottiene calcolando il complemento di ogni singola cifra; 2) Si calcola invertendo tutti i bit e poi si sottraendo 1 ; 3) Si calcola partendo da sinistra e invertendo tutte le cifre che precedono un uno seguito da tutti zeri fino al bit meno significativo; 4) Si calcola invertendo tutti i bit che si incontrano partendo da destra. Converti in binario i seguenti numeri espressi in varie basi: 2Q EFF,1A 16 = 2R 36,17 8 = 2S 0,16 10 = 2T 21,11 3 = 3/9

4 Mod.1: Test ad esercizio breve. 3A Esegui le seguenti addizioni e sottrazioni, direttamente nella base indicata: (in base 16) (in base 8) F 1 D A + A B E B B A A B = 9 F F C = = (in base 2) = 3B Esegui le seguenti moltiplicazioni e divisioni in binario: x : = 3C Esegui, nei riquadri sottostanti, le seguenti somme algebriche in binario rappresentando gli addendi in complemento a due e usando un numero di cifre binarie adeguato ad evitare eventuali condizioni d overflow sul risultato: 1) ; 2) ; 3) ; 4) /9

5 Mod.2 :Introduzione al VHDL 3A Per quale dei seguenti motivi è stato introdotto il VHDL? 1) Consentire all'elettronica digitale di poter progettare usando le stesse procedure usate nell'elettronica analogica; 2) Consentire all'elettronica analogica di poter progettare usando le stesse procedure usate nell'elettronica digitale; 3) Uniformare gli standard di modellizzazione dell'hardware con quelli del software; 4) Descrivere, simulare e sintetizzare circuiti ad alto livello d'integrazione. 3B Quale dei seguenti operatori non può essere impiegato in modo nativo in VHDL tra due segnali del tipo "standard logic" perché non coerente logicamente con la natura fisica del segnale? 1) "AND"; 2) "XOR"; 3) "+"; 4) "&". (NB: "&" è l'operatore di concatenazione) 3C Quanti sono i possibili valori assunti da un segnale di tipo standard logic 1164? 1) 2; 1) 4; 2) 6; 4) 9. 3D All interno della stessa architecture possono convivere assegnazioni di tipo structural con quelle di tipo behavioural : Vero. Falso. 3E Qual è la differenza semantica tra assegnazioni di tipo concurrent e assegnazioni di tipo sequential? 1) Le prime sono valutate in parallelo, mentre le seconde solo alla fine del costrutto sintattico che le include; 2) Le assegnazioni concorrenti si usano per sintetizzare solo logica combinatoria, mentre le seconde servono solo quando si deve sintetizzare logica sequenziale; 3) Le prime consentono solo assegnazioni structural mentre le seconde anche behavioural ; 4) Non c è nessuna differenza sostanziale di trattamento. 3F Un process in cui non è stata definita una sensitivity list e che non usa l istruzione di wait, durante la simulazione del programma risulta: 1) Sempre attivo. 2) Attivo sui fronti di salita del clock. 3) Attivo sui fronti di discesa del clock. 4) Mai attivo. 3G Che cosa accade quando, in una assegnazione di valori ad un segnale, alcune condizioni non sono completamente specificate: 1) Sono intese come condizioni di implicit memory. 2) Il compilatore VHDL le usa come condizioni d indifferenza. 2) Sono semplicemente ignorate in fase di sintesi. 3) Il segnale è assunto come nullo. 3H Che cosa vuol dire, nell'ambito del VHDL, una descrizione behavioral di un'architettura? 1) Si descrive la logica del funzionamento della "entity" solo "instanziando" componenti e moduli preesistenti. 2) Si descrive l azione di un operatore su tipi diversi di segnali indicandone il comportamento. 3) Poter utilizzare una libreria di operatori aggiuntivi, oltre a quelli cosiddetti nativi del linguaggio. 4) Si utilizzano espressioni booleane e costrutti sintattici di assegnazione specifici ad alto livello di astrazione. 3I La entity di un modulo testbench ha una caratteristica peculiare: 1) Il nome deve finire con il suffisso -tb. 2) Non deve essere preceduta dalla definizione di librerie standard. 3) E priva di port. 4) I suoi port di input sono gli stimoli con cui si vuole testare un modulo, mentre i port di output sono le uscite del modulo sotto test. 5/9

6 3L Senza un'opportuna libreria, gli operatori relazionali e aritmetici non possono mai essere utilizzati tra segnali logici binari di tipo standard: Vero. Falso. 3M Che cosa occorre fare per definire un circuito usando dei moduli predefiniti? 1) Basta inserirli come assegnazioni concorrenti. 2) E sufficiente indicare la libreria che li contiene. 3) Occorre indicare la libreria che li contiene, creare delle instance dei simboli assegnando loro un nome qualsiasi e collegare i suoi PORT. 4) Occorre indicare la libreria che li contiene, creare delle instance dei simboli assegnando loro un nome unico e collegare i suoi PORT. Mod.3: Esercizi brevi 4A) Scrivere un modulo VHDL, completo di entity e architecture, adatto alla sintesi di un comparatore digitale che: Confronta due segnali d ingresso a quattro bit A e B, Fornisce tre uscite, M, m ed E ed E dotato di tre segnali d ingresso, M in, m in, E in, utilizzabili per collegare in cascata il comparatore, quando si vuole estendere un confronto a più di quattro bit. Il funzionamento del comparatore è descritto dalla seguente tabella: Confronto M in m in E in M m E A > B A < B A = B A = B A = B (Traccia: per usare gli operatori relazionali ">", "<" e "=" anche tra segnali del tipo "std_logic_vector", usare le seguenti librerie prima della definizione della "entity": library IEEE; use IEEE.STD_LOGIC_1164.all; use IEEE.STD_LOGIC_UNSIGNED.all; use IEEE.STD_LOGIC_ARITH.all;) 4B) Descrivere in VHDL il seguente circuito combinatorio: A U3a ALS04BN U3c U1a ALS00AN U1c ALS00AN Y1 B 5 6 C 74ALS04BN U3b U1b 6 Fig.1 D 74ALS04BN 74ALS00AN 1 2 U2a 3 Y2 74ALS86N 4C) Scrivere un modulo "testbench" per simulare e verificare il comportamento del circuito in Fig.1 dell'esercizio precedente, forzando sufficienti valori dei segnali di stimolo perché le uscite assumano entrambi i valori binari. 6/9

7 Mod.3 SINTESI canonica di reti sequenziali e DESCRIZIONE di sistemi digitali tramite il linguaggio VHDL TEST n 1) Progettare un automa a stati finiti sincrono che sia capace di riconoscere, in modo non agganciato (ovvero con ripetizione di riconoscimento), la stringa di sette bit all interno di una sequenza di dati binari ricevuti in serie sull unico ingresso X. L automa è dotato di due uscite Y1 e Y0 che danno le seguenti informazioni: Y 0 è attiva dal momento in cui è stato riconosciuto il primo frammento di quattro bit ( 1100 ) e rimane alta solo se la sequenza procede correttamente nel riconoscimento dei tre bit successivi; Y 1 si attiva soltanto quando gli ultimi sette bit ricevuti sono nella sequenza corretta cioè solo quando l intera stringa è stata riconosciuta. La sintesi dell automa deve essere condotta usando flip/flop di tipo T. Fig. 1 X ASF Y1 Y0 TEST n 2) Scrivere un modulo VHDL, "Entity-Architecture", adeguato alla descrizione dell'automa sintetizzato nell esercizio precedente. L'automa deve, inoltre, essere provvisto di un segnale di reset sincrono che lo riporta, quando attivo, nel suo stato iniziale. Res Fig. 2 X ASF Y1 Y0 7/9

8 TEST n 3) Scrivere un modulo VHDL adeguato al progetto e alla realizzazione circuitale del seguente contatore binario sincrono supponendo di usare la scheda Nexys2: d3 d2 d1 d0 UP_DW CE MR LD q3 q2 q1 q0 TC CE abilitazione al conteggio LD segnale di caricamento UP/DW controllo di conteggio up o down MR segnale di reset ASINCRONO TC segnale di fine conteggio Assegnazione dei pin: SW(3 downto 0) <= d(3 downto 0); BTN(3 downto 0) <= UP_DW & CE & MR & LD; LD(3 downto 0) <= q(3 downto 0); LD(4) <= TC; 5A) Scrivere un modulo VHDL, completo di entity e architecture, adatto alla sintesi di un circuito combinatorio dotato di cinque ingressi e tre uscite, così definito: Gli ingressi "DIPSW(3 downto 0)" rappresentano una chiave digitale a quattro bit; il segnale "EN" funge da convalida al valore presente sulla chiave: quando è pari a "1" il valore della chiave è valido; l'uscita "Yv" è un segnale di validazione: è "1" solo se "EN = 1" e "DIPSW 0000"; l'uscita "Yc = 1" solo quando la chiave è abilitata e il suo valore è pari a "8"; l'uscita "Yn = 1" solo quando la chiave è abilitata e il suo valore è pari a "8 2" DIPSW(3 downto 0) Yc Yn EN Yv 8/9

9 5B) Descrivere in VHDL il seguente contatore binario sincrono che conta Mod. 8 in codice Gray. UP/DW CE MR q2 q1 q0 CE abilitazione al conteggio UP/DW controllo di conteggio up o down(0 = UP, 1 = DOWN) MR segnale di reset sincrono Traccia: 1 per progettore il contatore usare il metodo di descrizione behavioral di un generico ASF. 2 I segnali di controllo del conteggio vanno considerati con il seguente ordine di priorità:, MR, CE, UP/DW. 3 Infine, se UP/DW = 0 allora Q incrementa la sequenza in codice Gray altrimenti la decrementa. 5C) Progettare un automa a stati finiti sincrono che sia capace di riconoscere, in modo agganciato (ovvero senza ripetizione di riconoscimento ), su stringhe di tre bit, quelle corrispondenti ai numeri primi 2,3,5,7. Disegnare il grafo di flusso dell automa. Verificare se è ottimizzabile. Sintetizzare l automa su una FPGA per mezzo della sua descrizione in VHDL. X ASF Y 5D) Scrivere un file di testbench per verificare il funzionamento del circuito 1A, assicurandosi che gli stimoli forniti producano alcune combinazioni significative degli ingressi. 9/9