Le operazioni. di somma. e sottrazione
|
|
- Lisa Carrara
- 7 anni fa
- Visualizzazioni
Transcript
1 Le operazioni di somma e sottrazione S. Salvatori marzo 2016 (36 di 171)
2 L'unità aritmetico-logica La ALU rappresenta l'elemento principale di una CPU quale dispositivo di elaborazione. ALU AI BUS ESTERNI incrementer SR FUNZ PC MAR MDR REG ALU REG... DECODER IR R0 R1 Rn BANCO DI REGISTRI La ALU riceve dal decoder l'informazione di quale operazione deve svolgere: addizione sottrazione negazione AND bit-a-bit... S. Salvatori marzo 2016 (37 di 171)
3 Esempi di addizione binaria = 5 = ok riporto = 5 = ok riporto riporto d'usc = 10 = NO! 1-bit senza riporto in ingresso (half-adder) A B S C XOR AND 1-bit con riporto in ingresso (full-adder) A B Ci S Co riv. dispari se almeno 2 S. Salvatori marzo 2016 (38 di 171)
4 Sommatore a 1 bit Half-adder senza riporto in ingresso Full-adder con riporto d'ingresso A B CIN S S = A B CIN = SUM(A,B,CIN) = PARITY(A,B,CIN) COUT COUT = A B + A CIN + B CIN = MAJ(A, B, CIN) S. Salvatori marzo 2016 (39 di 171)
5 Full-adder S = A B CIN = SUM(A,B,CIN) = PARITY(A,B,CIN) Semplifichiamo COUT COUT = A B + A CIN + B CIN = MAJ(A, B, CIN) : COUT = A B + A CIN (B+B') + B CIN (A+A') COUT = A B + A B CIN + A B' CIN + B A CIN + B A' CIN COUT = A B (1 + CIN) + A B' CIN B A' CIN COUT = A B + A B' CIN + B A' CIN COUT = A B + (A B) CIN S. Salvatori marzo 2016 (40 di 171)
6 Full-adder S = A B CIN = SUM(A,B,CIN) = PARITY(A,B,CIN) Semplifichiamo COUT COUT = A B + A CIN + B CIN = MAJ(A, B, CIN) COUT = A B + A CIN + B CIN = = A B + A B' CIN + B A' CIN = = A B + (A B) CIN se B' = 0, c'è il primo termine se A' = 0, c'è il primo termine ritardo di 2 porte S. Salvatori marzo 2016 (41 di 171)
7 Sommatore a più bit Ripple Carry Dallo stadio i-esimo: A[i] B[i] CIN S[i] COUT S[i] = SUM(A[i], B[i], CIN) COUT = MAJ(A[i], B[i], CIN) Per overflow (vd. dopo) COUT[2] COUT[3] A[i] B[i] COUT ADDER-1bit S[i] cella A[3] B[3] A[2] B[2] A[1] B[1] A[0] B[0] S[3] S[2] S[1] S[0] CIN arriviamo allo schema a più bit CIN S. Salvatori marzo 2016 (42 di 171)
8 4-bit binary full adder with fast carry 7483 C4 B4 A4 S4 B3 A3 S3 B2 A2 B1 A1 C0 S2 S1 S. Salvatori marzo 2016 (43 di 171)
9 Carry-lookahead Nello schema del 7483 si nota che il riporto d'uscita è calcolato insieme agli altri B4 termini. A4 Si possono introdurre i concetti di segnali B3di propagazione P e A3 generazione G, per rendere rapido il calcolo B2 di Cout con un circuito A2 logico dedicato: B1 A1 C0 C4 S4 S3 S2 S1 S. Salvatori marzo 2016 (44 di 171)
10 Sottrazione binaria S. Salvatori marzo 2016 (45 di 171)
11 Esempi di sottrazione binaria = 1 = prestito = 5 = prestito prestito d'usc = 10 = bit senza prestito in ingresso A B S Bo XOR AND bit con prestito in ingresso -2 A B Bi S Bo riv. dispari (-1) (-1) (-2) (-1) S. Salvatori marzo 2016 (46 di 171)
12 Sottrazione a 1 bit Dovremmo costruire un altro elemento aritmetico Half senza prestito in ingresso Full Bo A B Bi S con prestito d'ingresso Bo S. Salvatori marzo 2016 (47 di 171)
13 Notazione in complemento a 2 In complemento a 2 si hanno sempre 2 n quantità però queste hanno un segno a seconda del verso in cui sono lette (sulla circonferenza) la sottrazione è svolta come addizione tra numeri con segno! = ok = ok = ok = ok = NO = NO possiamo avere: - riporto prestito d'uscita - overflow S. Salvatori marzo 2016 (48 di 171)
14 Riporto in uscita Nelle operazioni di addizione tra numeri con o senza segno il riporto indica che abbiamo superato la rappresentazione a n bit ed è necessario il bit di peso 2 n. senza segno con segno = 8 = = -5 = = -5 = no prestito! si prestito! = 11 = = -1 = no prestito! = 1 = (non è una sottraz.) Se li inverto ho prestito S. Salvatori marzo 2016 (49 di 171)
15 Condizione di overflow Il risultato sarebbe fuori del campo di esistenza dei numeri ammessi in complemento a 2 p. es., a 8 bit: = 159 ci sarà overflow perché il max positivo è 127 senza segno C 1000 = 8 = con segno C 1000 = -8 = OV = 1 OV = 1 S. Salvatori marzo 2016 (50 di 171)
16 Condizione di overflow Si noti che l'overflow è possibile quando si addizionano numeri dello stesso segno l'addizione può portare a superare la metà-campo che i numeri hanno a disposizione quando addizioniamo numeri con segno opposto, non si presenterà mai questa eventualità S. Salvatori marzo 2016 (51 di 171)
17 Condizione di overflow In un sommatore a più bit la condizione di overflow è pari alla XOR tra gli ultimi due riporti: numeri con lo stesso segno mantengo il segno 1 x x 1 x x 0 x x 0 x x no OV + + non mantengo il segno x x 1 x x 0 x x 0 x x si OV + + A[n] B[n] A[n-1] B[n-1] A[1] B[1] COUT OV ADDER-1bit S[n] ADDER-1bit S[n-1]... ADDER-1bit S[1] CIN S. Salvatori marzo 2016 (52 di 171)
18 Schema per la sottrazione Con la notazione in complemento a 2 si semplifica notevolmente lo schema per l'addizione/sottrazione OP1 OP2 NEG SUB/ADD C out OV n-bit FULL ADDER C in se SUB, nego e aggiungo 1 RIS così è calcolato il complemento a 2 S. Salvatori marzo 2016 (53 di 171)
19 Negazione programmabile Per negare uso XOR come NOT programmabili A B XOR esce B esce B b n b n-1 OP b1 neg controllo OP S. Salvatori marzo 2016 (54 di 171)
20 Informazione binaria Informazione binaria e transistor MOS Porte logiche e logica CMOS Latch CMOS I/O digitale Note pratiche S. Salvatori marzo 2016 (55 di 171)
21 Informazione binaria via MOS In elettronica digitale ogni bit è rappresentato con un livello di tensione V DD V SS I transistor sono utilizzati per convogliare i livelli di tensione di alimentazione verso le uscite p-mos n-mos S. Salvatori marzo 2016 (56 di 171)
22 Il MOS come switch V DD si attiva con '0' V SS p-mos strong '1' V DD si attiva con '1' strong '0' n-mos V SS S. Salvatori marzo 2016 (57 di 171)
23 Il MOS come switch V DD V DD p-mos on p-mos off n-mos out = V DD n-mos on out = V SS V SS V SS S. Salvatori marzo 2016 (58 di 171)
24 Livelli Ogni famiglia logica ha due campi per cui la tensione di ingresso è interpretata come '0' o come '1' S. Salvatori marzo 2016 (59 di 171)
25 Livelli Per il micro LPC1769 min typ max 1 valido non valido 0 valido 3.3 V 2.3 V 1.0 V 0 V S. Salvatori marzo 2016 (60 di 171)
26 5V-tolerant Per il micro LPC1769 S. Salvatori marzo 2016 (61 di 171)
Elettronica dei Sistemi Programmabili A.A Microcontrollori. Esercizi
Elettronica dei Sistemi Programmabili A.A. 2013-2014 Microcontrollori Esercizi Registro speciale APSR: flag della ALU Flag della ALU N (b31) : copia di b31 del risultato. '1' se negativo, '0' se posivo
DettagliAritmetica binaria e circuiti aritmetici
Aritmetica binaria e circuiti aritmetici Architetture dei Calcolatori (lettere A-I) Addizioni binarie Le addizioni fra numerali si effettuano cifra a cifra (come in decimale) portando il riporto alla cifra
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Richiami di elettronica digitale per i sistemi a microprocessore Dentro la CPU: registri e macchine sequenziali prof. Stefano Salvatori
DettagliUniversità degli Studi di Cassino
Corso di Reti combinatorie Anno Accademico 27/28 Francesco Tortorella Reti combinatorie una rete combinatoria è un circuito logico avente n ingressi (x,x 2,,x n ) ed m uscite (y,y 2,,y m ), ciascuno dei
Dettagliuna rete combinatoria è un circuito logico avente n ingressi (x 1
Reti combinatorie una rete combinatoria è un circuito logico avente n ingressi (x,,,x n ) ed m uscite (y,y 2,,y m ), ciascuno dei quali assume valori binari (/), e tale che a ciascuna combinazione degli
DettagliRivediamo alcuni concetti fondamentali: note sulla periferica GPIO
Introduzione alla progettazione di sistemi embedded a microcontrollore Rivediamo alcuni concetti fondamentali: note sulla periferica GPIO prof. Stefano Salvatori A.A. 2016/2017 Eccetto dove diversamente
DettagliIl Livello Logico-Digitale. Blocchi funzionali combinatori
Il Livello Logico-Digitale Blocchi funzionali combinatori 21-10-2015 Blocchi funzionali combinatori Esiste una ben nota e ormai stabilizzata libreria di blocchi funzionali predefiniti di tipo combinatorio
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Architettura dei sistemi a microprocessore prof. Stefano Salvatori A.A. 2017/2018 Eccetto dove diversamente specificato, i contenuti
DettagliArchitettura degli Elaboratori. Davide Bertozzi Dipartimento di Ingegneria Università of Ferrara. Componenti Combinatori Standard
Architettura degli Elaboratori Davide Bertozzi Dipartimento di Ingegneria Università of Ferrara Componenti Combinatori Standard Riassunto: Semplificazione Primo procedimento: utilizzo di tecniche algebriche
DettagliArithmetic and Logic Unit e moltiplicatore
Arithmetic and Logic Unit e moltiplicatore M. Favalli Engineering Department in Ferrara (ENDIF) ALU - multiplier Analisiesintesideicircuitidigitali 1 / 34 Sommario 1 Arithmetic and Logic Unit - ALU 2 Moltiplicatore
DettagliComponenti di un sistema digitale
Componenti di un sistema digitale Il Multiplexer 2x a b Dispositivo che permette di selezionare uno degli n ingressi e presentarlo in uscita Con n linee di ingresso un multiplexer richiede un numero di
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Architettura dei sistemi a microprocessore prof. Stefano Salvatori A.A. 2014/2015 Eccetto dove diversamente specificato, i contenuti
DettagliCircuiti di base e ALU. Lorenzo Dematte
Circuiti di base e ALU Lorenzo Dematte (dematte@ieee.org) Multiplexer Multiplexer Decodificatore demux CPU ALU: Arithmetic Logic Unit CU: Control Unit Aritmetica con reti logiche I circuiti realizzano
DettagliComponenti per l aritmetica binaria
Componenti per l aritmetica binaria M. Favalli Engineering Department in Ferrara (ENDIF) Reti logiche 1 / 29 Sommario 1 Introduzione 2 Sommatori binari 3 Applicazioni di n-bit adder 4 Sommatore CLA (ENDIF)
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Richiami di elettronica digitale per i sistemi a microprocessore Dentro la CPU: registri e macchine sequenziali prof. Stefano Salvatori
DettagliCalcolatori Elettronici
Calcolatori Elettronici LIVELLO ORGANIZZAZIONE: SCHEMI DI BASE ALU e REGISTER FILE Massimiliano Giacomin 1 DOVE CI TROVIAMO LIVELLO SIST. OP. Application Binary Interface (ABI) ISA Instruction Set Architecture
DettagliEs. 05. Addizionatori (Half Adder, Full Adder); sommatori a n bit (con e. complemento a due e sottrazione; overflow.
Es. 05 Addizionatori (Half Adder, Full Adder); sommatori a n bit (con e senza riporto); conversione in complemento a due e sottrazione; overflow. Es. 1 Si scriva la tabella di verità per un addizionatore
DettagliCircuiti combinatori notevoli
Architettura degli Elaoratori e delle Reti Lezione 5 Circuiti cominatori notevoli F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 5 1 Comparatore! Confronta parole
DettagliMoltiplicatori HW e ALU
Moltiplicatori HW e ALU Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti: Appendice B5 prima parte. Per approfondimenti
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliReti combinatorie (segue) Reti combinatorie. Lezione 2. Architettura degli Elaboratori A. Sperduti 1
Reti combinatorie Reti sequenziali Sommatore Sottrattore Generatore di sequenze Riconoscitore di sequenze PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà eseguire, in un
DettagliEsercizio Il circuito in figura denominato ADD4 effettua l operazione di addizione su numeri binari interi senza segno di quattro bit (S = A + B).
Esercizio Il circuito in figura denominato ADD4 effettua l operazione di addizione su numeri binari interi senza segno di quattro bit (S = A + B). A[4:1] B[4:1] ADD4 S[x:1] Si richiede 1. Il valore di
Dettaglisenza stato una ed una sola
Reti Combinatorie Un calcolatore è costituito da circuiti digitali (hardware) che provvedono a realizzare fisicamente il calcolo. Tali circuiti digitali possono essere classificati in due classi dette
DettagliProgetto di Circuiti Aritmetici
Progetto di Circuiti Aritmetici Maurizio Palesi Maurizio Palesi 1 Introduzione Caratteristiche principali di valutazione Velocità Valutata per il caso peggiore Costo Precisione Es., operazioni in virgola
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Circuiti Addizionatori
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Circuiti Addizionatori Sommario Circuiti addizionatori Half-Adder Full-Adder CLA (Carry Look Ahead) 21/06/2010 Corso di Reti Logiche 2009/10 2 Addizionatori
DettagliEsercitazione 02. Circuiti Aritmetici. Gianluca Brilli 09/04/19 ARCHITETTURA DEI CALCOLATORI 1
Esercitazione 02 Circuiti Aritmetici Gianluca Brilli gianluca.brilli@unimore.it 09/04/19 ARCHITETTURA DEI CALCOLATORI 1 Esercizio 01 Creare un nuovo sottocircuito chiamato "adder_1", e implementarvici
DettagliElementi di Informatica
Elementi di Informatica Luigi Catuogno Operazioni aritmetiche in binario 1 omma e prodotto di cifre binarie + 0 1 0 0 1 1 1 10 0 1 0 0 0 1 0 1 omma tra numeri binari (senza segno) 1010 + 0011 = 1 1 10
DettagliLogica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna
Logica binaria Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 Rappresentazione dell'informazione I calcolatori
DettagliSommatori e Moltiplicatori. Sommario
Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: B.5 sul Patterson, per i moltiplicatori HW,
DettagliVirtual CPU (Eniac): parte 2
Architettura dei Calcolatori Prof. Enrico Nardelli Università degli Studi di Roma Tor Vergata Virtual CPU (Eniac): parte 2 1 Dove eravamo rimasti OpCode 2 La ALU e le sue funzionalità Operazioni possibili:
DettagliSommatori e Moltiplicatori
Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: B.5 sul Patterson, per i moltiplicatori HW,
DettagliPorte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali
Porte logiche di base Cenni circuiti, reti combinatorie, reti sequenziali NOT AND A R A B R OR A R B Quindi NAND o NOR sono complete circuiti con solo porte NAND o solo porte NOR. Reti combinatorie Rete
DettagliAritmetica dei Calcolatori 2
Laboratorio di Architettura 1 aprile 2011 1 Operazioni bit a bit 2 Rappresentazione binaria con segno 3 Esercitazione Operazioni logiche bit a bit AND OR XOR NOT IN OUT A B A AND B 0 0 0 0 1 0 1 0 0 1
DettagliLogica binaria. Cap. 1.1 e 2.1 dispensa
Logica binaria Cap.. e 2. dispensa Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 / 24 Rappresentazione
DettagliArchitettura dei sistemi di elaborazione: La CPU: Architettura (parte 2)
Architettura dei sistemi di elaborazione: La CPU: Architettura (parte 2) ALU L unità aritmetico logica o ALU rappresenta l apparato muscolare di un calcolatore, il dispositivo cioè che esegue le operazioni
DettagliAppunti di informatica. Lezione 3 anno accademico Mario Verdicchio
Appunti di informatica Lezione 3 anno accademico 2015-2016 Mario Verdicchio Numeri binari in memoria In un calcolatore, i numeri binari sono tipicamente memorizzati in sequenze di caselle (note anche come
DettagliCodifica e aritmetica binaria
Codifica e aritmetica binaria Corso ACSO prof. Cristina Silvano, Politecnico di Milano Codifica binaria dell informazione Il calcolatore utilizza un alfabeto binario: usiamo dispositivi elettronici digitali
DettagliVirtual CPU (Eniac): parte 2
Architettura dei Calcolatori Prof. Enrico Nardelli Università degli Studi di Roma Tor Vergata Virtual CPU (Eniac): parte 2 1 Dove eravamo rimasti OpCode 2 La ALU e le sue funzionalità Operazioni possibili:
DettagliLa rappresentazione dei numeri. La rappresentazione dei numeri. Aritmetica dei calcolatori. La rappresentazione dei numeri
CEFRIEL Consorzio per la Formazione e la Ricerca in Ingegneria dell Informazione Aritmetica dei calcolatori Rappresentazione dei numeri naturali e relativi Addizione a propagazione di riporto Addizione
DettagliLezione 7 Sommatori e Moltiplicatori
Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 /36 Sommario
DettagliArchitettura degli Elaboratori e Laboratorio. Matteo Manzali Università degli Studi di Ferrara Anno Accademico
Architettura degli Elaboratori e Laboratorio Matteo Manzali Università degli Studi di Ferrara Anno Accademico 2016-2017 Algebra booleana L algebra booleana è un particolare tipo di algebra in cui le variabili
DettagliIl livello logico digitale
Il livello logico digitale porte logiche e moduli combinatori Algebra di commutazione Algebra booleana per un insieme di due valori Insieme di elementi A={,} Operazioni NOT (operatore unario) => = e =
DettagliSistemi di numerazione
SOMMARIO Sistemi di numerazione...2 Sistema decimale (o a base 10)...2 Sistema binario...2 Operazioni sui numeri binari...3 Espressioni logiche...4 Definizione...4 Prodotto Logico : AND...4 Somma Logica
DettagliComponenti notevoli combinatori
Corso di Laurea in Informatica Componenti notevoli combinatori Architettura dei Calcolatori Prof. Andrea Marongiu andrea.marongiu@unimore.it Anno accademico 2018/19 Demultiplexer / Decoder (1/2) Il demultiplexer
DettagliProgetto di Circuiti Aritmetici
Progetto di Circuiti Aritmetici Maurizio Palesi Maurizio Palesi 1 Introduzione Caratteristiche principali di valutazione Velocità Valutata per il caso peggiore Costo Precisione Es., operazioni in virgola
DettagliEsercitazione del 17/03/2005
Esercitazione del 7/03/2005 ) ddizionatore Half dder (senza riporto in ingresso): 0 0 0 0 0 0 0 0 0 = = Half dder N.Porte = 2 Cammino Critico =, = 2) ddizionatore Full dder ( con riporto in ingresso ):
DettagliEsercitazione del 23/03/ Soluzioni
Esercitazione del 23/03/2006 - Soluzioni ) Addizionatore Half Adder (senza riporto in ingresso): A B S R 0 0 0 0 0 0 0 0 0 S = A B R = A B A B Half Adder S R A S R B N.Porte = 2 Cammino Critico S =, R
DettagliArchitetture aritmetiche
Architetture aritmetiche Sommatori: : Full Adder, Ripple Carry Sommatori: Carry Look-Ahead Ahead, Carry Save, Add/Subtract Moltiplicatori: Combinatori, Wallace,, Sequenziali Circuiti per aritmetica in
DettagliSommatori e Moltiplicatori
Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti: Appendice C5 prima parte. Per approfondimenti
DettagliUniversità degli Studi di Cassino
Corso di Unità Logico-Aritmetica Anno Accademico 24/25 Francesco Tortorella Progetto di una ALU ALU n. [Arthritic Logic Unit or (rare) Arithmetic Logic Unit] A random-number generator supplied as standard
DettagliLa ALU. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
La ALU Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: sezione C.5 1/38 Sommario ALU ad 1 bit ALU a 3
DettagliAritmetica in complemento a due. 29 settembre 2017
Aritmetica in complemento a due 29 settembre 2017 Complemento a Due Differenza con il sistema posizionale: il peso del bit più significativo è negativo Il valore di b n-1 b n-2 b 0 è dato dalla relazione
DettagliUnità Aritmetico-Logica
Unità Aritmetico-Logica A ritmethic L ogic U nit E l unità che esegue le operazioni aritmetiche e le operazioni logiche AND e OR 1-bit ALU : è una componente dell ALU che produce un singolo bit sui 32
DettagliCircuiti e reti combinatorie. Appendice A (libro italiano) + dispense
Circuiti e reti combinatorie Appendice A (libro italiano) + dispense Linguaggio del calcolatore Solo assenza o presenza di tensione: o Tante componenti interconnesse che si basano su e Anche per esprimere
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliAppunti di informatica. Lezione 4 anno accademico Mario Verdicchio
Appunti di informatica Lezione 4 anno accademico 2016-2017 Mario Verdicchio Numeri binari in memoria In un calcolatore, i numeri binari sono tipicamente memorizzati in sequenze di caselle (note anche come
DettagliRappresentazione di numeri relativi (interi con segno) Rappresentazione di numeri interi relativi (con N bit) Segno e Valore Assoluto
Rappresentazione di numeri relativi (interi con segno) E possibile estendere in modo naturale la rappresentazione dei numeri naturali ai numeri relativi. I numeri relativi sono numeri naturali preceduti
DettagliElettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT
Elettronica Digitale. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT Paragrafi del Millman Cap. 6 6.- 6.4 M. De Vincenzi AA 9- Sistema
DettagliCapitolo 1 Circuiti integrati digitali. Capitolo 2 L invertitore CMOS. Introduzione
Indice Introduzione I VII Capitolo 1 Circuiti integrati digitali 1.0 Introduzione 1 1.1 Processo di integrazione CMOS 2 1.2 Caratteristiche elettriche dei materiali 11 1.2.1 Resistenza 11 1.2.1.1 Contatti
DettagliCarry-select adder per l'arm6
Carry-select adder per l'arm6 Si può ottimizzare S. Salvatori - Microelettronica maggio 2019 (33) Organizzazione ALU per l'arm6 A operand latch B operand latch invert A XOR gates XOR gates invert B function
DettagliUniversità degli Studi di Cassino
Corso di Rappresentazione dei dati numerici Aritmetica dei registri Anno Accademico Francesco Tortorella BIG IDEA: Bits can represent anything!! Caratteri 26 lettere 5 bits (2 5 = 32) Minuscole/maiuscole
DettagliModuli Combinatori. Moduli Combinatori. Corso di Architetture degli Elaboratori
Moduli Combinatori Moduli Combinatori Corso di Architetture degli Elaboratori Coder Circuito codificatore x x z z k n=2 k x n La linea su cui si ha valore viene codificata in uscita mediante log 2 n bit
DettagliReti Combinatorie: sintesi
Reti Combinatorie: sintesi Sintesi di reti combinatorie Una rete combinatoria realizza una funzione di commutazione Data una tabella di verità è possibile ricavare più espressioni equivalenti che la rappresentano.
DettagliCircuti AND, OR, NOT Porte logiche AND
Circuti AND, OR, NOT Porte logiche AND OR NOT A B C Esempio E = ~((AB) + (~BC)) E NAND e NOR NAND (AND con uscita negata): ~(A B) NOR (OR con uscita negata): ~(A+B) Si può dimostrare che le operazioni
DettagliArchitettura degli Elaboratori A Modulo 2
ALU Architettura degli Elaboratori A Modulo 2 ALU slides a cura di Andrea Torsello e Salvatore Orlando ( Unit ALU (Arithmetic Logic circuito combinatorio all interno del processore per l esecuzione di
DettagliArchitettura degli Elaboratori
circuiti combinatori: ALU slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello 1 ALU ALU (Arithmetic Logic Unit) circuito combinatorio all interno del processore per l esecuzione di istruzioni
DettagliIl Processore: l unità di controllo
Il Processore: l unità di controllo La frequenza con cui vengono eseguiti i cicli di esecuzione è scandita da una componente detta clock Ad ogni impulso di clock la UC esegue un ciclo di esecuzione di
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Elementi per il progetto di un microprocessore prof. Stefano Salvatori A.A. 2018/2019 Eccetto dove diversamente specificato, i contenuti
DettagliEs Soluzioni S = A B. R in. Full. Adder
Es. 5 - oluzioni 1) ddizionatore Half dder (senza riporto in ingresso): 1 1 1 Half dder = = N.Porte = 2 Cammino Critico = 1, = 1 2) ddizionatore Full dder ( con riporto in ingresso ): in out 1 1 1 1 1
DettagliUniversità degli Studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Medica Operazioni logiche
Università degli Studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Medica Operazioni logiche L algebra di oole Rev.1.1 of 2012-04-26 Componenti logiche di un elaboratore Possiamo
DettagliEsercizi svolti Y Z. 1. Date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari AND, OR, NOT.
Esercizi svolti 1. Date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari ND, OR, NOT. a) F= b) F= F= 2. Date le seguenti funzioni logiche ricavare le
DettagliAritmetica dei calcolatori
Aritmetica dei calcolatori Rappresentazione dei numeri naturali e relativi Addizione a propagazione di riporto Addizione veloce Addizione con segno Moltiplicazione con segno e algoritmo di Booth Rappresentazione
DettagliAritmetica dei calcolatori. La rappresentazione dei numeri
Aritmetica dei calcolatori Rappresentazione dei numeri naturali e relativi Addizione a propagazione di riporto Addizione veloce Addizione con segno Moltiplicazione con segno e algoritmo di Booth Rappresentazione
DettagliI sommatori S R. R in. Full. Adder
I sommatori 1) ddizionatore Half dder (senza riporto in ingresso): 0 0 0 0 0 1 1 1 Half dder = = N.Porte = 2 Cammino Critico = 1, = 1 2) ddizionatore Full dder ( con riporto in ingresso ): in out 0 0 0
DettagliAritmetica binaria sui numeri relativi (somme e sottrazioni) e Unità aritmetiche
Aritmetica binaria sui numeri relativi (somme e sottrazioni) e Unità aritmetiche Esercizi da laboratorio ed esercizi per l esame 30 ottobre 20 Reti Logiche Numeri relativi: rappresentazione in complemento
DettagliREGISTRO DELLE LEZIONI 2005/2006. Tipologia
(Sede di Ascoli) Introduzione al corso, organizzazione e testi. Evoluzione della tecnologia, storia degli elaboratorio. Componenti di base del computer. Trends tecnologici. Legge di Moore. (Sede di Ascoli)
DettagliSisElnF1 12/21/01. F CIRCUITI COMBINATORI E SEQUENZIALI F1 Circuiti combinatori
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI F CIRCUITI COMBINATORI E SEQUENZIALI F1 Circuiti combinatori» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti sequenziali
DettagliMux X I 7..0 O 3 S 2..0 X 1 X 2
pprofondimento multiplexer Mi serve un multiplexer a 8 vie, ma dispongo solo di molti multiplexer a 2 vie X 0 X 1 X 2 X 3 X 4 X 5 X 6 X 7 S 0 S 0 S 0 S 0 S 0 =0 per indici pari ed 1 per indici dispari
DettagliSistema Numerico Decimale
Sistema Numerico Decimale 10 digits d = [0,1,2,3,4,5,6,7,8,9] 734 = 7 * 10 2 + 3 * 10 1 + 4 * 10 0 0.234 = 2 * 10-1 + 3 * 10-2 + 8 * 10-3 In generale un numero N con p digits(d) interi ed n digits frazionari
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 19 Febbraio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 19 Febbraio 2016 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliVirtual CPU Eniac parte 2
Virtual CPU Eniac parte 2 Università degli Studi di Roma Tor Vergata Dr.ssa Veronica Marchetti Dove eravamo rimasti OpCode 2 I Flag Bit del registro PSW. Utilizzati per prendere decisioni in base all esito
DettagliSisElnF1 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti sequenziali
DettagliLogica Digitale. Fondamenti di Informatica - Prof. Gregorio Cosentino
Logica Digitale 1 Ma in fondo quali sono i mattoncini che compongono un calcolatore elettronico? Porte Circuiti Aritmetica Memorie Bus I/O And, Or, Nand, Nor, Not Multiplexer, Codif, Shifter, ALU Sommatori
DettagliIntroduzione ed elementi dell'algebra di Boole
Introduzione ed elementi dell'algebra di Boole CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) Università degli Studi di Napoli Federico II Il Calcolatore Elettronico è un sistema:»
DettagliAritmetica dei Calcolatori 2
Laboratorio di Architettura 13 aprile 2012 1 Operazioni bit a bit 2 Rappresentazione binaria con segno 3 Esercitazione Operazioni logiche bit a bit AND OR XOR NOT IN OUT A B A AND B 0 0 0 0 1 0 1 0 0 1
DettagliCircuiti Combinatori
Circuiti Combinatori circuiti combinatori sono circuiti nei quali le uscite dipendono solo dalla combinazione delle variabili logiche presenti nello stesso istante all ingresso Essi realizzano: Operazioni
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. aritmetica binaria intera
AXO Architettura dei Calcolatori e Sistemi Operativi aritmetica binaria intera Aritmetica binaria intera Aritmetica binaria: conversioni di base di numero: base 2 base 8 base 10 base 16 Rappresentazione
DettagliIl modello di von Neumann
1 Organizzazione di (quasi) tutti gli elaboratori moderni: personal computer, workstation, portatili, smartphone,... CPU memoria Control Unit I/O ALU 2 Il cuore è la CPU (Control Processing Unit): esegue
DettagliEsercitazioni su rappresentazione dei numeri e aritmetica dei calcolatori
Esercitazioni su rappresentazione dei numeri e aritmetica dei calcolatori slide a cura di Salvatore Orlando & Marta Simeoni Architettura degli Elaboratori 1 Interi unsigned in base 2 Si utilizza un alfabeto
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliComponenti di un processore
Componenti di un processore Unità di Controllo Bus Interno REGISTRI Program Counter (PC) Registro di Stato (SR) Registro Istruzioni (IR) Registri Generali Unità Aritmetico- Logica Registro Indirizzi Memoria
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 20 Giugno Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 20 Giugno 2016 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
DettagliCodifica delle Informazioni e Aritmetica Binaria
Codifica delle Informazioni e Aritmetica Binaria Reti Logiche T Francesco Antoniazzi francesco.antoniazzi@unibo.it Argomenti Informazione Codifica Binaria Codici Rappresentare i numeri Operazioni aritmetiche
DettagliInformazione binaria: - rappresentazione dei numeri naturali e interi relativi -
Informazione binaria: - rappresentazione dei numeri naturali e interi relativi - Percorso di Preparazione agli Studi di Ingegneria Università degli Studi di Brescia Docente: Massimiliano Giacomin Tipologie
DettagliIl processore. Istituzionii di Informatica -- Rossano Gaeta
Il processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
Dettagli$GGL]LRQDWRULPHWRGR &DUU\/RRNDKHDG
$GGL]LRQDWRULPHWRGR &DUU\/RRNDKHDG Salvatore Orlando & Marta Simeoni Arch. Elab. - S. Orlando 1 $GGL]LRQDWRUL Il circuito combinatorio che implementa l addizionatore a n bit è costruito collegando in sequenza
DettagliPrefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...
Indice Prefazione del Prof. Filippo Sorbello........................... VII Prefazione del Prof. Mauro Olivieri............................ Prefazione degli autori.........................................
Dettagli