Sommatori e Moltiplicatori

Transcript

1 Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione [email protected] Università degli Studi di Milano Riferimenti: B.5 sul Patterson, per i moltiplicatori HW, capitolo 9 fino a sul Fummi, Per gli algoritmi di moltiplicazione: capitolo 3 (fino a 3.4) del Patterson. /23 Sommario Sommatori Moltiplicatori 2/23

2 Somma e prodotto logico A B Y Somma => OR A B Y Moltiplicazione => AND A B Y A B Y 3/23 Tabella della verità della somma: (Half) Adder ad bit a b a b somma riporto r HA s s = a b r = ab a b s r La somma è diventata un operazione logica! Cammini critici: Somma = ; Riporto = ; Complessità Somma = porta; Riporto = porta; 4/23 2

3 Tabella della verità della somma completa: a b r in somma riporto Full Adder ad bit s = m + m 2 + m 4 + m 7 r = m 3 + m 5 + m 6 + m 7 s = a b r in + a b r in + a b r in + a b r in = _ = (a b) r in + (ab + ab) r in = = (a b) r in + (a b) r in r in a b _ r out = a b r in + a b r in + a b r in + a b r in = ab + (a b) r in r out FA s 5/23 s = (a b) r in + (a b) r in r out =ab+ (a b) r in Implementazione circuitale r in r in a (a b) (a b) ab r out b!r in!(a b) s r in 7 porte logiche. Cammini critici: s -> 3; r out -> 3 6/23 3

4 r s = out = Semplificazione circuitale ( a b) rin + ( a b) rin = ( a b) ab + ( a b) r in r in a b r in s r in 5 porte logiche. Cammini critici: s > 2; r out -> 3 a r out b 7/23 Implementazione mediante PLA a b r in somma r out SOP: costruisco i mintermini e li sommo. r in a b 8/23 AND OR r out s 4

5 Esercizi Scrivere il circuito che esegue la somma di: in base 2. Riportare tutte le uscite delle porte logiche. Scrivere il circuito che esegue la seguente sottrazione: 5-2 in base 2. Riportare tutte le uscite delle porte logiche. 9/23 Sommario Addizionatori Moltiplicatori /23 5

6 Moltiplicazione binaria Moltiplicando Moltiplicatore x 27 = Prodotto x = /23 La moltiplicazione binaria Possiamo vederla come: Un primo stadio in cui si mette in AND ciascun bit del moltiplicatore con il moltiplicando. Un secondo stadio in cui si effettuano le somme (full adder) dei bit sulle righe contenenti i prodotti parziali. 2/23 6

7 Moltiplicazione binaria Prodotti parziali Riporto Somma parziale Moltiplicando Moltiplicatore x 27 x = = = = -> 297 Prodotto 3/23 Moltiplicazione binaria (su 4 bit) Prodotti parziali (AND) Somma parziale (Sommatori) Prodotto Moltiplicando Moltiplicatore x = * * 2 + * *2 = **2 2 = Il prodotto parziale è = Moltiplicando incolonnato opportunamente 4/23 7

8 La matrice dei prodotti parziali Prodotti parziali In binario i prodotti parziali sono degli AND. 5/23 Il circuito che effettua i prodotti Prodotti parziali 6/23 8

9 La matrice dei prodotti parziali In binario i prodotti parziali sono degli AND. 7/23 Somma delle prime 2 righe dei prodotti parziali Somma dei primi 2 prodotti parziali: Aggiunge il terzo prodotto parziale: HA e FA non sono equivalenti per i diversi cammini critici. 8/23 x = = -> 297 9

10 Somma della terza riga I primi due prodotti parziali sono sommati dalla prima batteria di sommatori. Ogni altro prodotto parziale è sommato da un ulteriore batteria di sommatori. x 27 x = = = = -> 297 9/23 Circuito completo della somma dei prodotti parziali N- batterie di sommatori Problema: overflow: A e B su 32 bit => P su 64 bit. 2/23

11 b3 Valutazione della complessità Complessità: Half Adder: 2 porte Full Adder: 5 porte Stadio AND: 3 A su N bit B su M bit N * M porte AND Stadio OR: N sommatori per riga M- righe Numero porte se N = M = 4 -> 48 riga Altre righe Numero porte = (N-2) * 5 + 2*2 + (M-2) * (N-) * 5 + (M-2)*2 2/23 b2 Valutazione del cammino critico Cammini critici: Half Adder: Somma porta Riporto porta Full Adder: Somma - 2 porte Riporto - 3 porte Gli AND operano in parallelo: ritardo Cammino critico: 2 22/23

12 Diapositiva 2 b3 prova lalfafdafdakmn adf borghese; 4/3/25 Diapositiva 22 b2 prova lalfafdafdakmn adf borghese; 4/3/25

13 Sommario Addizionatori Moltiplicatori 23/23 2