Lezione 7 Sommatori e Moltiplicatori

Transcript

1 Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 1/36 Sommario! Sommatori ad anticipazione di riporto! Addizionatori modulari! Moltiplicatori approccio hardware! Moltiplicatori approccio firmware L 7 2/36

2 Anticipazione di riporto! Anticipazione di riporto (carry look-ahead) " Approccio per diminuire la latenza della somma " Propagazione di riporto: t L = 3N! Principio di funzionamento: " Si genera un riporto in uscita quando ho almeno due 1 sui tre ingressi (r in, a, b) a b FA r IN r OUT s $ riporto = L 7 3/36 Propagazione e generazione! Ho riporto quando ho almeno 2 dei 3 ingressi (r in, a, b) = 1! Due casi possibili: r IN " GENERAZIONE: g i Viene generato un riporto allo stadio i, per qualsiasi r in, se: g i = a i b i ; g i = 1 # r i,out = 1 a b FA s r OUT " PROPAGAZIONE: p i Viene generato un riporto allo stadio i, se r in = 1 e (a OR b) = 1 p i = (a i + b i ) ; p i r i,in = 1 # r i,out = 1 L 7 4/36

3 Esempio! Calcolo: r 4,out " supponiamo r 0,in = = = = r 4,out = 0 r 4,out = 1 r 4,out = 1 Propagazione: p 4 r 3,out =(a 4 +b 4 )r 3,out = 1 Generazione: g 4 = a 4 b 4 = 1! Quindi: r 4,out = (a 4 +b 4 )r 3,out + a 4 b 4 L 7 5/36 Sviluppo della funzione logica riporto Dato che: r i,out = a i b i + (a i + b i ) r i,in = = g i + p i r i,in r i 1 = r i 1,out = r i,in! Ricavo r 3,out come funzione degli ingressi: a i, b i, r in,0 : r 0,out = g 0 + p 0! r 0,in r 0,in r 1,out = g 1 + p 1 r 0,out = g 1 + p 1 g 0 + p 1 p 0 r 0,in r 2,out = g 2 + p 2 r 1,out = g 2 + p 2 (g 1 + p 1 g 0 + p 1 p 0 r 0,in ) a s = g 2 + p 2 g 1 + p 2 p 1 g 0 + p 2 p 1 p 0 r 0,in r 3,out = g 3 + p 3 r 2,out = = g 3 + p 3 (g 2 + p 2 g 1 + p 2 p 1 g 0 + p 2 p 1 p 0 r 0,in ) = = g 3 + p 3 g 2 + p 3 p 2 g 1 + p 3 p 2 p 1 g 0 + p 3 p 2 p 1 p 0 r 0,in b FA 4 r 3,out L 7 6/36

4 Anticipazione di riporto (4 bit) r 3,out = g 3 + p 3 r 2 = g 3 + p 3 (g 2 + p 2 g 1 + p 2 p 1 g 0 + p 2 p 1 p 0 r 0,in ) = = g 3 + p 3 g 2 + p 3 p 2 g 1 + p 3 p 2 p 1 g 0 + p 3 p 2 p 1 p 0 r 0,in a 3 b 3 a 2 b 2 a 1 b 1 a 0 b 0 a 0 r 0,in p 3 p 2 p 1 p 0 b 0 g 0 p 3 p 2 p 1 p 0 p 1 g 0 p 3 p 2 p 1 p 0 r 0 p 3 p 2 p 1 g 0 +g 1 p 3 p 2 r 3,out a 1 b 1 g 1 a 2 b 2 g 2 a 3 b 3 g 3 g 3+ +g 2 p 3 Cammino critico = 6 L 7 7/36 Sommario! Sommatori ad anticipazione di riporto! Addizionatori modulari! Moltiplicatori approccio hardware! Moltiplicatori approccio firmware L 7 /36

5 Addizionatori modulari! Moduli elementari, collegabili in cascata. " Complessità del circuito tollerata per piccoli n (es. n=4)! Cammino critico C: " M moduli da 4 bit: C = 6 M N = 16 bit # M = N/4 # C = 6 N/4 = 24 " A propagazione di riporto: N = 16 bit # C = 3 N = 4 a b r 0,in FA 4 r 3,out s L 7 9/36 Struttura sommatore a blocchi! Vogliamo 32 bit! sommatori elementari " Come collegarli tra loro? r 3 = g 3 + p 3 r 2 = = g 3 + p 3 (g 2 + p 2 g 1 + p 2 p 1 g 0 + p 2 p 1 p 0 r 0 ) = = (g 3 + p 3 g 2 + p 3 p 2 g 1 + p 3 p 2 p 1 g 0 ) + p 3 p 2 p 1 p 0 r 0 = r 0,in = G 0 + P 0 r 0 dove: a s P 0 = p 3 p 2 p 1 p 0 G 0 = g 3 + p 3 g 2 + p 3 p 2 g 1 + p 3 p 2 p 1 g 0 FA 4 b P 0 G 0 L 7 10/36

6 Struttura di un sommatore su 16 bit C 1 = G 0 + P 0 r 0 C 2 = G 1 + P 1 C 1 = = G 1 + P 1 G 0 + P 1 P 0 r 0 C 3 = G 2 + P 2 C 2 = = G 2 + P 2 G 1 + P 2 P 1 G P 2 P 1 P 0 r 0 r out = C 4 = G 3 + P 3 C 3 = = G 3 + P 3 G 2 + P 3 P 2 G P 3 P 2 P 1 G 0 + P 3 P 2 P 1 P 0 r 0 Cammino critico = 6+6 = 12 CLA + prop: 6M = 24 Prop: 3N = 4 L 7 11/36 Sommario! Sommatori ad anticipazione di riporto! Addizionatori modulari! Moltiplicatori approccio hardware! Moltiplicatori approccio firmware L 7 12/36

7 Moltiplicazione binaria x (27 10 ) = (7 10 ) Moltiplicando Moltiplicatore (19 10 ) Prodotto! Come fare il calcolo con circuiti logici? " Possiamo scomporre l operazione in due stadi: " Primo stadio: prodotti parziali! si mette in AND ciascun bit del moltiplicatore con i bit corrispondenti del moltiplicando " Secondo stadio: somme! si effettuano le somme (full adder) dei bit sulle righe contenenti i prodotti parziali L 7 13/36 La matrice dei prodotti parziali In binario i prodotti parziali sono degli AND L 7 14/36

8 Il circuito che effettua i prodotti L 7 15/36 Somma prime 2 righe dei prodotti parziali x = L 7 16/36

9 Somma della terza riga x = L 7 17/36 Somma prodotti parziali circuito completo Overflow: A e B su: N bit # P su: 2N bit L 7 1/36

10 Valutazione del cammino critico! N = 4 " Ritardo AND = 1 " Ritardo HA = 1 " Ritardo FA = 3 1! Cammino critico = L 7 19/36 Sommario! Sommatori ad anticipazione di riporto! Addizionatori modulari! Moltiplicatori approccio hardware! Moltiplicatori approccio firmware L 7 20/36

11 Approcci tecnologici alla ALU.! Approcci tecnologici alla costruzione di ALU:! Hardware " Ad ogni operazione corrisponde un circuito combinatorio specifico " ROM! Approccio esaustivo (tabellare).! Per ogni funzione, per ogni ingresso viene memorizzata l uscita. Utilizzabile per funzioni molto particolari (ad esempio di una variabile). Non molto utilizzato.! Firmware o microprogrammato " Si dispone di circuiti specifici solamente per alcune operazioni elementari (tipicamente addizione e sottrazione). " Le operazioni più complesse vengono sintetizzate a partire dall algoritmo che le implementa L 7 21/36 L approccio firmware! La ALU contiene una unità di controllo e dei registri " L unità di controllo attiva opportunamente le unità aritmetiche ed il trasferimento da e verso i registri.! Approccio controllore-datapath! Viene inserito un microcalcolatore dentro la ALU! FIRMWARE vs. HARDWARE: " Hardware: più veloce ma più costosa per numero di porte e complessità dei circuiti! La soluzione HW conviene per le operazioni frequenti " Firmware: risolve l operazione complessa mediante una sequenza di operazioni semplici.! Meno veloce, ma più flessibile e, potenzialmente, adatta ad inserire nuove procedure. L 7 22/36

12 Presentazione seriale/parallela! Presentazione parallela " Tutti i bit vengono presentati simultaneamente; La ALU genera tutti i bit del risultato! Tipico dell approccio HW! Presentazione seriale " Gli operandi vengono presentati 1 bit alla volta, del quale viene eseguita l operazione e fornito il risultato! Viene utilizzata un unica copia del circuito aritmetico! Il tempo di calcolo cresce linearmente con il numero di bit! non si possono utilizzare tecniche di carry look-ahead a 0 a 1... a n b 0 b 1... b n ALU... s 0 s 1 s n! Presentazione seriale a gruppi " I bit vengono presentati a gruppi di k bit (es. k=: bytes) a 0 a 1 a n ALU s 0 s 1 s n b 0 b 1 b n L 7 23/36 Operazione di SHIFT (scorrimento) Dato A={a n a n-1 a 1 a 0 }! s k (A)=A!, a! j = a j k " k: shift amount! Tempo comparabile con quello della somma! Effettuato al di fuori delle operazioni selezionate dal MUX della ALU, da un circuito denominato Barrel Shifter a n a n-1 a n-2 a 1 a 0 a n-1 a n-2 a n-3 a a n a n-1 a 2 a 1!"#$%&'&!(&)#&*!"#$%&'&)(&)#&* L 7 24/36

13 La moltiplicazione firmware Algoritmo della moltiplicazione firmware Si analizzano sequenzialmente i bit del moltiplicatore se il bit è = 1! moltiplicando in posizione opportuna se il bit è = 0! 0 in posizione opportuna x = L 7 25/36 Moltiplicazione firmware! Utilizzo un registro prodotto da 2n bit, inizializzato a 0! Ciclo iterativo: per ogni bit del moltiplicatore " Se bit = 1! sommo il moltiplicando al prodotto " shift a SX di 1 bit del moltiplicando x = L 7 26/36

14 L algoritmo P A x B = Inizio (P = 0, k = 0) no sì b k =1? P " A + P shift A a sx, k=k+1 k=n? sì Fine no L 7 27/36 Implementazione circuitale A (moltiplicando) + shift sx 64 bit ALU 64 add B (moltiplicatore) 32 bit shift 32 P (prodotto) 64 bit scrivi Controllo UC riceve 32 bit ma ne legge 1 alla volta L 7 2/36

15 Implementazione circuitale modifica A (moltiplicando) + shift a sx 64 bit B (moltiplicatore) + shift a dx 32 bit ALU 64 add 1 shift sx shift dx P (prodotto) 64 bit scrivi Controllo Ad ogni iterazione: B " shift_dx(b) UC riceve sempre LSB L 7 29/36 Esempio A,B: 4 bit P: bit 2 x 3 = x 0011 = L 7 30/36

16 Implementazione alternativa: idea! Soltanto metà dei bit del registro moltiplicando vengono utilizzati ad ogni iterazione " Ad ogni iterazione si aggiunge 1 bit al registro prodotto P 0 shift P 1! IDEA " Si caricano i risultati parziali in P nella metà SINISTRA " Si sposta la somma dei prodotti parziali (in P) verso destra ad ogni iterazione shift P 2 L 7 31/36 Seconda implementazione A moltiplicando, 32 bit ALU 32 add B moltiplicatore + shift dx 32 bit P prodotto + shift dx 64 bit scrivi shift dx Controllo shift dx L 7 32/36

17 Implementazione ottimizzata Numero di bit del prodotto corrente + Numero di bit da esaminare di B = 64 bit: costante ad ogni iterazione % elimino il registro moltiplicatore: B x = L 7 33/36 Circuito ottimizzato! Situazione alla prima iterazione A moltiplicando, 32 bit ALU 32 add P prodotto 64 bit Moltiplicatore B 32 bit scrivi shift dx Controllo + shift dx L 7 34/36

18 L algoritmo ottimizzato P A x B = Inizio (P = 0, k = 0) sì no b k =0? P " A + P shift [P B] a dx k=k+1 k=n? sì Fine no L 7 35/36 Esempio di esecuzione alg. ottimizzato A, B: 4 bit P: bit 2 x 3 = x 0011 = L 7 36/36