I Grandi Computer del Museo degli Strumenti per il Calcolo di Pisa.



Documenti analoghi
Struttura del calcolatore

Architettura hardware

Laboratorio di Informatica

C. P. U. MEMORIA CENTRALE

SCHEDA PERFORATA SMARTPHONE. Dalla. allo. ( Una veloce sintesi di un secolo di INFORMATICA) Dalla Scheda Perforata allo Smartphone 2013

Dispensa di Informatica I.1

Vari tipi di computer

I L C O M P U T E R COM E FATTO DENTRO (Unità 2)

I componenti di un Sistema di elaborazione. CPU (central process unit)

Esame di INFORMATICA

Contenuti. Visione macroscopica Hardware Software. 1 Introduzione. 2 Rappresentazione dell informazione. 3 Architettura del calcolatore

NOZIONI ELEMENTARI DI HARDWARE E SOFTWARE

CALCOLATORI ELETTRONICI A cura di Luca Orrù

ARCHITETTURA DEL CALCOLATORE

Introduzione. Classificazione di Flynn... 2 Macchine a pipeline... 3 Macchine vettoriali e Array Processor... 4 Macchine MIMD... 6

Informatica B a.a 2005/06 (Meccanici 4 squadra) PhD. Ing. Michele Folgheraiter

Più processori uguale più velocità?

COME E COMPOSTO IL PC -

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore

Architettura del calcolatore

Hackerando la Macchina Ridotta

Origini e caratteristiche dei calcolatori elettronici

Scuola Secondaria di Primo Grado Anna Frank Nome Cognome classe anno sc. 2008/09 INFORMATICA

Architettura di un calcolatore

Alfabetizzazione Informatica. Prof. Giuseppe Patti

Introduzione alle tecnologie informatiche. Strumenti mentali per il futuro

1.4a: Hardware (Processore)

SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI

Corso di Informatica

23/02/2014. Dalla scorsa lezione. La Macchina di Von Neumann. Uomo come esecutore di algoritmi

Prestazioni CPU Corso di Calcolatori Elettronici A 2007/2008 Sito Web: Prof. G. Quarella prof@quarella.

Componenti di base di un computer

Creare una Rete Locale Lezione n. 1

L Unità Centrale di Elaborazione

In un modello a strati il SO si pone come un guscio (shell) tra la macchina reale (HW) e le applicazioni 1 :

- Algoritmi ed esecutori di algoritmi - ALGORITMI MACCHINA DI VON NEUMANN

CLASSE III A I.T.I. (ABACUS) SISTEMI DI ELABORAZIONE E TRASMISSIONE DEI DATI VERIFICA DI RECUPERO

Corso di Informatica

Architettura dei computer

Calcolo numerico e programmazione Architettura dei calcolatori

Introduzione all'architettura dei Calcolatori

L informatica INTRODUZIONE. L informatica. Tassonomia: criteri. È la disciplina scientifica che studia

CONCETTI BASE dell'informatica Cose che non si possono non sapere!

Informatica - A.A. 2010/11

Informatica di base. Hardware: CPU SCHEDA MADRE. Informatica Hardware di un PC Prof. Corrado Lai

Architettura di un computer

Corso: Informatica+ Andrea Cremonini. Lezione del 20/10/2014

Informatica per la comunicazione" - lezione 7 -

CALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.7. Il moltiplicatore binario e il ciclo di base di una CPU

Architettura dei calcolatori I parte Introduzione, CPU

Lezione 3: Architettura del calcolatore

Software di sistema e software applicativo. I programmi che fanno funzionare il computer e quelli che gli permettono di svolgere attività specifiche

Unità di Misura Corso di Abilità Informatiche Laurea in Fisica. prof. Corrado Santoro

Approccio stratificato

SISTEMI DI NUMERAZIONE E CODICI

Ing. Paolo Domenici PREFAZIONE

All interno del computer si possono individuare 5 componenti principali: SCHEDA MADRE. MICROPROCESSORE che contiene la CPU MEMORIA RAM MEMORIA ROM

INTRODUZIONE ALL INFORMATICA


Il Personal Computer. Cos è Lo schema di massima Che cosa ci possiamo fare. 1

Breve storia del calcolo automatico

Fondamenti di informatica: un po di storia

I componenti di un Sistema di elaborazione. Memoria centrale. È costituita da una serie di CHIP disposti su una scheda elettronica

introduzione I MICROCONTROLLORI

Fondamenti di Informatica Laurea in Ingegneria Civile e Ingegneria per l Ambiente e il Territorio

Concetti fondamentali della Tecnologia Dell informazione Parte prima

Informazione analogica e digitale

Struttura del Calcolatore Corso di Abilità Informatiche Laurea in Fisica. prof. Corrado Santoro

Memoria Secondaria o di Massa

Hardware delle reti LAN

MODELLO CLIENT/SERVER. Gianluca Daino Dipartimento di Ingegneria dell Informazione Università degli Studi di Siena

Laboratorio di Informatica

CPU. Maurizio Palesi

1.4b: Hardware. (Memoria Centrale)

Dispensa di Fondamenti di Informatica. Architettura di un calcolatore

ECDL MODULO 1 Concetti di base della tecnologia dell informazione. Prof. Michele Barcellona

Informatica. Teoria. L architettura dei PC Storia dell informatica Periferiche Reti - Software. Marco Brama

Tecnologia dell Informazione

Informatica 1 Lezione 1

Informatica per la Storia dell Arte. Anno Accademico 2014/2015

SISTEMI OPERATIVI. Prof. Enrico Terrone A. S: 2008/09

Collegamento al sistema

Corso di Laurea in Informatica Architetture degli Elaboratori

Hardware, software e periferiche. Facoltà di Lettere e Filosofia anno accademico 2008/2009 secondo semestre

Fondamenti di Informatica INFORMATICA ED UNITA DI MISURA

Storia dell informatica

Laboratorio di Informatica di Base Archivi e Basi di Dati

Convertitori numerici in Excel

Il Sistema Operativo (1)

Laurea Specialistica in Informatica

INTRODUZIONE ALL INFORMATICA

Fondamenti di Informatica 2. Storia dei sistemi di calcolo

Architettura del Personal Computer AUGUSTO GROSSI

Gestione della memoria centrale

I dischi ottici. Fondamenti di Informatica -- Rossano Gaeta 43

Appunti di Sistemi e Automazione

Architettura del computer (C.Busso)

ELETTRONICA DIGITALE

Istituto tecnico commerciale e per geometri Enrico Fermi

Programmazione. Dipartimento di Matematica. Ing. Cristiano Gregnanin. 25 febbraio Corso di laurea in Matematica

Transcript:

Prof. Claudio Maccherani ITC Vittorio Emanuele II Perugia Anno scolastico 2005-2006 I Grandi Computer del Museo degli Strumenti per il Calcolo di Pisa....2...3...4...5...6...7...8 Istituto Tecnico Commerciale Vittorio Emanuele II P.le Anna Frank, 11 Perugia pag. 1

C.E.P. La CEP (Calcolatrice Elettronica Pisana) fu realizzata nel Centro Studi Calcolatrici Elettroniche dell'università di Pisa da un gruppo di progettisti tra i quali Giovan Battista Gerace, uno dei padri dell informatica italiana. La sua costruzione iniziò nel 1957 e terminò nel 1960. Si tratta di una calcolatrice elettronica numerica, studiata per applicazioni a problemi di carattere scientifico e caratterizzata, per quegli anni, da una particolare velocità di calcolo. Le sue principali caratteristiche sono: Parole di 36 bit Virgola fissa e virgola mobile Memoria a nuclei magnetici di 8192 celle di 36 bit ciascuna - estendibile a 32768 con tempo di accesso di 5,5 microsecondi Memoria ausiliaria per l input/output a nastro magnetico con velocità di 20000 caratteri/secondo Ingresso tramite lettori fotoelettrici di banda a 6+1 canali con velocità di 300 caratteri/secondo Uscita su stampante parallela da 150 righe/minuto e 102 caratteri per riga, su perforatore di banda a 7 o 5 canali da 60 o 110 caratteri al secondo 128 istruzioni macchina suddivise in aritmetiche, logiche, confronto, salto, ingresso, uscita circa 3500 tubi elettronici, 2000 transistori, 12000 diodi al germanio Velocità di calcolo in microsecondi: Virgola fissa semplice prec. Virgola fissa doppia prec. Virgola mobile semplice prec. Virgola mobile Doppia prec. Addiz/Sottraz. 15 25 100 520 Moltiplicazione 140 600 140 1100 Divisione 190 1200 200 1400 Istituto Tecnico Commerciale Vittorio Emanuele II P.le Anna Frank, 11 Perugia pag. 2

BULL Gamm3 La calcolatrice elettronica Gamma 3 della Compagnie des Machines Bull entrò sul mercato nel Marzo del 1953 al Crédit Lyonnais a Saint-Etiene (Francia). Aveva funzioni molto simili a quelle dell'ibm 604. La serie dei calcolatori Gamma (spesso indicati con Gxx), iniziata con il Gamma 2 del 1951, fu sviluppata come complemento ai lettori di schede perforate Series 150 della Bull, ma in seguito questi calcolatori si trasformarono in veri e propri computer che usavano i lettori di schede come periferiche. I comandi (istruzioni) erano memorizzati in un connection panel che poteva contenere al massimo 64 comandi chiamati program steps. Il clock della macchina era sincronizzato con la frequenza del motore dell'equipaggiamento elettromeccanico (che di solito era un tabulatore oppure, qualche volta, un lettore di schede perforate) connesso per mezzo di grandi cavi paralleli, detti boa, a 48 bit. Il processore usava circa 400 tubi a vuoto e diodi al germanio che contribuivano a migliorare l'affidabilità rispetto ad una macchina completamente a valvole. Il clock del processore è a 281 khz. Il caricamento di un'istruzione a 16 bit richiede 520 ms e la durata della sua esecuzione varia da 0.6 ms a 10 ms. La memoria principale era costituita da 15 registri a scorrimento (contenenti ciascuno una parola di 12 cifre decimali cioè 48 bit) con una tecnologia magnetostrittiva. Il tempo base del clock del registro (tempo necessario per lo spostamento di un bit all'interno del registro) era di 172 ms. Due dei registri fungevano da accumulatori per operazioni decimali in virgola fissa. Seguirono i modelli Gamma 3A, Gamma 3M, Gamma 3B, Gamma AET, Gamma AET-ACIE, Gamma ET. Istituto Tecnico Commerciale Vittorio Emanuele II P.le Anna Frank, 11 Perugia pag. 3

CINAC (Olivetti Elea 9104) Nel 1955 l'istituto Nazionale per le Applicazioni del Calcolo del C.N.R. di Roma acquistò un calcolatore Mark I (commercializzato in Europa nel 1951) dalla ditta inglese Ferranti. Il Calcolatore venne ribattezzato FINAC e restò in funzione fino al 1966 quando l'istituto si dotò di un Elea 9104. Affinché non andassero perduti il lavoro e l'esperienza acquisiti dal personale dell'istituto con il primo calcolatore fu costruito e interfacciato con l'elea 9104 un simulatore hardware-software del FINAC e si dette il nome CINAC (Calcolatore Istituto Nazionale per le Applicazioni del Calcolo) all'intero apparato. Il CINAC quindi era costituito dalla parte Olivetti Elea 9104 e dal simulatore del FINAC. Una serie di telescriventi, stampanti e lettori di banda erano usati per preparare e leggere i programmi adatti ad ambedue le piattaforme hardware; infatti il FINAC faceva uso di una banda fori circolari mentre l'elea 9104 di una banda con più fori e di diversa forma (quadrata). Tra l'altro, poiché il FINAC emetteva dei suoni quando era in funzione e i programmatori si erano abituati ad interpretarli riuscendo a capire se tutto stava procedendo bene oppure no, per poter fare lo stesso con il nuovo calcolatore venne montato un altoparlante con un circuito opportuno su un sostegno dell'unità centrale dell'elea affinché si riproducessero i suoni del FINAC. L'Elea 9104 non venne mai programmato con il codice nativo Olivetti bensì lavorò in emulazione, cioè fu sempre programmato con il codice del FINAC. Il CINAC venne dismesso il 30 Giugno 1970. Istituto Tecnico Commerciale Vittorio Emanuele II P.le Anna Frank, 11 Perugia pag. 4

Olivetti ELEA 6001 Il sistema di Elaborazione Elea 6001, costruito nel 1961 dall'olivetti, nella sua composizione base, è così costituito: o unità centrale contenente la memoria a nuclei magnetici di 10.000 posizioni e la matrice logica di sequenza con 256 posizioni; console; macchina per scrivere con perforatore di banda incorporato. o La composizione base è ampliabile mediante moduli aggiuntivi di memoria da 10.000-20.000 posizioni fino ad una capacità totale di 100.000 posizioni; unità di introduzione ed estrazione direttamente collegate; fotolettore; perforatore veloce di banda; unità a nastro magnetico fino ad 8 unità in totale; unità di introduzione ed estrazione in linea fino a 7 unità in totale, di cui 4 in entrata (lettori di schede, di banda) e 3 in uscita (perforatori di schede, stampanti). TAU 2 Il sistema TAU2-TAUMUS è un complesso hardware-software che consentiva la memorizzazione, composizione, rielaborazione ed esecuzione in tempo reale di brani musicali. Questo sistema fu costruito al C.N.R. - I.E.I. di Pisa dal 1973 al 75 dove funzionò fino al 1987. Poi fu donato al Conservatorio L. Cherubini di Firenze per poi ritornare a Pisa al Museo degli Strumenti per il Calcolo. Il programma TAUMUS risiedeva su un IBM370/168 presso il Centro di calcolo CNUCE in via Santa Maria 36 mentre il terminale audio TAU2 era all'i.e.i. in via Santa Maria 46. Il computer e il terminale audio erano collegati tramite cavo parallelo. Al computer IBM era possibile accedere sia dalla sala del TAU2 direttamente tramite un cavo seriale oppure da altra località tramite modem-linea dati della rete SIP. L'uscita del TAU2 poteva essere ascoltata nella sala stessa oppure in remoto attraverso la linea fonica della rete SIP. Istituto Tecnico Commerciale Vittorio Emanuele II P.le Anna Frank, 11 Perugia pag. 5

CRAY Cray XMP Cray YMP 2E Cray T90 Nel 1961 Seymour Cray progettò il computer più veloce al mondo di quel tempo, il primo supercomputer, il modello CDC 6600 della Control Data Corporation, di cui era stato uno dei fondatori nel 1957. In seguito anche il modello CDC 7600 fu da lui progettato. Nel 1972 S. Cray lasciò la CDC e fondò la Cray Research Corporation a Chippewa Falls, Wisconsin. Nel 1976 venne annunciato il supercomputer CRAY-1, 10 volte più potente del CDC 7600; fu istallato per la prima volta nel Laboratorio Nazionale di Los Alamos per 8,8 milioni di dollari. Il CRAY-1 aveva una potenza di 160 megaflops, cioè poteva eseguire 160 milioni di operazioni in virgola mobile al secondo, e una memoria principale di 8 megabyte (1 milione di parole di 8 byte). Nel 1982 venne sviluppato dalla compagnia il primo supercomputer multiprocessore: il CRAY X-MP. Nel 1985 uscì il CRAY-2, 10 volte più potente del CRAY-1. Nel 1988 la Cray Research introdusse il supercalcolatore CRAY Y-MP, il primo calcolatore al mondo a funzionare con molte applicazioni a più di un gigaflops. Il modello Y-MP2E fu il primo supercomputer CRAY ad avere un raffreddamento ad aria. Agli inizi degli anni '90 seguì il modello CRAY C90 da 16 gigaflops, che usava 16 processori da 1 gigaflops e una memoria centrale di 256 milioni di parole (million words). La compagnia produsse anche il suo primo minisupercomputer, il CRAY XMS system, seguito dalla serie CRAY Y-MP EL, e CRAY J90. Nel 1993 uscì sul mercato il CRAY T3D, il primo CRAY MPP (Massively Parallel Processing - eleborazione a parallelismo massiccio) che ben presto conquistò la leadership di questo mercato. Seguirono i modelli T3E e T3E-1200E. Nel 1994 fu annunciato il primo supercomputer al mondo wireless (senza fili): il CRAY T90. Cray-1 Cray-2 Cray C90 Cray Y-MP EL Cray J90 Cray T3D Istituto Tecnico Commerciale Vittorio Emanuele II P.le Anna Frank, 11 Perugia pag. 6

APE Nel 1984 all'istituto Nazionale di Fisica Nucleare (INFN) iniziò il programma APE, creato per risolvere complicati problemi di fisica teorica delle particelle elementari. Era necessario realizzare un calcolatore adatto allo studio delle interazioni tra quark in modo da spiegare la struttura ed il comportamento dei protoni e dei neutroni. Il progetto era coordinato dal presidente dell'infn Nicola Cabibbo e da Giorgio Parisi. Nel 1987 da questa ricerca nacque il calcolatore parallelo APE capace di un miliardo di operazioni al secondo, pari a quanto di meglio offrisse il mercato mondiale ma ad un costo assai minore. L'aritmetica di APE si basava su una innovazione che anni dopo ha trovato applicazione in tutti i moderni microprocessori. Si trattava di eseguire parecchie operazioni per ogni ciclo di macchina. APE eseguiva 8 operazioni per ciclo di macchina. Poiché l'elettronica della macchina era capace di operare a 8 milioni di cicli al secondo ne derivavano 64 milioni di operazioni al secondo che con sedici unità di calcolo in parallelo diventavano circa un miliardo di operazioni al secondo. Nel 1989 da questo programma nacque un secondo calcolatore parallelo: APE100, cento volte più potente di APE. Questo grande incremento della potenza di calcolo venne ottenuto facendo collaboratore tra di loro quasi mille processori. In APE vennero usati componenti elettronici commerciali mentre in APE100 c'era un chip progettato direttamente dall' INFN (il MAD, Multiply and Adder Device) e contenente circa 150 mila transistor che eseguiva le funzioni che nel primo APE richiedevano 300 chip. Questa famiglia di computer venne industrializzata e commercializzata col nome Quadrics dalla Alenia Spazio. In anni più recenti, APEmille ha continuato la tradizione di APE. Sistemi di calcolo APEmille sono istallati in vari sedi in Italia, in Germania, in Francia e nel Regno Unito. Una nuova generazione di sistemi APE (apenext) è in avanzata fase di sviluppo Istituto Tecnico Commerciale Vittorio Emanuele II P.le Anna Frank, 11 Perugia pag. 7

ncube Agli inizi degli anni 90 il CNUCE sottopose agli Organi Direttivi del CNR uno studio di fattibilità per acquisire un architettura a parallelismo massiccio da installare al CNUCE, in quanto Istituto ospitante sia il polo erogatore primario del sistema dei centri di elaborazione del CNR, sia l Iniziativa di supporto al calcolo parallelo. Il supercalcolatore parallelo ncube 2, prodotto dalla ncube Corporation di Beaverton, Oregon (USA), fu acquistato dal CNR nel Gennaio del 1991 e dato in dotazione al Gruppo di Calcolo Parallelo del CNUCE (resp. Dr. Domenico Laforenza). Il modello acquistato era l ncube 2 6400, con 128 processori (ciascuno di potenza pari a quella di un VAX/780), avente topologia di interconnessione ad ipercubo. Il supercalcolatore ncube aveva un processore proprietario da 20 MHz, e il numero di tali processori era scalabile da 8 a 8192 con una memoria ciascuno di 4 Mbyte. L elaboratore fu sempre disponibile in rete per i ricercatori abilitati e principalmente fu utilizzato da matematici, chimici e ingegneri. Fu dismesso alla fine del 1998. Istituto Tecnico Commerciale Vittorio Emanuele II P.le Anna Frank, 11 Perugia pag. 8