Realizzazione dei circuiti integrati

Transcript

1 Realizzazione dei circuiti integrati I circuiti integrati possono essere suddivisi in due grandi gruppi: Circuiti integrati monolitici in cui tutti i componenti vengono formati durante il procedimento di fabbricazione e su una unica lastrina di silicio (chip). Circuiti integrati ibridi che comprendono componenti miniaturizzati che non possono essere formati con le tecnologie monolitiche. Il grande vantaggio apportato dai circuiti integrati è l enorme risparmio di spazio nei confronti dei circuiti realizzati con componenti discreti. Inoltre grazie alle tecniche altamente specializzate di fabbricazione e collaudo è stato possibile aumentarne la produzione in serie, l affidabilità e l integrazione a grande scala. Basti pensare ai moderni processori che contengono all interno milioni di transistor.

2 Processo di fabbricazione Un circuito integrato monolitico contiene diversi transistor, resistori e condensatori separati da zone isolanti e intercollegati tramite piccolissime lamine di alluminio (piste), depositato nelle posizioni opportune mediante tecniche speciali di vaporizzazione sotto vuoto. Le maschere utilizzate per il processo di incisione vengono realizzate in scala 500:1 e poi ridotte mediante un procedimento fotografico ad alta definizione. Si parte da dischi di silicio monocristallino di circa 2,5 cm (ma oggi anche da 12 cm) e spessore di circa 200 micron; la prima operazione è la pulitura, seguita dal lavaggio che viene realizzato con diversi prodotti chimici, come il tricloroetilene ed il metanolo, e con tecniche ultrasoniche, utilizzando poi azoto per l essicazione. Al termine di questa fase, si procede ad una serie di operazioni di fotografia, incisione chimica e diffusione, tranne per lo strato che corrisponde ai collettori che viene ottenuto per accrescimento epitassiale.

3 Produzione del silicio e realizzazione dei wafer. Tale processo è costituito dalla successione di diverse fasi e consiste nella eliminazione delle impurezze del silicio (prodotto dalla silice )aumentandone la resistività e trasformandolo in silicio monocristallino (con una struttura cristallina, cioè, il più possibile regolare e priva di imperfezioni) 1. Purificazione per via chimica 2. Purificazione per via fisica 3. Formazione dei monocristalli 4. Drogaggio 5. Lavorazione del lingotto.

4 Produzione del silicio e realizzazione dei wafer. La purificazione per via chimica consiste nella trasformazione del silicio in tricloruro silano (SiHCl3) e nella sua purificazione mediante distillazione. Una successiva reazione con l idrogeno eleva ulteriormente il suo grado di purezza e consente di ottenere barre di silicio policristallino (lingotti)la cui resistività per usi elettronici è tuttavia ancora troppo bassa.

5 Produzione del silicio e realizzazione dei wafer. Nella purificazione fisica si applica il metodo della raffinazione a zona col quale porzioni del lingotto di silicio vengono portate allo stato fuso mediante riscaldamento con bobine a radiofrequenza e fatte scorrere verso una estremità della barra. Le impurezze che tendono a rimanere nel materiale allo stato liquido piuttosto che in quello solido,verranno così raccolte e trascinate verso l estremità del lingotto che verrà poi eliminata mediante taglio. Dopo 4-5 passaggi, il silicio raggiunge un grado di purezza elettronico e la sua resistività risulta di alcune decine di migliaia diωcm.

6 Produzione del silicio e realizzazione dei wafer. La trasformazione del lingotto policristallino in silicio monocristallino può essere effettuata con i seguenti metodi più noti: Metodo CZ (Czochralsky):in un forno e dentro un crogiolo di grafite viene fuso il silicio policristallino. Un piccolo seme di silicio monocristallino posto ad una estremità di un alberino in lenta rotazione, viene posto a contato con la massa fusa e quindi sollevato molto lentamente. Intorno al seme si solidifica un lingotto con struttura monocristallina.del diametro di cm e lunghezza di 50 cm. Con questo metodo la resistività del silicio è relativamente bassa.

7 Produzione del silicio e realizzazione dei wafer. o Metodo FZ (float zone,della zona fusa sospesa). Qui il lingotto di silicio policristallino viene tenuto in posizione verticale da un mandrino posto nella parte superiore del forno. Viene fatta riscaldare la zona del lingotto a contatto con il seme monocristallino (posto all altra estremità inferiore) e la zona fusa viene poi lentamente trascinata verso l alto. In tal modo il silicio solidificando assume man mano la struttura monocristallina propria del seme. Con questo metodo si produce silicio ad alta resistività. Il drogaggio del semiconduttore può essere effettuato aggiungendo concentrazioni opportune di impurezze nel silicio fuso nel primo metodo, oppure immettendo nell atmosfera che circonda il monocristallo sostanza droganti volatili nel metodo FZ. Il lingotto monocristallino subisce poi varie fasi di lavorazione fino ad essere trasformato in sottili e lucide lamine (WAFER) del diametro di 10 5 cm e dello spessore di micron. Dopo la rettifica del diametro, il lingotto viene tagliato mediante lame diamantate e le lamine ridotte di spessore mediante lappatura, vengono eliminate deformazioni reticolari superficiali mediante attacco chimico. Infine si fa crescere sulle superfici uno strato di biossido di silicio SiO2.

8 TECNOLOGIA DELLA GIUNZIONE PN. Attualmente le tecniche più comuni per la formazione delle giunzioni pn sono: La diffusione La crescita epitassiale L impiantazione ionica Questi metodi sono utilizzati dalla tecnologia planare che, a tutt oggi, costituisce il procedimento più importante per la costruzione dei circuiti integrati e dei componenti discreti a semiconduttore. Diffusione Il processo di diffusione allo stato solido consiste nella migrazione all interno del semiconduttore di atomi droganti da zone dove sono presenti in concentrazione elevata verso zone a concentrazione più bassa. Ad elevata temperatura, infatti alcuni atomi del semiconduttore per agitazione termica, possono abbandonare la loro posizione nel reticolo cristallino lasciando il posto agli atomi del materiale drogante. Un parametri importante è il coefficiente di diffusione che indica la rapidità con cui le impurezze penetrano nel semiconduttore.

9 TECNOLOGIA DELLA GIUNZIONE PN. Accrescimento epitassiale Tale processo consiste nella deposizione di strati di atomi, provenienti da una fase gassosa, sopra la superficie di un monocristallo dello stesso materiale, che funge da seme. Consente di ottenere una concentrazione drogante uniforme in tutto lo spessore della zona accresciuta. Le tecniche utilizzate sono essenzialmente due: Epitassia da fase di vapore (CVD) nella quale ad una certa temperatura avviene la scomposizione del gas sorgente (tetracloruro di silicio (sicl4) o silano (SiH4) ) e gli atomi di silicio si decompongono sulla superficie del wafer. Epitassia a fascio molecolare (MBE) nella quale la sorgente la sorgente gassosa viene ottenuta facendo evaporare il silicio e le sostanza droganti mediante bombardamento di ioni prodotti, accelerati e focalizzati tramite un apposito cannone ionico.

10 TECNOLOGIA DELLA GIUNZIONE PN. Impiantazione ionica Con questa tecnica si introducono impurezze entro il semiconduttore a temperatura ordinaria mediante il bombardamento di ioni droganti (Boro per il drogaggio di tipo P, Fosforo per quello di tipo N). Questi ioni vengono prodotti partendo da vapori delle sostanze droganti, poi accelerati, focalizzati in un fascio sottile e fatti incidere contro la superficie del semiconduttore nel quale penetrano per una certa profondità. La profondità di penetrazione dipende dall accelerazione e dalla concentrazione degli ioni.

11 LA TECNOLOGIA PLANARE La costruzione di un componente, ad es. un transistor bipolare, implica una serie di drogaggi differenti per ottenere le diverse zone, ossia il collettore, la base e l emettitore. Le tecniche di drogaggio devono pertanto essere localizzate su aree limitate e ben definite dei singoli chip. La tecnologia planare consente tutto questo e usa come strato protettivo il biossido di silicio (SiO2), fatto crescere per ossidazione sulla superficie del wafer; lo si usa come isolante in quanto risulta impenetrabile agli atomi droganti e può essere rimosso mediante attacco chimico. La tecnologia planare si articola in diverse fasi che, partendo dal wafer, consentono di ottenere il chip finale. Prima fase (ossidazione) Sulla superficie del wafer opportunamente pulita viene fatto crescere uno strato di biossido di silicio (SiO2) dello spessore di 0,02 2µm (qzuesto avviene in un forno alla temperatura di C in presenza di vapore acqueo e ossigeno).

12 LA TECNOLOGIA PLANARE Seconda fase (Processo fotolitografico) Il wafer viene ricoperto da uno strato di resina fotosensibile (fotoresist negativo), sopra il quale viene appoggiata la maschera che reca incisa la zona o meglio le zone o finestre che devono essere aperte sulla superficie del wafer mediante asportazione dell ossido. Fase di mascheratura Il disegno, realizzato tramite tecniche assistite dal computer, viene ripetuto per ogni chip in scala 500:1 e mediante tecniche fotografiche viene ridotto e trasferito su una maschera di materiale vetroso Normalmente viene riportato il negativo, ovvero le aree da asportare sono opache su uno sfondo trasparente

13 LA TECNOLOGIA PLANARE Fase di sviluppo Quando il wafer viene esposto alla luce ultravioletta, il fotoresist colpito attraverso le zone trasparenti si polimerizza diventando duro e resistente, mentre il fotoresist non polimerizzato viene asportato mediante un solvente chimico. Si ha la situazione di figura (*Il photoresist per positiviè polimerizzato ed inpresenzadi raggi uv si depolimerizza diventando facilmente asportabile.) Fase di incisione Dopo lo sviluppo segue l attacco chimico dell ossido (incsione) con una soluzione di acido fluoridrico e l ossido non protetto dal fotoresist viene eliminato, realizzando così le finestre dalle quali il semiconduttore può essere facilmente drogato

14 LA TECNOLOGIA PLANARE Terza fase (Drogaggio) Attraverso le finestre viene effettuato il drogaggio del semiconduttore per diffusione o impiantazione ionica creando zone di tipo P o N. Successivamente si elimina tramite solvente chimico (H2SO4 caldo) il fotoresist polimerizzato e viene fatto ricrescere sulla superficie un nuovo strato di ossido protettivo. Il wafer è ora pronto per un nuovo processo di sviluppo, incisione e diffusione. Quarta fase (Metallizzazione) Una volta che le varie regioni del componente sono state formate, occorre provvedere alla deposizione dei terminali e ai loro collegamenti. In questa fase si deposita un sottile strato di alluminio sull intera superficie, sulla quale sono state create delle finestre fino al semiconduttore in corrispondenza dei contatti da creare. Successivamente viene prodotta una maschera apposita per i collegamenti e l alluminio in eccesso viene attaccato chimicamente e rimosso.

15 LA TECNOLOGIA PLANARE Quinta fase (Collaudo e incapsulamento) Una volta formati, i vari chip vengono testati e protetti mediante il deposito sul wafer di uno strato passivante e quindi separati gli uni dagli altri mediante lame diamantate o raggio laser. Ogni chip viene quindi fissato al contenitore e i suoi terminali saldati ai reofori di questo. Segue un ultimo controllo funzionale del componente ormai assemblato.

16 REALIZZAZIONE DI UN TRANSISTOR TRAMITE TECNOLOGIA PLANARE Ecco le fasi del processo di costruzione : 1. Si parte da un wafer di silicio, ad es. tipo N, sulla cui superficie viene fatto crescere uno strato di ossido. Con tecnica fotolitografia viene aperta una finestra per la diffusione della base, di forma opportuna. 2. Si effettua una prima diffusione di impurità di tipo p, ad esempio boro, formando così la giunzione base-emettitore. Viene successivamente ricostruito lo strato di ossido sulla superficie del chip. 3. Si effettua l apertura di una seconda finestra, circolare nel disegno, in corrispondenza dell emettitore.

17 REALIZZAZIONE DI UN TRANSISTOR TRAMITE TECNOLOGIA PLANARE 4. Viene effettuata una seconda diffusione con droganti di tipo n, che realizza la zona di emettitore e la giunzione base-emettitore. Viene poi ricostruito lo strato di ossido sulla superficie. 5. Vengono aperte le finestre per la metallizzazione dei contati di base e di emettitore. 6. Si effettua la deposizione dell alluminio sull intera superficie del wafer, entrando in contatto con il semiconduttore solo in corrispondenza delle finestre.

18 REALIZZAZIONE DI UN TRANSISTOR TRAMITE TECNOLOGIA PLANARE 7. Con una nuova mascheratura si elimina per attacco chimico l alluminio in eccesso, facendo rimanere solo i collegamenti. Successivamente si realizza la metallizzazione di collettore sul retro del chip. 8. Si separano i vari chip del wafer mediante punte diamantate o raggio laser.