CALCOLATORI ELETTRONICI

Transcript

1 CALCOLATORI ELETTRONICI Giuseppe Coldani Tel orario delle lezioni: Mercoledì orario di ricevimento: su appuntamento 1

2 Calendario delle lezioni e degli esami Periodi di lezione 1) 18/2 19/3 2) 26/3 5/4 3) 14/4 7/6 Prima prova in itinere 7/4 12/4 Seconda prova in itinere 9/6 14/6 Sessione d esame 2 appelli nel periodo 16/6 19/7 2 appelli nel periodo 25/8 13/9 1 appello a febbraio

3 Esame (1) Prova scritta di valutazione di argomenti teorici Prova di programmazione Prove degli appelli d esame Prova scritta di teoria + prova di programmazione nel linguaggio MIPS2000. L esame viene superato se è stata conseguita una valutazione sufficiente in entrambe le prove. In caso di esito non sufficiente, anche in una sola prova, il candidato dovrà ripetere l intero esame. E prevista una prova orale facoltativa con due finalità differenti: 1. nel caso in cui la prova scritta di teoria e la prova di programmazione siano sufficienti, per permettere la modifica della valutazione globale risultante; 2. nel caso in cui una delle due prove suddette sia valutata insufficiente, ma almeno 15/30, per raggiungere una valutazione sufficiente. 3

4 Esame (2) Prove in itinere 1 a prova: argomenti trattati nel corso delle lezioni del periodo 1 e 2 2 a prova: argomenti trattati nel periodo 3 + prova di programmazione nel linguaggio MIPS2000, da sostenere nell apposita sessione riservata. L accesso a questa prova è vincolato dal superamento della prima prova in itinere. La valutazione globale è la media pesata delle tre prove sostenute, con il vincolo che tutte siano sufficienti. 4

5 Esame (3) Prove in itinere (2) In caso di esito non sufficiente nella seconda prova in itinere, il candidato può ripetere la prova suddetta nell ultimo appello della sessione di luglio. In caso di esito non sufficiente nella prima prova in itinere, il candidato dovrà sostenere l esame intero nelle rimanenti sessioni. La valutazione conseguita nelle prove in itinere cessa la sua validità al termine della sessione di luglio. 5

6 Materiale didattico (1) Testi consigliati: David A. Patterson, John L. Hennessy, Computer Organization & Design. The hardware/software interface (third edition) Morgan Kaufmann Publishers. David A. Patterson, John L. Hennessy, Struttura e progetto dei calcolatori. L interfaccia hardware-software seconda edizione Zanichelli condotta sulla terza edizione americana Zanichelli, 2006, Bologna. 6

7 Materiale didattico (2) Testi consultabili: David A. Patterson, John L. Hennessy, Computer Organization & Design. The hardware/software interface (second edition) Morgan Kaufmann Publishers. David A. Patterson, John L. Hennessy, Struttura, organizzazione e progetto dei calcolatori Jackson libri, 1999, Milano. Documentazione varia è reperibile ai siti: 7

8 Argomenti del corso 1. Architettura dei calcolatori 2. Architettura di una CPU 3. Linguaggio assemblativo 4. L aritmetica dei calcolatori 5. L ambiente di sviluppo dei progetti 8

9 Architettura di un computer Application Operating System Compiler Instr. Set Proc. Firmware I/O system Instruction Set Datapath & Control Digital Design Circuit Design Layout Diversi livelli di astrazione 9

10 Rappresentazione delle istruzioni Linguaggio ad alto livello (HLL) Compilatore Linguaggio Assembly Assemblatore Linguaggio Macchina temp = v[k]; v[k] = v[k+1]; v[k+1] = temp; lw $15, 0($2) lw $16, 4($2) sw $16, 0($2) sw $15, 4($2) Segnali di controllo Interpretazione macchina 10

11 Struttura del software (1) I linguaggi HLL permettono progettazione in linguaggio ~ a quello naturale una maggior concisione rispetto al linguaggio macchina indipendenza dal calcolatore Riutilizzo routine frequentemente impiegate librerie di subroutine Un programma separato che supervisiona l utilizzo della macchina da parte dei programmi utente sistema operativo Software di sistema= insieme di programmi che forniscono servizi (Sistema Operativo, compilatori, assemblatori) Software applicativo=programmi utente o mirati all utente (editors, spreadsheet) 11

12 Struttura del software (2) Sw applicativo SOFTWARE Software appl. Software sistema HW Word Compilatori Sist. Op. Assembl. Sw sistema Memoria File I/O virtuale System drivers 12

13 Architettura del Set di Istruzioni Un importante livello di astrazione interfaccia fra hardware e software di basso livello standardizza il formato delle istruzioni e i pattern di bit a livello di linguaggio macchina vantaggi: differenti implementazioni della stessa architettura svantaggi: talora impossibilità di avvalersi di innovazioni tecnologiche Architetture moderne di set di istruzioni Digital Alpha (v1, v3) HP PA-RISC (v1.1, v2.0) Sun Sparc (v8, v9) SGI MIPS (MIPS I, II, III, IV, V) Intel (8086,80286,80386, , Pentium, MMX,...) 13

14 Di cosa ci occuperemo Le istruzioni: il linguaggio dei calcolatori L aritmetica dei calcolatori Il processore: unità aritmetica ed unità di controllo Assemblatori, linker ed il simulatore SPIM Fondamenti sulla progettazione di reti logiche Realizzazione dell unità di controllo 14

15 Architettura della macchina di Von Neumann Unità di ingresso Memoria Unità di uscita Programmi e dati ALU Unità di controllo CPU Unità centrale Risultati 15

16 Unità Centrale A D D R E S S B U S MAR MAR ALU CPU Unità di controllo MBR Memoria ROM MBR Memoria RAM D A T A B U S C O N T R O L B U S 16

17 Microprocessori e Bus I microprocessori sono dispositivi elettronici che implementano in un unico circuito integrato le funzioni di una intera CPU. I microprocessori attuali hanno bus dati a 8, 16, 32, 64 bit. Il bus dati (data bus) esprime la capacità di elaborazione del processore (quanti bit possono essere elaborati in parallelo) Il bus indirizzi (address bus) esprime la capacità di memorizzazione del processore (2 m celle di memoria, se m è il numero dei bit del bus) La capacità di indirizzamento indica il numero di celle diverse cui si può accedere: 2 10 Byte = 1024 byte = 1 KByte 2 20 Byte = byte = 1 Mbyte 2 30 Byte = byte = 1 GByte 17

18 Un Esempio Variazione nella precisione di misura di 1 Kg. in un sistema di pesatura basato su microprocessori con diversa dimensione del bus dati Numero di bit bus dati Dati rappresentabili 2 4 = = = Precisione relativa 6.25% ~3.9 ~0.015 Precisione max gr ~3.9 gr ~0.015 gr 18

19 Osservazioni I microprocessori a 8 bit di dato hanno tipicamente bus indirizzi a 16 bit con capacità di indirizzamento di 64 KB I microprocessori a 16 bit di dato hanno tipicamente bus indirizzi a bit con capacità di indirizzamento di 1-16 MB I microprocessori a 64 bit di dato hanno bus indirizzi a 64 bit con capacità di indirizzamento fino a circa byte I microprocessori Single Chip riuniscono in un unico circuito integrato più di uno dei blocchi costituenti un microcalcolatore (eventualmente tutti). 19

20 Architettura di una CPU BUS DATI ESTERNO BUS DATI INTERNO SP PC R e g 0. R e g N F L A G ACC ALU C O N T R. D E C O D. I N S T. R E BUS INDIRIZZI INTERNO BUS IND. ESTERNO G. 20

21 Ciclo di esecuzione di un istruzione FETCH (prelevamento dell istruzione) DECODIFICA ESECUZIONE La memoria (ROM e RAM) contiene il programma e i dati sui quali opera la CPU. Il Program Counter (PC) contiene l indirizzo della cella di memoria con la prossima istruzione da eseguire. FORMATO DELLE ISTRUZIONI Codice Operativo Operando 1 Operando 2 Campo che caratterizza le varie istruzioni Gli operandi possono essere 0, 1, 2 21

22 Sequenza di operazioni elementari per l esecuzione di ogni singola istruzione FETCH: vengono letti i campi che costituiscono l istruzione: 1) (PC) MAR 2) ((MAR)) MBR; (PC)+1 PC 3) (MBR) IR I passi 1, 2, 3 permettono di caricare in IR (instruction register) il codice operativo (OPCode) dell istruzione corrente. Passi analoghi permettono di caricare in opportuni registri della CPU gli operandi presenti nell istruzione. In tal caso, nel passo 3 la destinazione del dato proveniente dalla memoria non è più IR, ma opportuni registri. DECODE: viene identificata l istruzione corrente sulla base dell OPCode EXECUTE: è diversa a seconda del tipo di istruzione. In pratica consiste nell inviare comandi e dati alle unità interessate. MAR= Memory Address Register; MBR: Memory Buffer Register Notazione: (X) Y significa: Il contenuto del registro X viene trasferito nel registro Y 22

23 Formato delle istruzioni Le istruzioni sono codificate da stringhe di bit. Una volta caricata nell IR, un istruzione deve essere decodificata ed eseguita. A tal scopo l unità di controllo deve conoscere: codice operativo sorgente: dati su cui operare destinatario: dove porre il risultato e, se sorgente e destinazione sono in memoria, la modalità di indirizzamento Codice Operativo Sorgente Destinazione Mod. indirizzamento Esempio 1: Somma tra il contenuto del registro R2 e il contenuto dell accumulatore. Il risultato va nell accumulatore FORMATO FETCH ESECUZIONE codice operativo come in precedenza (R2)+(ACC) ACC 23

24 Esempio di esecuzione di istruzioni complete Esempio 2: somma tra il contenuto della cella di memoria il cui indirizzo è specificato nell istruzione ed il contenuto dell accumulatore; il risultato va nell accumulatore FORMATO: codice operativo+operando FETCH: 1) (PC) MAR 4) (PC) MAR 2) ((MAR)) MBR; (PC)+1 PC 5) ((MAR)) MBR; (PC)+1 PC 3) (MBR) IR 6) (MBR) Rn EXECUTE: 1) (Rn) MAR 3) (MBR) Rn 2) ((MAR)) MBR 4) (Rn)+(ACC) ACC 24

25 Esempio di esecuzione di istruzioni complete Esempio 3: saltare all istruzione che è memorizzata nella cella il cui indirizzo è specificato all interno dell istruzione corrente FORMATO: codice operativo+operando FETCH: 1) (PC) MAR 4) (PC) MAR 2) ((MAR)) MBR; (PC)+1 PC 5) ((MAR)) MBR; (PC)+1 PC 3) (MBR) IR 6) (MBR) Rn EXECUTE: 1) (Rn) PC 25