Lezione n.9. Introduzione al linguaggio macchina

Transcript

1 Lezione n.9 Autore:Luca Orrù 1

2 Sommario Esecuzione delle istruzioni Architettura interna ed esterna Linguaggio assembler e modi d indirizzamento Consideriamo ora la singola istruzione e la scomponiamo nei passi principali. Passi elementari per l esecuzione di un istruzione: 1. AR:=PC Trasferimento del contenuto del PC in AR (Address Register) 2. DR:=M(AR) lettura dell istruzione dalla memoria. Questa operazione richiede due unità di tempo. 3. IR:=DR(OP): trasferisce il codice operativo nel registro istruzioni; PC:=PC+1: Incremento del Program Counter per predisporre la macchina ad eseguire l istruzione successiva; 4. decodifica dell istruzione Queste 4 operazioni implementano la fase di fetch Le operazioni specifiche di esecuzione sono invece: 5. AR:=DR(ADR): l indirizzo dell operando viene posto in AR 6. lettura degli operandi dalla memoria (2 unità di tempo) 7. svolgimento dell operazione (somma, and, or, scorrimento, etc). I primi 4 passi sono uguali per qualunque istruzione. I restanti passi variano da istruzione ad istruzione. Si noti come le operazioni di lettura e scrittura richiedono 2 unità di tempo. Il tempo per eseguire l operazione non è sempre uguale. In particolare, le operazioni di lettura e scrittura richiedono un tempo superiore perché fanno riferimento ad operazioni di lettura/scrittura in memoria e tipicamente gli accessi alla memoria richiedono più tempo rispetto alle operazioni riguardanti accessi a registri interni alla CPU. In totale l esecuzione dell istruzione più complessa, in questa semplice CPU, richiede 8 unità di tempo. Infatti, si richiedono 2 unità di tempo per svolgere le operazioni di lettura e scrittura. Questo significa che la lettura dell operando richiede 2 unità di tempo e la lettura dell istruzione richiede altre due unità di tempo, quindi 4 unità di tempo in totale. Ci sono poi altre 4 fasi, che richiedono ciascuna 1 unità di tempo per un totale di altre 4 unità di tempo che sommate alle 4 precedenti fanno 8 unità di tempo. Autore:Luca Orrù 2

3 Consideriamo ora le varie istruzioni e vediamo quali sono le operazioni svolte. LOAD X: legge il dato da M(X) e lo mette in AC LOAD X (fase di fetch) 1. AR:=PC (richiede 1 unità di tempo) 2. DR:=M(AR):Lettura in memoria dell istruzione da eseguire (2 unità di tempo) 3. PC:=PC+1; IR:=DR(OP) (carica il codice operativo dell istruzione nell Instruction Register); Decodifica del codice operativo (1 unità di tempo) Questi 3 passi costituiscono la fase di fetch dell istruzione Load. L ultimo passo della fase di fetch, pur essendo costituito da tre operazioni diverse, richiede una sola unità di tempo perché le tre operazioni possono essere svolte in parallelo in quanto interessano registri diversi. Fase di esecuzione: 4. AR:=DR(ADR) (1 unità di tempo): Dopo la fase di fetch in DR è presente l istruzione da eseguire che ha un campo Cod.Operativo e uno o più campi indirizzo. L operazione riporta in AR l indirizzo X del dato (operando) che si vuole caricare all interno della CPU, per predisporre l architettura alla successiva operazione di lettura in memoria; 5. DR:=M(AR): lettura in memoria (2 unità di tempo); carica il dato nel Data Register (DR) 6. AC:=DR (1 unità di tempo): il contenuto di DR viene caricato nell accumulatore. ADD(X) AC:=AC+DR (fase di fetch che è uguale per ciascuna istruzione) AR:=PC (1 unità di tempo) DR:=M(AR): lettura in memoria dell istruzione (2 unità di tempo) PC:=PC+1; IR:=DR(OP); Decodifica del codice operativo (1 unità di tempo) Fase di esecuzione: AR:=DR(ADR) (1 unità di tempo): legge l indirizzo X del dato e lo mette in AR DR:=M(AR) (2 unità di tempo): lettura in memoria, in pratica legge il dato dalla locazione di memoria specificata da AR AC:=AC+DR (1 unità di tempo): svolge l operazione di somma tra il dato contenuto in AC e il contenuto del registro dati e lo pone nell accumulatore. Autore:Luca Orrù 3

4 JUMP X ( istruzione di salto da un punto all altro di un programma PC:=X) Fase di fetch: 1. AR:=PC 2. DR:=M(AR): lettura in memoria 3. PC:=PC+1; IR:=DR(OP); Decodifica del codice operativo (1 unità di tempo). Per l istruzione JUMP l operazione PC:=PC+1 è inutile perché in questo caso viene caricato l indirizzo dell istruzione successiva nel PC, ma essendo un istruzione di salto condizionato non è detto che l istruzione da eseguire sia la successiva. Fase di esecuzione: 4. PC:=DR(ADR): carica nel PC l indirizzo dell istruzione successiva da eseguire Esecuzione istruzioni Dal diagramma di flusso di controllo, cioè dall elenco delle operazioni viste per ogni istruzione, si ricavano i segnali da attivare per ogni istruzione in ogni fase. Esempio: C3 (read): DR:=M(AR): quando C3=1 (segnale attivo), viene forzata la lettura in memoria; in pratica il dato posto nella locazione di memoria individuata dall indirizzo contenuto in AR viene trasferito in DR. L operazione di lettura viene eseguita in due occasioni. Nella fase F2 (secondo passo della fase di fetch), sempre e nella fase F6 in occasione delle istruzioni LOAD, ADD, e AND. Si può fare la stessa analisi per tutti gli altri segnali di controllo per vedere quando vengono attivate le singole operazioni. Farlo come esercizio. In generale ogni segnale di controllo è definito dalla seguente espressione: C = i ( Fj Im) j m Fj identifica la fase j; esempio: Fj=F6 e m=3 con I1=Load; I2=ADD;I3=AND Im somma istruzioni in cui il segnale di controllo, in quella fase, è attivato m Autore:Luca Orrù 4

5 Esempio C0(ADD X )AC:=AC+DR; C0 viene attivato nella fase F8 della ADDX Indichiamo il tutto con C0=F8(ADD) Altro esempio: C11(IR:=DR(OP)) C11=F4 sempre, cioè C11 è sempre attivato nella fase F4 (terzo passo della fase di fetch) Micro-operazioni necessarie per l esecuzione di un istruzione Supponendo che lo schema a blocchi seguente rappresenti l architettura di un processore, si elencano di seguito le operazioni necessarie per l esecuzione di alcune semplici istruzioni. Segnali di controllo... Decodificatore delle Istruzioni IR R 0... R n TEMP Bus della CPU PC MAR MDR Y Linee di indirizzo Linee di dato Bus della memoria Add Sub XOR... ALU CarryIn Z Ogni registro Ri connesso al bus possiede un interfaccia controllata da due segnali: Ri in che abilita il trasferimento del dato presente sul bus nel registro Ri (carica il valore presente sul bus in Ri) Ri out che abilita il trasferimento del contenuto del registro Ri sul bus o essendo il bus condiviso, per un corretto funzionamento del bus uno solo dei segnali Ri out è attivato alla volta Autore:Luca Orrù 5

6 Esempio di trasferimento dati: CALCOLATORI ELETTRONICI Si supponga di dover trasferire il contenuto del registro R1 nel registro R2. In tal caso si deve: Attivare R1 out che permette di trasferire il valore contenuto in R1 sul bus Attivare R2 in che permette di memorizzare il valore presente sul bus nel registro R2 Primo esempio di operazione Si vuole eseguire la seguente somma: ADD R3,R1,R2 che somma il contenuto di R1 al contenuto di R2 e pone il risultato in R3. Le operazioni da compiere e i segnali da attivare sono: Operazione MAR:=PC MDR:=M(MAR) IR:=MDR(OP); PC:=PC+1; decodifica dell istruzione Y:=R1 (carica R1 nell accumulatore Y) Z:=ADD R2, Y R3:=Z Fase di fetch Segnali di controllo attivati PC out, MAR in Read (segnale di controllo per leggere dalla memoria); MDRin MDR out, IR in, PC in Fase di esecuzione Il codice operativo presente in IR viene decodificato R1 out trasferisce il contenuto di R1 sul bus; Y in carica il contenuto del bus nel registro Y; R2 out trasferisce il contenuto di R2 sul bus; ADD; permette di sommare il contenuto del bus al contenuto di Y Y out Z in permette di caricare la somma nel registro Z Z out, trasferisce il contenuto di Z sul bus; R3 in carica il contenuto del bus in R3 Autore:Luca Orrù 6

7 Secondo esempio di operazione Si vuole eseguire l istruzione ADD (R3), R1 che somma al contenuto del registro R1, il contenuto della cella di memoria il cui indirizzo è posto in R3 e mette il risultato in R1. Operazione MAR:=PC MDR:=M(MAR) IR:=MDR(OP); PC:=PC+1; decodifica dell istruzione MAR:=R3 (carica l indirizzo presente in R3 nell Address Register) MDR:=M(MAR) Y:=R1 Z:=ADD(Y,MDR) R1:=Z Fase di fetch Segnali di controllo attivati PC out, MAR in Read (segnale di controllo per leggere dalla memoria); MDRin MDR out, IR in,pc in Fase di esecuzione Decodifica del codice operativo presente in IR R3 out trasferisce il contenuto di R3 sul bus; MAR in carica il contenuto del bus nel registro MAR; Read lettura dalla memoria; MARout; MDRin R1 out trasferisce il contenuto di R1 sul bus Y in carica Y con il dato presente sul bus MDRout carica il contenuto del MDR (che è il valore di R3) sul bus; Yout carica il valore di Y nella ALU: ADD attiva l operazione di somma tra il contenuto de bus e il contenuto di Y; Zin carica Z con la somma tra MDR e Y Z out trasferisce il contenuto di Z sul bus; R1 in carica R1 con il dato presente sul bus Autore:Luca Orrù 7

8 Terzo esempio di operazione: Si vuole eseguire l istruzione JMP lab che esegue il salto all istruzione posta all indirizzo lab Operazione MAR:=PC MDR:=M(MAR) IR:=MDR(OP); PC:=PC+1; decodifica dell istruzione MAR:=PC; MDR:=M(MAR) PC:=MDR Fase di fetch Segnali di controllo attivati PC out, MAR in Read (segnale di controllo per leggere dalla memoria); MARout; MDRin MDR out, IR in, PC in Fase di esecuzione Decodifica del codice operativo presente in IR PC out ; MAR in Read (segnale di controllo per leggere in memoria); MAR out ; MDR in MDR out ; PC in carica l indirizzo LAB presente sul bus, nel PC; Esempio di progetto di architettura di controllo START CLOCK Generatore di fasi modulo 8 F1 F2 F3 F8 LOAD Decodifica Istruzioni STORE ADD Circuito di controllo AND C1 C2 C3 C4 Cn IR Segnali di controllo Registro istruzioni che immagazzina il codice operativo dell istruzione Autore:Luca Orrù 8

9 Il generatore di fasi genera 8 fasi perché 8 sono le fasi di un istruzione (4 unità di tempo nella fase di fetch e 4 nella fase di esecuzione). Secondo l operazione da eseguire, in uscita dal blocco decodifica istruzioni ci sarà un 1 in corrispondenza dell istruzione da eseguire. Se, per esempio, viene decodificata la LOAD, sarà posta a livello logico alto (1 logico) la linea LOAD e tutte le altre linee saranno a livello logico 0. Il circuito di controllo genera i segnali di controllo in funzione delle fasi e delle operazioni da eseguire che riceverà in input. Abbiamo visto la semplice architettura RTL di una CPU e le varie operazioni che compongono ogni istruzione. Vediamo ora quali sono e quali possono essere le istruzioni che la CPU può eseguire. Introduciamo prima alcuni concetti fondamentali. Architettura interna ed esterna Architettura interna: struttura interna della CPU. Migliore compromesso possibile tra prestazioni e costi. Il vincolo è la tecnologia. In pratica, a partire dalla tecnologia disponibile si cerca di realizzare una CPU con struttura interna che faccia riferimento ad un compromesso fra costi e prestazioni. Architettura esterna: identifica come il processore è visto da chi lo deve programmare. Insieme delle istruzioni, dei registri, dei modi d indirizzamento, cioè i meccanismi d accesso ai dati, e dei tipi di dato ammessi dalle istruzioni. Per tipo di dato s intende se un operazione/istruzione può essere eseguita sui dati interi, reali etc. Si possono avere CPU con architetture esterne equivalenti e questo deve essere rispettato in modo che CPU diverse possano eseguire gli stessi programmi. L architettura interna può essere invece diversa, perché la tecnologia è per esempio cambiata oppure perché i progettisti sono diversi. L architettura interna non fa altro che implementare le funzioni richieste e questa implementazione può essere diversa. Il collegamento tra le architetture interna ed esterna Attraverso livelli d interpretazione si realizzano le funzioni definite all esterno I passi usati per effettuare le fasi d interpretazione sono: o Il linguaggio macchina ( o assembler) che definisce le funzioni sull architettura esterna. o Questo linguaggio macchina viene poi tradotto in linguaggio di microprogramma (segnali di controllo) o Il linguaggio di microprogramma viene tradotto in comandi diretti alla parte operativa. Autore:Luca Orrù 9

10 Semplificando possiamo dire che: Il linguaggio assembler permette di definire le istruzioni del programma in un codice mnemonico (es. ADD, MOVE, LOAD, STORE). Il programma in linguaggio assembler viene poi tradotto in linguaggio macchina (sequenza di 0 e 1) attraverso l uso di un programma specifico chiamato assemblatore, che è a sua volta memorizzato come una sequenza di istruzioni macchina (sequenza di 0 e 1) nella memoria principale del calcolatore. Non appena il programma scritto dal programmatore viene eseguito, il programma assemblatore lo converte nel corrispondente programma in linguaggio macchina costituito da sequenze di cifre binarie che specificano le varie istruzioni. Il programma dell utente è detto programma sorgente, mentre il programma in linguaggio macchina è chiamato programma oggetto. Il programma assemblatore oltre che tradurre le istruzioni in codice macchina, ha il compito di rimuovere i commenti e associare ogni variabile del programma sorgente ad una determinata locazione di memoria. Una volta che il programma sorgente è stato convertito in programma oggetto dal programma assemblatore intervengono altri due programmi: Il linker che crea il file eseguibile a partire da uno o più file oggetto. Il file eseguibile creato dal linker risiede su disco e quindi per poter essere eseguito deve essere caricato in memoria. Il loader, che fa parte del sistema operativo, ha il compito di caricare il codice eseguibile residente su disco, in memoria. Il loader deve conoscere la lunghezza del programma e l indirizzo di memoria a partire dal quale verrà memorizzato il programma stesso. Queste informazioni vengono passate dal programma assemblatore, che pone tali informazioni in un blocco d intestazione a cui si da il nome di header. Linguaggio macchina (assembler) di una CPU Definisce le risorse disponibili e la loro utilizzazione Definisce inoltre le operazioni possibili La maggior parte delle istruzioni assembler è del tipo seguente: X1:=f(X1,X2,X3,.Xn) con n=1 o n=2 o raramente n=3 Questa istruzione trasferisce nel registro X1 il risultato della funzione f applicata ai registri da X1 a Xn. La funzione ricorda quella del comportamento dell architettura RTL. In quel caso però, X1, X2,..Xn erano elementi fisici (registri) dove venivano trasferiti i dati. In questo caso invece stiamo parlando di architettura esterna e non interna. Siamo ad un livello di astrazione superiore, ciò significa che X1,X2,Xn possono essere viste come variabili. E probabile, anzi è sicuro, che questi registri abbiano una loro implementazione fisica. Questi registri ora saranno quelli visibili/disponibili dall architettura esterna. Autore:Luca Orrù 10

11 Funzioni complesse sono realizzate sfruttando i livelli d interpretazione senza modificare l architettura interna, ma usando parti semplici dell architettura interna. C è una corrente di pensiero che dice che le funzioni a livello macchina debbano essere molto semplici. Ogni istruzione in linguaggio macchina è definita da: Un codice macchina o codice orientato alla macchina. Esempio: è un codice memorizzato all interno della memoria Un codice mnemonico o codice orientato al programmatore, che viene usato dal programmatore per programmare la CPU. Esempio: MOVE A,B significa A:=B in pratica sposta il contenuto di B in A, con A e B registri interni alla CPU. I due codici sono in corrispondenza 1 a 1. Questo significa che se abbiamo il codice mnemonico possiamo ricavare il codice macchina e viceversa perché c è una corrispondenza biunivoca tra essi. L insieme delle istruzioni espresse come codice mnemonico rappresenta il linguaggio assembler. Ogni istruzione in linguaggio macchina deve inoltre definire: L operazione da svolgere, per esempio ADD, AND, JUMP, OR. La posizione (indirizzo) dell istruzione successiva. Questa viene considerata spesso in modo implicito perché si presuppone che sia la successiva in memoria (PC:=PC+1). Con l istruzione di JUMP, questo non è vero e quindi in questo caso occorre specificare in modo esplicito l indirizzo dell istruzione successiva. Gli operandi coinvolti. Vediamo ora come vengono indicate queste informazioni all interno di una semplice istruzione. Autore:Luca Orrù 11

12 In generale è diviso in campi: CALCOLATORI ELETTRONICI Il codice macchina Codice operativo Primo operando Secondo operando Ennesimo operando L istruzione contiene un campo codice operativo e uno o più campi operandi Codice operativo: è il codice dell istruzione, in pratica il codice binario associato all istruzione. Esempio codice della ADD I campi operandi individuano gli operandi necessari per svolgere l istruzione o ADD A,B : operazione di ADD che coinvolge gli operandi A e B Il codice mnemonico rispecchia la struttura del codice macchina, quindi il codice mnemonico ADD verrà inserito nel campo codice operativo dopo essere stato codificato in codice macchina. Analogamente i due operandi A e B saranno inseriti nei due campi operandi dopo essere stati codificati in codice macchina. Numero di operandi di un istruzione A seconda del tipo di processore si possono avere istruzioni a: 0 operandi 1 operando 2 operandi 3 operandi Spesso si fa una classificazione dei processori proprio in base al numero di operandi. Minore è il numero di operandi, minore è il tempo richiesto per decodificare l istruzione e minore è anche la memoria richiesta per memorizzare il codice dell istruzione stessa. Questo vantaggio si paga in un maggior numero di istruzioni di trasferimento dati tra registri, istruzioni necessarie per eseguire una determinata operazione. Vediamo i vari casi uno per uno. Autore:Luca Orrù 12

13 Istruzione a 3 operandi In questo caso l istruzione contiene l indicazione dei due operandi sorgente e destinazione e dell operando risultato. Supponiamo di dover eseguire l operazione di somma C=A+B. In codice mnemonico questa può essere rappresentata dall istruzione ADD C,A,B che somma il contenuto del registro A al contenuto del registro B e pone il risultato nel registro C. Istruzione a 2 operandi L operazione C=A+B viene eseguita tramite l istruzione ADD A,B che somma il contenuto di A al contenuto di B e pone il risultato in A. In questo caso il registro sorgente A funge anche da registro risultato. Istruzione a 1 operando In questo caso il secondo operando e il risultato sono posti nel registro accumulatore L istruzione corrispondente all operazione C=A+B è ADD A che somma al contenuto di A il contenuto dell accumulatore e pone il risultato nell accumulatore. L accumulatore contiene inizialmente l operando B e alla fine contiene C. Le istruzioni base necessarie ad eseguire la somma sono le seguenti: 1. LOAD B che carica B nell accumulatore AC 2. ADD A che somma ad AC il contenuto di A e pone il risultato in AC 3. STORE C che trasferisce il contenuto dell accumulatore nel registro C Istruzione a 0 operandi Gli operandi necessari per eseguire una determinata operazione sono memorizzati nello stack. Lo stack è una parte della memoria che viene usata per memorizzare gli indirizzi di ritorno di una procedura, i parametri di una procedura, le variabili temporanee, etc. Lo stack ha una organizzazione di tipo LIFO (Last In First Output). Il primo elemento inserito è l ultimo ad essere estratto. Ogni istruzione mette i due operandi nello stack tramite due operazioni di PUSH e memorizza il risultato in un registro tramite un operazione di POP. Autore:Luca Orrù 13

14 Nel caso dell operazione C=A+B le istruzioni necessarie sono: 1. PUSH A inserisce l operando A nello stack 2. PUSH B inserisce l operando B nello stack 3. ADD esegue la somma tra i due operandi posti nello stack 4. POP C estrae il dato in cima allo stack, che corrisponde ad A+B, e lo pone nel registro C Schema grafico A+B B B B A A A A STACK dopo PUSH A STACK dopo PUSH B STACK dopo ADD STACK dopo POP C C A+B Nella prossima lezione si parlerà dei modi d accesso ai dati, vale a dire dei modi d indirizzamento. Autore:Luca Orrù 14