Corso di Calcolatori Elettronici I A.A. 2010-2011 Memorie Lezione 24 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea in Ingegneria Informatica (allievi A-DE+Q-Z) Corso di Laurea in Ingegneria dell Automazione Definizione di memoria Sistema organizzato con un insieme di registri (nel senso generale di contenitori d informazione ) sui quali sono definite 3 operazioni: Scrittura Posizionamento di una cella in un determinato stato o registrazione dell informazione Lettura Rilievo dello stato di una cella o prelievo dell informazione Selezione Individuazione di una cella al fine di eseguire una delle operazioni precedenti 1
Modello di memoria RE WE MA MB Pinout (semplificato) di un chip di memoria A 0 -A m-1 Linee degli indirizzi Unidirezionali D 0 -D w-1 Linee degli dati Tipicamente bidirezionali!cs Abilitazione del dispositivo!wr Abilitazione dell operazione di scrittura 2
Memorie indirizzabili Ogni registro è univocamente individuato da un numero intero (indirizzo) che assume valori da 0 a N-1 (spazio di indirizzamento) 0 1 N-2 N-1 Esempio di memoria indirizzabile 3
Memorie associative Ogni registro è univocamente individuato dal valore di un particolare campo (chiave) Sono dette anche CAM (Content Addressable Memory) chiave dato Tassonomie delle memorie In base alla modalità di accesso ai dati, le memorie si dividono in: Sequenziali Casuali In base alle operazioni consentite, le memorie si dividono in: Memorie a sola lettura (Read Only Memory - ROM) Memorie a lettura/scrittura (Read Write Memory - RWM) In base alla stabilità dell informazione memorizzata, le memorie si dividono in: Volatili Non volatili 4
Memorie meccanicamente statiche e dinamiche Meccanicamente statiche: Sia il supporto fisico, sia il dato sono fermi rispetto al sistema di lettura/scrittura Il dato è individuato esclusivamente dalla sua posizione rispetto al sistema di lettura/scrittura Le operazioni di lettura/scrittura avvengono staticamente, nel senso che non esistono organi in movimento Meccanicamente dinamiche: Il supporto fisico e/o il dato è in movimento rispetto al sistema di lettura/scrittura Il movimento del sistema di lettura/scrittura è utilizzato per individuare il dato Le operazioni di lettura/scrittura avvengono dinamicamente, nel senso che esistono organi in movimento Celle elementari di memorie RAM In base alla stabilità dell informazione memorizzata, le memorie RAM si dividono in: statiche (SRAM) l informazione memorizzata è conservata nelle celle di memoria per un tempo indefinito o finchè non viene modificata tramite un operazione di scrittura dinamiche (DRAM) l informazione memorizzata nelle celle di memoria deve essere ripristinata periodicamente (operazione di rinfresco della memoria) 5
Parametri di una memoria RAM (1) Capacità Numero di dati che può contenere la memoria Si esprime indicando il numero complessivo di registri N e la dimensione in bit di un singolo registro m, ovvero come prodotto N x m Tempo di accesso Tempo necessario ad eseguire un operazione di lettura/scrittura È composto in generale da un tempo di selezione più un tempo di trasferimento Parametri di una memoria RAM (2) Casualità d accesso Il tempo d accesso può essere indipendente (memorie ad accesso casuale) o dipendente (memorie ad accesso non casuale) dal particolare registro acceduto Volatilità Capacità di una memoria di mantenere in maniera stabile l informazione memorizzata 6
Unità di misura della capacità Singola cella 7
Selezione associativa Schema di principio Il dato è indirizzato dal valore della chiave C 0 D 0 MA C 1 D 1 MB C i D i C N-1 D N-1 Selezione lineare Schema di principio Esiste un unico sistema di selezione che seleziona direttamente e singolarmente ciascuno degli N-1 registri SELETTORE D 0 MA i D 1 MB D i D N-1 8
Selezione lineare: realizzazione Il selettore è un decoder con un uscita per ogni cella Selezione lineare RAM quattro parole da 4 bit Organizzazione bidimensionale Rappresentazione semplificata 9
Selezione a più dimensioni Schema di principio Il sistema di selezione è costituito da più sottosistemi, la cui azione combinata seleziona ciascuno degli N-1 registri SELETTORE 1 D 0 SELETTORE 2 D 1 MB SELETTORE k D i i 1 i 2 MA i k D N-1 Semiselezione 10
Semiselezione Modulo RAM da 64 word di un bit Selezione temporale Schema di principio La scrittura e la lettura dei dati avviene in maniera sequenziale» Il tempo necessario per tali operazioni aumenta in maniera lineare all aumentare delle dimensioni della memoria» Anche se implementata mediante strutture estremamente veloci, l accesso sequenziale non è in grado di offrire prestazioni soddisfacenti MA i SELETTORE MB D i D 0 D 1 D N-1 11
Selezione temporale Esempio En Registro a scorrimento a k bit D CK Collegamento di moduli di memoria per aumentare la capacità CPU Address bus k + q bit 12
Esempio di collegamento di moduli di memoria per aumentare la capacità 2 moduli da 4 Word by 4 Bit formano una RAM da 8 Word by 4 Bit Esempio di collegamento di moduli di memoria per aumentare il parallelismo 2 moduli da 4 Word by 4 Bit formano una RAM da 4 Word by 8 Bit 13
Gerarchia di Memoria Velocita, costo CPU Cache Primaria Capacità Cache Secondaria Memoria Principale Memoria Secondaria Tipologie di memorie a stato solido 14
Esempi di chip di memoria 512 K * 8 bit 4096 K * 1 bit Single-In-Line Memory Module Adattato da: Texas Instruments MOS Memory: Commercial and MilitarySpecificatio ns DataBook, Texas Instruments, Literature Response Center, P.O. Box 172228, Denver, Colorado, 1991 15
Montaggio dei moduli su una SIMM DRAM IC DRAM Integrated Circuit PCB Printed Circuit Board SIMM socket Single In-Line Memory Module Socket La memoria nel computer Disposizione orizzontale Disposizione verticale 16
Banchi e schemi di memoria SIMM a 30 e a 72 pin 30 pin 8 bit 72 pin 32 bit 17
DIMM a 72 e 168 pin SO DIMM Small Outline DIMM 32 bit 168 pin DIMM 64 bit Controllo dell integrità dei dati Parity checking Il modulo è dotato di un bit aggiuntivo per ogni word, che memorizza l informazione di parità L informazione di parità viene successivamente controllata dai circuiti di controllo della parità Error Correcting Code (ECC) technology Il modulo è dotato di circuiti di memorizzazione aggiuntivi per la memorizzazione di informazioni di ridondanza L informazione di ridondanza viene successivamente controllata da opportuni circuiti di controllo In determinate circostanze, è possibile correggere gli eventuali errori Fake Parity Il modulo è dotato di opportuni circuiti che simulano la creazione ed il controllo delle informazioni di parità In pratica tali informazioni non vengono mai registrate, ma vengono invece generate on the fly per ingannare i circuiti di controllo della parità 18
DRAM Packages DIP Dual In-Line Package SOJ Small Outline J- lead TSOP Thin, Small Outline Package Memoria a sola lettura (ROM) Circuito che fornisce una serie di dati in corrispondenza di una serie di ingressi: (A0,, An-1) (D0,, Dm-1) È una macchina combinatoria (e non sequenziale) È in grado di memorizzare pattern fissi di dati (e quindi in particolare istruzioni di un programma o dati di una tabella) È costituita da: Un circuito di decodifica Un circuito di codifica 19
Tipi di Memoria a sola lettura ROM Vengono programmate in sede di produzione PROM (Programmable ROM) Possono essere programmate dall utente EPROM (Erasable Programmable ROM) Possono essere programmate (elettricamente) e cancellate (radiazioni ultraviolette) dall utente EEPROM (Electrically Erasable Programmable ROM) Possono essere programmate (elettricamente) e cancellate (elettricamente) dall utente Flash Possono essere riprogrammate moltissime volte Esempio di modulo di memoria ROM 4 word by 4 bit ROM 20