UNIVERSITA DI SIENA ----- INGEGNERIA INFORMATICA Calcolatori Elettronici 1 217 mm 2 42 million transistors 143 mm 2 XX million transistors 145 mm 2 55 million transistors 286 mm 2 XXXX million transistors Dothan Core (0.09μm) 84 mm 2 140 million transistors Cell Processor (0.09μm) 221 mm 2 234 million transistors 302 mm 2 XX..XX million transistors http://www.dii.unisi.it/~giorgi/didattica/calel VLSI commercial IC technology extrapolations I progressi delle tecnologie microelettroniche e fotolitografiche hanno fatto si che siamo andati OLTRE queste previsioni! 2004: 0.09 e gia disponibile (Pentium4), i transistor raggiungono 140M (~160M/cm 2 ) Roberto Giorgi, Universita di Siena, C107L01, Slide 2
Obiettivi del Corso e Come Raggiungerli 1) Saper scegliere un calcolatore esaminando i parametri che ne influenzano le prestazioni Analisi quantitativa dei fattori che influenzano le prestazioni e discussione su come le architetture incidono su tali fattori 2) Capire l architettura dei moderni calcolatori Analisi dell organizzazione interna dei principali elementi: processore, memoria, I/O 3) Essere in grado di valutare l efficacia dei meccanismi architetturali atti a migliorare le potenzialita dei calcolatori Analisi di soluzioni architetturali non necessarie ma ormai universalmente presenti quali cache, memoria virtuale, pipeline Roberto Giorgi, Universita di Siena, C107L01, Slide 3 1) Imparare a misurare e analizzare le prestazioni Definizione software della macchina (Lez.2,3) Metriche e Benchmarks (Lez.4,5,6) Influenza dei criteri prestazionali sulla definizione software della macchina (Lez. 7,8,9) IPC SPEC2000 OOO multithreading Tempo di esecuzione ILP TPC CMP multiprocessore multicore Roberto Giorgi, Universita di Siena, C107L01, Slide 4
2) Analisi dell architettura di un calcolatore Il processore: parte di controllo e parte datapath (lez.10) Le reti di interconnessione e interfacciamento (lez.11,lez12) Il sistema di Input/Output (lez.13,14,15) La Memoria (lez.16) Processor Input Dal 1946 tutti i computer hanno questi 5 componenti! Control Datapath Memory Output L interno di ciascuno di questi componenti e pero cambiato in maniera impressionante! Understanding the TECHNOLOGY!!! Roberto Giorgi, Universita di Siena, C107L01, Slide 5 3) Architetture per Migliorare le Potenzialita Memoria Cache (lez.17,18) Memoria Virtuale (lez.19) Pipeline (lez.20) Roberto Giorgi, Universita di Siena, C107L01, Slide 6
Conoscenze di base dai corsi precedenti Struttura base della macchina Principi di una macchina astratta in grado di eseguire programmi (ciclo fetch-execute, struttura di Von Neumann) Saper leggere e saper scrivere semplici programmi C Capire i passi che vengono compiuti per generare un programma: compilazione, link, caricamento e esecuzione Capire il progetto logico di un circuito equazioni booleane, macchine a stati finiti, componenti logici Roberto Giorgi, Universita di Siena, C107L01, Slide 7 Informazioni Logistiche
Amministrazione del Corso Docente: Roberto Giorgi (giorgi@unisi.it) Telefono: 0577-23-4630 Ricevimento: Venerdi 15:00/17:30 Dispense: http://www.dii.unisi.it/~giorgi/didattica/calel Testi di Riferimento: Patterson and Hennessy, Computer Organization and Design: The Hardware/Software Interface, Third Edition, Morgan Kauffman, August 2004 E appena uscita la terza edizione in Italiano: D. A. Patterson, J. L. Hennessy Struttura e Progetto dei Calcolatori, Zanichelli, Luglio 2006 G. Bucci, Architettura dei Calcolatori Elettronici, Mc-Graw Hill 2001 Roberto Giorgi, Universita di Siena, C107L01, Slide 9 Formato dell insegnamento Lezioni + Esercitazioni (totale 60 ore) 40 ore di teoria 20 ore di esercitazioni -------------------------------------------- ALTRI INSEGNAMENTI CORRELATI Calcolatori Elettronici 2 Progetto di Sistemi Embedded studenti Ing.Informatica Laurea Specialistica Roberto Giorgi, Universita di Siena, C107L01, Slide 10
Valutazione finale La valutazione finale e cosi suddivisa: Compitini: 70% Progettino + impegno complessivo: 30% Chi effettua l esame con questa modalita potra sostenere facoltativamente l orale, con la possibilita di confermare la valutazione finale come voto finale Il progettino (di gruppo) e sostituibile (singolarmente) con la discussione di un articolo tecnico (in Inglese) Chi effettua il progettino E LO CONSEGNA entro LUN 10/12/2007 ricevera un BONUS DI 2 PUNTI Chi effettua il progettino E LO CONSEGNA entro VEN 21/12/2007 ricevera un BONUS DI 1 PUNTO L orale e sempre sostenibile (per scelta) oppure per recuperare il risultato di qualche prova Roberto Giorgi, Universita di Siena, C107L01, Slide 11 Compitini Ci saranno 2 compitini durante il corso: Venerdi 02-11-2007 ore 9/12 Martedi 04-12-2007 ore 9/12 I compitini coinvolgeranno domande riguardanti concetti sviluppati a lezione fino a quel punto Nei 6 giorni che precedono il compito verranno svolti solo esercizi o argomenti diversi da quelli che rientrano nel compito Roberto Giorgi, Universita di Siena, C107L01, Slide 12
Esercitazioni e Laboratorio Le esercitazioni seguono due direzioni di sviluppo personale: Impegno individuale: Esercizi e Studio Impegno di gruppo: Progettino Alcune esercitazioni potranno essere utilizzate per verificare lo stato di avanzamento del progettino il progettino verra verificato con il docente gruppo per gruppo Roberto Giorgi, Universita di Siena, C107L01, Slide 13 Progettino Il progettino verra svolto a gruppi di 3 (max 4) persone Il progettino prevede la presentazione di un rapporto scritto e (tipicamente) la realizzazione di software (funzionante) o di un sistema (anch esso funzionante) Il progettino verra iniziato durante il corso e DEVE essere terminato QUANTO PRIMA Roberto Giorgi, Universita di Siena, C107L01, Slide 14
Modalita d esame alternativa (classica) Solo per chi non segue il corso questo anno 1) Progetto finale (obbligatorio, da consegnare almeno 3 giorni prima dell esame) 2) Prova scritta (5 domande) 3) Prova orale (obbligatoria) Roberto Giorgi, Universita di Siena, C107L01, Slide 15 Organizzazione della lezione di oggi Tipologie di calcolatori Modularita dei Calcolatori da tavolo ( Desktop ) Scalabilita dei principali componenti del calcolatore Processore Memoria Interna Memoria Esterna Definizione di Architettura di un Calcolatore Note per la Pianificazione dei Progettini Roberto Giorgi, Universita di Siena, C107L01, Slide 16
Tipologie di Calcolatori Legge di Moore Il numero di transistor RADDOPPIA ogni 18 mesi (successivamente modificato in 24 mesi ) Consentito sia da una maggiore densita che da chip di maggiori dimensioni Migliaia di Transistor 10000 100 4004 8080 8086 286 Pent. 486SL 486 Pent III Pent 4 Pent II Pent Pro 1 1972 1976 1980 1984 1988 1992 1996 2000 Roberto Giorgi, Universita di Siena, C107L01, Slide 18
Costanti di incremento Processore # porte logiche: clock rate: circa il 30% per anno circa il 20% per anno (2x ogni 4 anni) Memoria dimensione DRAM:circa il 60% per anno (4x ogni 3 anni) Velocita : circa il 9% per anno (2x ogni 8 anni) Costo per bit: decresce di circa il 25% per anno Disco dimensione: circa il 60% per anno (4x ogni 3 anni) Roberto Giorgi, Universita di Siena, C107L01, Slide 19 Un trend attuale: uscire dai confini del singolo computer Network Processor Control Memory Input Input Memory Processor Control Datapath Output Output Datapath La rete di interconnessione connette diversi computer: se collega direttamente vari processori multiprocessori se la rete connette dei sistemi completi cluster Roberto Giorgi, Universita di Siena, C107L01, Slide 20
Un altro trend: i computer ovunque Roberto Giorgi, Universita di Siena, C107L01, Slide 21 1985 Computer Food Chain Big Iron Mainframe Workstation Minicomputer PC Vector Supercomputer Roberto Giorgi, Universita di Siena, C107L01, Slide 22
1995 Computer Food Chain (vicini a morire ) Minicomputer (futuro incerto ) Mainframe Workstation PC Vector Supercomputer Massively Parallel Processors Roberto Giorgi, Universita di Siena, C107L01, Slide 23 2005 Computer Food Chain Mainframe Vector Massively Minicomputer Supercomputer Parallel Processors Portable Computers Networks of Workstations/PCs Roberto Giorgi, Universita di Siena, C107L01, Slide 24
I 3 tipi principali di calcolatori oggi Calcolatori Desktop Calcolatori Elettronici 1 Calcolatori Server Calcolatori Elettronici 2 Calcolatori Embedded Progetto di Sistemi Embedded Roberto Giorgi, Universita di Siena, C107L01, Slide 25 Il calcolatore desktop : un elettrodomestico componibile
Parti principali di un calcolatore desktop Roberto Giorgi, Universita di Siena, C107L01, Slide 27 Organizzazione a blocchi di un calcolatore CPU Cache Bus Memoria Adattatore (bridge) Dispostivi di I/O: Disco Display Tastiera Controller Scheda di rete Tutti questi componenti hanno una propria interfaccia e una propria organizzazione interna INTERNET Roberto Giorgi, Universita di Siena, C107L01, Slide 28
Processori Prestazioni dei processori (indice SPEC92) # porte logiche: circa il 30% per anno clock rate: circa il 20% per anno (2x ogni 4 anni) Dal 1982 al 1995, le PRESTAZIONI sono aumentate del 50% per anno (2x ogni 1.5 anni) Prestazioni 350 300 250 200 150 100 50 0 introduzione dei RISC RISC Intel x86 35%/anno 1982 1984 1986 1988 1990 1992 1994 Anno Il RISC ha vinto la battaglia tecnologica ma perso quella sul mercato Roberto Giorgi, Universita di Siena, C107L01, Slide 30
Prestazioni dei Processori Intel [Gibbs04] W. Gibbs, A Split at the Core. Scientific American, Nov. 2004. Roberto Giorgi, Universita di Siena, C107L01, Slide 31 Pentium4 Williamette Roberto Giorgi, Universita di Siena, C107L01, Slide 32
Prestazioni con indici diversi Benchmark Sisoft Sandra 2002 Memory Bench Integer MMX Floating point SSE. SSE2, 3DNOW! Roberto Giorgi, Universita di Siena, C107L01, Slide 33 Perche non si fanno chip grossi C DIE = N C Y DIE WAFER WAFER C DIE = Costo del die (del chip ) C WAFER = Costo del wafer N DIE = Numero di die in un wafer Y WAFER = Yield o Resa del wafer (numero die per unita di sup.) D WAFER = Diametro del wafer A DIE = Area del die =π (D WAFER /2) 2 A WAFER = Area del wafer N TEST = Numero di die usati per test F = Difetti per unita di superfice N Y DIE WAFER D π = A = 1+ WAFER DIE 1 2 ( F A 2) 2 DIE 2 π D 2 A WAFER DIE N TEST A A WAFER DIE Il costo di un chip e proporzionale a circa il cubo della sua area! Roberto Giorgi, Universita di Siena, C107L01, Slide 34
Il limite e la potenza Chip piu densi (sistemi piu complessi) richiedono un maggiore consumo PER UNITA DI SUPERFICIE Confronto della dissipazione di Potenza (Watt) per varie CPU AMD Athlon CPU core frequency (MHz) Roberto Giorgi, Universita di Siena, C107L01, Slide 35 Consumo (Watt) Memorie Interne
Incremento delle dimensioni memoria DRAM (per chip) Dimensione DRAM: circa il 60% per anno (4x ogni 3 anni) Velocita : circa il 9% per anno (2x ogni 8 anni) Costo per bit: decresce di circa il 25% per anno Fino al 1996. Dopo si e avuto un rallentamento: 2x ogni 2 anni (4x ogni 4 anni) DRAM Tempo Totale Anno Dimensione di Accesso Costo ($) 1980 64 Kb 250 ns 1500 1983 256 Kb 185 ns 500 1986 1 Mb 135 ns 200 1989 4 Mb 110 ns 50 1992 16 Mb 90 ns 15 1996 64 Mb 60 ns 10 1998 128 Mb 60 ns 4 2000 256 Mb 55 ns 1 2002 512 Mb 50 ns 0.25 2004 1 Gb 45 ns 0.10 Roberto Giorgi, Universita di Siena, C107L01, Slide 37 10000 Gap Processore-Memoria Indice di prestazioni relativo 1000 CPU CPU 60%/anno (2X/1.5anni) 100 10 Processor-Memory Performance Gap: (cresce 50% / anno) DRAM 9%/anno (2X/10anni) 1 DRAM t 1980 1981 1982 1983 1984 1985 1986 1987 1988 1989 1990 1991 1992 1993 1994 1995 1996 1997 1998 1999 2000 2001 2002 2003 2004 2005 2006 Necessita di nuove architetture per le memorie Roberto Giorgi, Universita di Siena, C107L01, Slide 38
Incremento delle dimensioni memoria SRAM Dimensione cella SRAM: dimezza ogni 2 anni Roberto Giorgi, Universita di Siena, C107L01, Slide 39 Tecnologie per migliorare l accesso in memoria Modalita d accesso Tempo di accesso Frequenza delle operazioni Frequenza dei dati Roberto Giorgi, Universita di Siena, C107L01, Slide 40
CPU/Memory Speed Trends April 1, 2005, Reza Faramarzi, Hynix Semiconductor, Inc. Roberto Giorgi, Universita di Siena, C107L01, Slide 41 Dischi (Hard Disks) e Memorie Esterne
1 inch disk drive! 2000 IBM MicroDrive: 1.7 x 1.4 x 0.2 1 GB, 3600 RPM, 5 MB/s, 15 ms seek Digital camera, PalmPC, 2006 MicroDrive? 9 GB, 50 MB/s! Assunzione: che ci siano applicazioni di interesse Assunzione2: i trend del passato continueranno Fatto: le memorie FLASH hanno costi comparabili (2005) Roberto Giorgi, Universita di Siena, C107L01, Slide 43 Architettura dei Calcolatori
Sony Playstation 2 26-OTT-2000 Lancio della PlayStation2" Giappone: vendute 1 Milione di unita gia nel primo giorno Roberto Giorgi, Universita di Siena, C107L01, Slide 45 L architettura di Sony Playstation 2 Emotion Engine: 66 milioni di poligoni per secondo MIPS core + vector coprocessor + graphics/dram (128 bit) I/O processor runs old games I/O: TV (NTSC) DVD, Firewire (400 Mbit/s), PCMCIA card, USB, Modem,... Un Cavallo di Troia per iniettare nelle case un centro di intrattenimento digitale? Roberto Giorgi, Universita di Siena, C107L01, Slide 46
Sony Playstation 3 Cell Processor Cell Processor (0.09μm) 221 mm 2 234 million transistors Roberto Giorgi, Universita di Siena, C107L01, Slide 47 Computer Architecture in senso classico SW HW Applicazione Compiler Instr. Set Processor Operating System Progetto Digitale Progetto Circuitale Firmware Datapath & Control Layout I/O Subystem Instruction Set Architecture Coordinamento fra molti livelli di astrazione Cambiamenti tecnologici che avvengono ogni giorno Ciclo virtuoso: progettazione simulazione valutazione Roberto Giorgi, Universita di Siena, C107L01, Slide 48
Cosa e la Architettura di un Calcolatore Computer Architecture = Instruction Set Architecture + Machine Organization Roberto Giorgi, Universita di Siena, C107L01, Slide 49 Livelli di rappresentazione Programma in Linguaggio di Alto Livello Compilatore Programma in Linguaggio Assembly Assemblatore Programma in Linguaggio Macchina Esecuzione Specifica dei Segnali di Controllo temp = v[k]; v[k] = v[k+1]; v[k+1] = temp; lw $15, 0($2) lw $16, 4($2) sw$16, 0($2) sw$15, 4($2) 0000 1001 1100 0110 1010 1111 0101 1000 1010 1111 0101 1000 0000 1001 1100 0110 1100 0110 1010 1111 0101 1000 0000 1001 0101 1000 0000 1001 1100 0110 1010 1111 ALUOP[0:3] <= InstReg[9:11] & MASK Roberto Giorgi, Universita di Siena, C107L01, Slide 50
Il Set di Istruzioni: un interfaccia critica SW instruction set HW Roberto Giorgi, Universita di Siena, C107L01, Slide 51 Instruction Set Architecture ( Computer Architecture)... the attributes of a [computing] system as seen by the programmer, i.e. the conceptual structure and functional behavior, as distinct from the organization of the data flows and controls the logic design, and the physical implementation. Amdahl, Blaaw, and Brooks, 1964 Da http://www.cs.wisc.edu/~arch/www/ Computer Architecture is the science and art of selecting and interconnecting hardware components to create computers that meet functional, performance and cost goals. Computer architecture is not about using computers to design buildings. Roberto Giorgi, Universita di Siena, C107L01, Slide 52
Definire un architettura Organizzazione dei dispositivi di memorizzazione Tipi di dati e Strutture Dati: Codifica e Rappresentazione Set di Istruzioni Formato delle istruzioni Modi di indirizzamento della memoria e accesso a dati/istruzioni Gestione delle Eccezioni Roberto Giorgi, Universita di Siena, C107L01, Slide 53 Esempi di ISAs (Instruction Set Architectures) Digital Alpha (v1, v3) 1992-97 HP PA-RISC (v1.1, v2.0) 1986-96 Sun Sparc (v8, v9) 1987-OGGI SGI MIPS (MIPS I, II, III, IV, V) 1986-OGGI Intel (8086,80286,80386, 1978-OGGI 80486,Pentium, MMX,...) Roberto Giorgi, Universita di Siena, C107L01, Slide 54
MIPS R3000 Instruction Set Architecture Categorie di Istruzioni Load/Store Calcolo Jump and Branch Floating Point - coprocessor Gestione della Memoria Istruzioni /speciali Registri R0 R1 R31 PC HI LO Formati di Istruzioni di lunghezza FISSA a 32 bit CPU a 32 bit OP rs rt rd sa funct OP rs rt immediate OP jump target Roberto Giorgi, Universita di Siena, C107L01, Slide 55 Organizzazione del processore Caratteristiche e Prestazioni delle principali Unita Funzionali (e.g., Registers, ALU, Shifters, Logic Units,...) Metodi con cui tali componenti sono interconnessi Tipo di informazione che viene scambiata fra i componenti Logica e Metodi per controllare tale scambio di informazioni Insieme delle Unita Funzionali per implementare l ISA Necessita di una descrizioni in termini di linguaggio Register Transfer Level (RTL) Roberto Giorgi, Universita di Siena, C107L01, Slide 56
Prossimi argomenti Tecniche di Valutazione delle Prestazioni Livelli di Traduzione (Compilazione, etc ) Livelli di Interpretazione (Microprogrammzione, etc ) Trasferimento Sincrono e Asincrono Timing, Clocking, e Latching Pipelining e Parallelismo Scheduling Statico e Dinamico delle Istruzioni Indirezione e Traduzione degli indirizzi Roberto Giorgi, Universita di Siena, C107L01, Slide 57 Pianificazione del progettino http://www.dii.unisi.it/~giorgi/didattica/calel/progetti
Pianificazione progettino: FASE 1, presentare l idea Primo passo: scegliere un idea Secondo passo: scrivere una pagina di specifica del progetto e inviarla al docente per l'approvazione Questo consente di identificare immediatamente possibili problemi nel progetto stesso prima di iniziare a perdere tempo per parti inutili Nella specifica deve essere indicato: 1) Quali sono le finalita' del progetto 2) Quanto tempo si pensa di impiegare per svolgere il progetto 3) Come verra' suddiviso il lavoro fra i componenti del gruppo 4) Un breve schema delle parti da realizzare Roberto Giorgi, Universita di Siena, C107L01, Slide 59 Pianificazione progettino: FASE 2, realizzazione Terzo passo: dopo aver preparato le specifiche il progetto deve essere implementato Questa fase dovrebbe impegnare non piu di 2 settimane contestualmente allo studio del materiale del corso SOLO per chi intende lavorare al progetto come TIROCINIO puo (e deve) impegnare piu tempo Roberto Giorgi, Universita di Siena, C107L01, Slide 60
Pianificazione progettino: FASE 3, presentazione Il progetto va documentato con una breve relazione La lunghezza della relazione deve essere INFERIORE a 20 pagine La relazione e' importante almeno quanto il progetto stesso In particolare, si raccomanda di allegare: - descrizione di un esempio significativo di funzionamento - descrizione dei dati di input dell'esempio - descrizione dei dati di uscita prodotti (grafici, screenshots) Il formato raccomandato per la relazione finale e : 1 pagina: abstract del progetto 3 pagine: introduzione che spieghi il sistema nel suo complesso MAX 15 pagine: descrizione tecnica dettagliata 1 pagina: riferimenti (bibliografia, siti, ) Roberto Giorgi, Universita di Siena, C107L01, Slide 61 Il progettino simula un ambiente industriale I gruppi per il progettino devono avere non piu di 4 componenti La Comunicazione con i componenti del gruppo gioca un ruolo essenziale Cosa ho fatto? Di che risposte ho bisogno dagli altri? Il proprio lavoro va documentato!!! Comunicare con il docente: Qual e il piano di azione del gruppo? Comunicare risultati intermedi Qual e la responsabilita di ogni membro del gruppo? Roberto Giorgi, Universita di Siena, C107L01, Slide 62
Consigli utili Mantenere il progetto semplice e farlo funzionare Controllere il funzionamento individualmente e insieme Ricontrollare ogni volta che si apporta una modifica Evitare cambiamenti dell ultimo momento Dinamica di Gruppo. La comunicazione e la chiave del successo: Essere aperti con gli altri sulle proprie aspettative Le decisioni devono essere prese all interno dei gruppi di progetto La pianificazione e molto importante: Promettere cio che si puo realmente consegnare; ma cercare di consegnare piu di cio che si promette! Legge di Murphy: le cose vanno sempre male all ultimo minuto - non pianificare su scenari basati sul caso migliore - completare il progetto piuttosto che inserire modifiche dell ultimo minuto Mai mollare! C e sempre tempo finche non si molla Roberto Giorgi, Universita di Siena, C107L01, Slide 63 Esempi di progettini degli anni passati Simulatore di BUS Valutazione di prestazioni con benchmark SPEC Uso di simulatori di processori Superscalari (Simplescalar) Tool grafico per la simulazione di Memorie Cache Valutazione di Multiprocessore Itanium Numerosi progetti basati sulla tecnologia Bluetooth Roberto Giorgi, Universita di Siena, C107L01, Slide 64