Lezioni del corso di Misure per l Automazione. Argomento: Architettura generale dei microcontrollori ARM

Transcript

1 Lezioni del corso di Misure per l Automazione Argomento: Architettura generale dei microcontrollori ARM

2 ORIGINE DEGLI ARM 1985: ARM (Acorn Risc Machine) ARM2 (primo processore) 1989: ARM3 (evoluzione di ARM 2) 1990: ARM Ltd. e ARM (Advanced Risc Machine) 1992: ARM6 (versione migliorata di ARM3).evoluzione continua ARM: famiglia di processori RISC a 32 bit sviluppata dell azienda Inglese ARM Holdings che detiene la proprietà intellettuale di molti core di CPU embedded. ARM non produce direttamente Hardware ma vende licenze di produzione dei suoi core a grandi produttori di CPU e System-On-Chip (SOC) tra cui: FreeScale, STMicroelectonics, NXP, Texas Instruments, Samsung, Broadcom, Qualcomm, Nvidia, ecc. lit--irlirltiitrtrlii Si tratta di CPU RISC, di disegno architetturale semplice e pulito, caratterizzate da basso consumo (caratteristica fondamentale per dispositivi a batteria) e un buon compromesso: prestazioni-costo Cortex A9 alla frequenza di 1 GHz consuma meno di 250 mw per core Un processore Intel Core-i7 multicore può consumare oltre 100 W

3 DEFINIZIONE DI SISTEMA EMBEDDED Sistema di elaborazione specializzato integrato in un dispositivo fisico in modo da controllarne le funzioni tramite un apposito programma software dedicato Telefoni cellulari (wap, umts, ecc.); Sottosistemi intelligenti per il controllo di funzionalità particolari di auto, treni o aerei (automotive) Dispositivi / sensori collegati in rete, per l'automazione di una casa (home automation); Εlettrodomestici intelligenti (macchina da caffè, frigorifero, condizionatore, ecc.); Dispositivi di automazione di macchine industriali

4 DEFINIZIONE DI SISTEMA EMBEDDED La funzione primaria del dispositivo controllato è diversa da quella di un generico computer. Le funzioni controllate dal computer integrato sono predefinite a priori (sono eventualmente modificabili, in modo controllato, solo dal produttore) La parte hardware del sistema è ottimizzata per evitare sprechi (parti ridondanti o non usate) e ridurre i costi del prodotto, ogni sistema viene progettato in maniera application-specifica La parte software del sistema viene eseguita da uno o più processori e può essere più o meno sofisticata a seconda della complessità e del numero delle funzionalità gestite L architettura e la complessità del sistema variano enormemente a seconda dell applicazione

5 CISC Vs RISC La velocità di esecuzione di un istruzione all interno della CPU determina in larga misura la velocità della CPU. CISC (Complex Instruction Set): l Instruction set di un calcolatore contenere quante più istruzioni possibile, anche se ognuna di queste richiede più cicli di data path (es Pentium). RISC (Reduced Instruction Set): l Instruction Set è eseguita in un solo ciclo (o comunque pochi cicli) di data path: saranno necessarie più istruzioni RISC per ottenere lo stesso risultato di una istruzione CISC, ma il sistema risulterà comunque più veloce poiché non sarà più necessario interpretare le istruzioni (es. PowerPC). Le macchine CISC hanno dominato il mercato negli anni '70 e '80 mentre attualmente la tecnologia è fortemente orientata verso soluzioni RISC. La superiorità di una soluzione rispetto all altra è comunque dipendente da fattori di mercato e fattori tecnologici: un radicale innovamento tecnologico potrebbe muovere nuovamente l ago della bilancia a favore delle macchine CISC.

6 PECULIARITA DELLE ARCHITETTURE RISC Tutte le istruzioni del livello ISA vengono eseguite direttamente dall hardware: in particolare l'unità di controllo all'interno della CPU è cablata (realizzata con un circuito digitale sequenziale ovvero una macchina a stati) e non microprogrammata (istruzioni associate a microprogrammi composti da micro-istruzioni). Eliminando il livello di interpretazione aumenta la velocità della maggior parte delle istruzioni. Ottimizzare la velocità con la quale le istruzioni vengono mandate al primo stadio di esecuzione in modo da incrementare il numero di istruzioni iniziate per secondo (MIPS: Milions of Instructions Per Second). Nella maggior parte dei processori moderni si fa ampio uso di pipelining e parallelismo. Istruzioni facilmente decodificabili: la velocità di esecuzione delle istruzioni dipende anche dal tempo necessario a identificare le risorse necessarie a eseguirle. Questo processo può essere velocizzato utilizzando istruzioni con struttura regolare e lunghezza fissa. Solo le istruzioni Load e Store dovrebbero contenere indirizzi di memoria: in questo modo le rimanenti istruzioni utilizzeranno solo operandi contenuti nei registri eliminando i tempi morti dovuti ai ritardi nella lettura dei dati dalla memoria. Inoltre le operazioni di Load e Store potranno essere parallelizzate in quanto rappresenteranno operazioni a se stanti. Disporre di molti registri: i registri sono una risorsa fondamentale per ridurre i tempi di accesso alla memoria.

7 PRINCIPALI FAMIGLIE DI ARM

8 VERSIONI DELL ARCHITETTURA ARM ISA ARMv1 ARMv2 ARMv3 ARMv4 ARMv5 ARMv6 ARMv7 ARMv8 FAMIGLIA ARM1 ARM2, ARM3 ARM6, ARM7 StrongARM, ARM7TDMI, ARM9TDMI ARM7EJ, ARM9E, ARM10E, XScale ARM11, Cortex-M Cortex-A, Cortex-R (core a 64 bit, non ancora commercializzati) ARMxTx: insieme alternativo di istruzioni Thumb a 16 bit ARMxDx: supporto per debug via JTAG ARMxMx: unità moltiplicazione più efficiente ARMxIx: supporto per debug con EmbeddedICE ARMxEx: supporto per DSP e multimedia (implica TDMI) ARMxJx: supporto per Java bytecode nativo (Jazelle)

9 version EVOLUZIONE DEGLI ARM ARMv7 ARM1156T2F-S ARM1136JF-S ARMv6 ARM102xE XScale TM ARM1176JZF-S ARM1026EJ-S ARMv5 ARM7TDMI-S StrongARM ARM9x6E ARM92xT ARM926EJ-S SC200 V4 SC100 ARM720T time

10 CARATTERISTICHE PRINCIPALI DEGLI ARM Architettura a 32 bit Dimensione dei registri e dei dati su cui operano le istruzioni Architettura RISC Lunghezza fissa delle istruzioni macchina: 32 bit Operazioni compiute sui registri, non in memoria Istruzioni load e store per accedere alla memoria Memoria indirizzabile al singolo byte, con indirizzi da 32 bit Accesso alla memoria allineato I dati in memoria sono lunghi 8 bit, 16 bit o 32 bit L indirizzo di un dato a 16 bit deve essere multiplo di 2 L indirizzo di un dato a 32 bit deve essere multiplo di 4 Memorizzazione di tipo little-endian o big-endian A seconda dello stato di una linea di input del chip

11 CARATTERISTICHE PARTICOLARI DEGLI ARM Esecuzione condizionale delle istruzioni Molte istruzioni macchina possono essere eseguite o meno a seconda del valore dei bit di stato In molte altre architetture solo i salti sono condizionali Assenza di istruzioni esplicite per lo scorrimento dei bit Tuttavia nelle istruzioni logiche, aritmetiche e copia è possibile eseguire lo scorrimento dei bit di un operando Supporto per diverse operazioni di moltiplicazione Varianti ottimizzate per l elaborazione dei segnali Non esiste una istruzione macchina per la divisione Deve essere realizzata da una procedura software ovvero affidata ad un Coprocessore Schemi di indirizzamento tipici di una architettura CISC Auto-incremento e auto-decremento degli indirizzi Indirizzamento relativo al program counter Una singola istruzione può trasferire dati tra un blocco di memoria ed un insieme di registri

12 ARCHITETTURA LOAD & STORE Due soli tipi di istruzione trasferiscono dati da e verso la memoria: - L istruzione di load (lettura dalla memoria) - L istruzione di store (scrittura in memoria) Esistono istruzioni che trasferiscono interi a 32 bit da/verso locazioni di memoria allineate a multipli di 4 Esistono istruzioni che trasferiscono interi a 8 bit da/verso un singolo byte di memoria Esistono istruzioni che trasferiscono interi a 16 bit da/verso locazioni di memoria allineate a multipli di 2

13 CORE CLASSICI PIU POPOLARI Nati per sistemi embedded, ARM 9 e ARM 11 adottati da dispositivi mobili. ARM 7: aritmetica intera, fino MIPS ARM 9: aritmetica intera, fino MIPS ARM 11: floating point, MIPS (2600 MIPS multicore). Modello a 700 MHz usato in Raspberry Pi (2012).

14 LA FAMIGLIA CORTEX Sono stati definiti tre diversi profili applicativi: - Cortex-M: profilo Microcontroller per sistemi embedded ad es., sensori intelligenti, calcolatrici, pacemaker - Cortex-R: profilo Real-time per sistemi real-time ad es., impianti frenanti, dischi rigidi, switch di rete - Cortex-A: profilo Applications per sistemi di uso generale ad es., smartphone, TV digitali Cortex-M (M = microcontroller): naturale evoluzione di ARM 7 e ARM 9 per device embedded senza grandi necessità di performance (es. 100 MIPS). Cortex-R (R = real-time): per sistemi embedded con requisiti prestazionali medio-elevati (es. 600 MIPS). Floating point opzionale. Cortex-A (A = applications): per sistemi con requisiti prestazionali elevati (es. smartphone, tablet). Include floating point, Il Cortex A7 supporta fino a 4 core, scelto per via del basso consumo, per il system-on-chip Broadcom per Raspberrry Pii 2. Il Cortex A15 supporta fino a 8 core, ciascuno con doppia pipeline fino a 25 stadi. Una variante utilizzata nei system-on-chip di iphone5 (Apple A6).