Il microprocessore DMC8

Transcript

1 Il microprocessore DMC8 Fig. 1: Registri ed elementi di calcolo del DMC8 PC 16 bit Program Counter In altri contesti è chiamato anche Instruction Pointer. Questo registro a 16 bit contiene l indirizzo che punta all istruzione da eseguire. Come vedremo, le istruzioni risiedono nella memoria, e questo registro è utilizzato dal processore per indirizzare la memoria, mediante il bus degli indirizzi, al fine di prendere la prossima istruzione da eseguire. SP 16 bit Stack Pointer Letteralmente Puntatore alla Catasta". Discuteremo in dettaglio la funzione di questo importante registro più avanti. Per il momento basti dire che questo registro contiene l indirizzo della locazione in cima ad una catasta (o pila ) di locazioni di memoria RAM chiamata, appunto, Stack. IX 16 bit Index Register X IY 16 bit Index Register Y Letteralmente Registri Indice IX e IY. Sono registri specializzati, utilizzati per l indirizzamento in memoria di vettori e altre strutture dati. Si chiamano così perché permettono di indicizzare l indirizzamento in memoria, facilitando l accesso alle strutture dati. Saranno esaminati più avanti, in relazione ai cosiddetti modi di indirizzamento. Elettronica dei Sistemi Digitali 1

2 A 8 bit Accumulator Register A Il registro Accumulatore A è definito anche come Registro Privilegiato", perché interviene per default in moltissime operazioni eseguite dalla CPU. Si chiama così per ragioni storiche, perché per alcuni tipi di elaborazione consente di "accumulare" via via i risultati intermedi senza doverli riporre tutte le volte in memoria. Nel nostro processore, è il registro più importante per l'elaborazione dati. B 8 bit B Register C 8 bit C Register D 8 bit D Register E 8 bit E Register H 8 bit H Register L 8 bit L Register Si tratta di registri di uso generale ad 8 bit, utilizzati per supportare e velocizzare l elaborazione dati. Servono per memorizzare dati senza dovere accedere sempre alla memoria esterna (operazione più dispendiosa in termini di tempo). In alternativa, questi registri possono essere anche usati a coppie, come 3 registri da 16 bit, utilizzando i nomi simbolici BC, DE e HL. In questo caso, tali registri appaiono al programmatore nel modo seguente: BC 16 bit BC Register DE 16 bit DE Register HL 16 bit HL Register F 8 bit Register Il registro dei Flag (Segnalatori), chiamato anche Registro di Stato, non è un vero registro, in quanto è costituito da un insieme di alcuni flip-flop tra loro non omogenei come significato, raggruppati solo per comodità in un apparente unico registro da 8 bit, di cui sono utilizzati solo 6 bit. I Flag indicano lo stato del sistema di calcolo dopo l'esecuzione di una operazione aritmetica o logica: ad esempio segnalano se c'è stato riporto, oppure se il risultato dell operazione è zero. Qui di seguito è descritta la posizione dei Flag nel registro e, sommariamente, logico di ciascuno. Approfondiremo più avanti l utilizzo dei Flag, che sono molto importanti per il funzionamento del processore. Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 S Z H p/v N C C Z S Carry Flag Memorizza il riporto dal bit più significativo dell'accumulatore, nel caso di una operazione di addizione, oppure il prestito nel caso di sottrazione (C=1 indica che è avvenuto un riporto o un prestito, C=0 no). Zero Flag Segnala che l'accumulatore si è azzerato, dopo l'esecuzione di una operazione, (Z=1 indica che tutti i bit dell'accumulatore sono a zero, Z=0 indica che almeno uno non lo è). Nel seguito vedremo, però, che non tutte le istruzioni agiranno su questo flag, come ci potremmo aspettare. Alcune istruzioni, come quelle di trasferimento dati, non modificano il valore di questo flag. Sign Flag Risulta uguale al bit più significativo del risultato in accumulatore (infatti, nella aritmetica in complemento a 2, S=0 indica il segno positivo del risultato di una operazione, S=1 il segno negativo). Elettronica dei Sistemi Digitali 2

3 P/V Parity/OverFlow Flag Questo flag dal doppi nome (P oppure V) indica se c'è stato overflow, qualora sia stata eseguita un'operazione aritmetica tra numeri in complemento a 2 (V = 1), oppure, se l'operazione eseguita è stata di tipo logico, indica la parità del risultato (P = 1 = parità pari). H N Half-Carry Flag Significativo solo per le istruzioni in aritmetica BCD, indica se si è verificato un riporto tra i 4 bit meno significativi e i 4 bit più significativi dell'accumulatore. Subtract Flag Indica se l'ultima operazione eseguita è stata una sottrazione (N=1) o altro (N=0). In ultimo, nel DMC8 è presente anche un flip-flop isolato, NON incluso nel registro dei Flag F: IFF 1 bit Interrupt Flip Flop Questo registro ad un bit abilita o disabilita il meccanismo delle cosiddette Interruzioni, che incontreremo più avanti. Se uguale a zero, le Interruzioni sono disabilitate. Fig. 2: Il microcomputer, basato sul microprocessore DMC8, come modellato nel Deeds Elettronica dei Sistemi Digitali 3

4 Fig. 3: La struttura del porto parallelo di ingresso IA Fig. 4: La struttura del porto parallelo di uscita OA Elettronica dei Sistemi Digitali 4

5 Tabelle delle Istruzioni DMC8 Le tabelle seguenti mostrano le istruzioni del DMC8 e riassumomo schematicamente i dettagli riguardanti la loro esecuzione. Partendo da sinistra, questo il significato delle colonne: Mnemonic: Operation: : : Bytes: M Cycles: Clock Cycles: Comments: Il codice mnemonico Assembly dell istruzione; L operazione che svolge rappresentata in modo simbolico; Gli indicatori (flags) interessati dall esecuzione dell istruzione; Il codice operativo in binario e, subito a destra, in esadecimale (Hex); Il numero di byte di cui e` composta l istruzione; Il numero di cicli macchina della istruzione; Il numero di cicli di clock necessari per l esecuzione dell istruzione; Eventuali commenti. Istruzioni di Caricamento a 8 bit Mnemonic Operation S Z H P/V N C Hex Bytes Cycles Cycles Comments LD r, r r r 01 r r r, r Reg. LD r, n r n 00 r B 001 C LD r, (HL) r (HL) 01 r D 011 E LD r, (IX + d) r (IX + d) H 01 r L 111 A LD r, (IY + d) r (IY + d) r 110 LD (HL), r (HL) r r LD (IX + d), r (IX + d) r r LD (IY + d), r (IY + d) r r LD (HL), n (HL) n LD (IX + d), n (IX + d) n LD (IY + d), n (IY + d) n LD A, (BC) A (BC) A LD A, (DE) A (DE) A LD A, (nn) A (nn) A LD (BC), A (BC) A LD (DE), A (DE) A LD (nn), A (nn) A r, r means any of the registers A, B, C, D, E, H, L. = flag is not affected Elettronica dei Sistemi Digitali 5

6 Istruzioni di Caricamento a 16 bit (prima parte) Mnemonic Operation S Z H P/V N C Hex Bytes LD dd, nn dd nn 00 dd0 001 LD IX, nn IX nn LD IY, nn IY nn LD HL, (nn) LD dd, (nn) LD IX, (nn) LD IY, (nn) LD (nn), HL LD (nn), dd LD (nn), IX LD (nn), IY L (nn) H (nn+1) dd L (nn) dd H (nn+1) IX L (nn) IX H (nn+1) IY L (nn) IY H (nn+1) (nn) L (nn+1) H (nn) dd L (nn+1) dd H (nn) IX L (nn+1) IX H (nn) IY L (nn+1) IY H dd dd M Cycles Clock Cycles Comments dd Pair 00 BC 01 DE HL 11 SP A ED A 2A LD SP, HL SP HL F LD SP, IX SP IX LD SP, IY SP IY dd is any of the register pair BC, DE, HL, SP. qq is any of the register pair BC, DE, HL, AF. = flag is not affected. F9 F (continua) Elettronica dei Sistemi Digitali 6

7 Istruzioni di Caricamento a 16 bit (seconda parte) Mnemonic Operation PUSH qq SP SP - 1 (SP) qq H SP SP - 1 (SP) qq L PUSH IX SP SP - 1 (SP) IX H SP SP - 1 (SP) IX L PUSH IY SP SP - 1 (SP) IY H SP SP - 1 (SP) IY L POP qq qq L (SP) qq H (SP) POP IX IX L (SP) IX H (SP) POP IY IY L (SP) IY H (SP) S Z H P/V N C Hex Bytes Cycles Cycles Comments 11 qq qq Pair 00 BC 01 DE 10 HL E5 E AF qq dd is any of the register pair BC, DE, HL, SP. qq is any of the register pair BC, DE, HL, AF. = flag is not affected. E1 E Elettronica dei Sistemi Digitali 7

8 Istruzioni Aritmetiche e Logiche a 8 bit (prima parte) Mnemonic Operation S Z H P/V N C Hex Byte s M Cycles Clock Cycles Comments A A, r A A + r V r r Reg.. A A, n A A + n V B 001 C A A, (HL) A A + (HL) V D 011 E A A, (IX + d) A A + (IX + d) V H 101 L 111 A A A, (IY + d) A A + (IY + d) V ADC A, r A A + r + CY V r ADC A, n A A + n + CY V ADC A, (HL) A A + (HL) + CY V ADC A, (IX + d) A A + (IX + d)+cy V ADC A, (IY + d) A A + (IY + d)+cy V SUB r A A - r V r SUB n A A - n V SUB (HL) A A - (HL) V SUB (IX + d) A A - (IX + d) V SUB (IY + d) A A - (IY + d) V SBC A, r A A - r - CY V r SBC A, n A A - n - CY V SBC A, (HL) A A - (HL) - CY V SBC A, (IX + d) A A - (IX + d)-cy V SBC A, (IY + d) A A - (IY + d)-cy V CP r A - r V r CP n A - n V CP (HL) A - (HL) V CP (IX + d) A - (IX + d) V CP (IY + d) A - (IY + d) V The V symbol in the P/V flag column indicates that the P/V flag contains the overflow of the operation. Similarly the P symbol indicates parity. r means any of the registers A, B, C, D, E, H, L. CY means the carry flip-flop. = flag is not affected, 0 = flag is reset, 1 = flag is set, (continua) Elettronica dei Sistemi Digitali 8

9 Istruzioni Aritmetiche e Logiche a 8 bit (seconda parte) Mnemonic Operation S Z H P/V N C Hex Byte s M Cycles Clock Cycles Comments AND r A A and r 1 P r r Reg.. AND n A A and n 1 P B 001 C AND (HL) A A and (HL) 1 P D 011 E AND (IX + d) A A and (IX+d) 1 P H 101 L 111 A AND (IY + d) A A and (IY+d) 1 P OR r A A or r 0 P r OR n A A or n 0 P OR (HL) A A or (HL) 0 P OR (IX + d) A A or (IX+d) 0 P OR (IY + d) A A or (IY+d) 0 P XOR r A A xor r 0 P r XOR n A A xor n 0 P XOR (HL) A A xor (HL) 0 P XOR (IX + d) A A xor (IX+d) 0 P XOR (IY + d) A A xor (IY+d) 0 P INC r r r + 1 V 0 00 r INC (HL) (HL) (HL) + 1 V INC (IX + d) (IX + d) (IX + d) + 1 V INC (IY + d) (IY + d) (IY + d) + 1 V DEC r r r 1 V 1 00 r DEC (HL) (HL) (HL) - 1 V DEC (IX + d) (IX + d) (IX + d) - 1 V DEC (IY + d) (IY + d) (IY + d) - 1 V CPL NEG _ A A F One s complement. _ A A + 1 V ED Two s complement. The V symbol in the P/V flag column indicates that the P/V flag contains the overflow of the operation. Similarly the P symbol indicates parity. r means any of the registers A, B, C, D, E, H, L. CY means the carry flip-flop. = flag is not affected, 0 = flag is reset, 1 = flag is set, Elettronica dei Sistemi Digitali 9

10 Istruzioni Aritmetiche a 16 bit Mnemonic Operation S Z H P/V N C Hex Bytes Cycles Cycles Comments A HL, ss HL HL + ss ss ss Reg. ADC HL, ss HL HL + ss V ED BC + CY 01 ss DE SBC HL, ss HL HL ss V ED HL CY 01 ss SP A IX, pp IX IX + pp pp1 001 pp Reg. A IY, rr IY IY + rr BC 00 rr DE INC ss ss ss ss IX 11 SP INC IX IX IX INC IY IY IY rr Reg BC DEC ss ss ss ss DE 10 IY DEC IX IX IX SP B DEC IY IY IY B The V symbol in the P/V flag column indicates that the P/V flag contains the overflow of the operation. Ss means any of the registers BC, DE, HL, SP. Pp means any of the registers BC, DE, IX, SP. Rr means any of the registers BC, DE, IY, SP. 16 bit additions are performed by first adding the two low order eight bits, and then the two high order eight bits. 1 Indicates the flag is affected by the 16 bit result of the operation. 2 Indicates the flag is affected by the 8 bit addition of the high order eight bits. CY means the carry flip-flop. = flag is not affected, 0 = flag is reset, 1 = flag is set, Istruzioni di controllo della CPU Mnemonic CCF Operation S Z H P/V N C Hex Bytes Cycles Cycles Comments CY CY X F Complement carry flag. SCF CY NOP No Operation HALT CPU halted DI 1 IFF F EI 1 IFF FB The V symbol in the P/V flag column indicates that the P/V flag contains the overflow of the operation. Similarly the P symbol indicates parity. 1 No interrupts are issued directly after a DI or EI. CY means the carry flip-flop. = flag is not affected, 0 = flag is reset, 1 = flag is set, X = flag is don t care, Elettronica dei Sistemi Digitali 10

11 Istruzioni di Salto (Jump) Mnemonic Operation S Z H P/V N C Hex Bytes Cycles Cycles JP nn PC nn C JP cc, nn if cc is true, PC nn 11 cc 010 JP ( HL ) PC HL E Comments cc Condition 000 NZ non zero 001 Z zero 010 NC non carry 011 C carry 100 PO parity odd 101 PE parity even 110 P sign positive 111 M sign negative JP ( IX ) PC IX JP ( IY ) PC IY = flag is not affected. E9 E Istruzioni di Chiamata e Ritorno da sottoprogrammi (Call e Return) Mnemonic Operation CALL nn SP SP - 1 (SP) PC H SP SP - 1 (SP) PC L PC nn CALL cc, nn if cc is true, SP SP - 1 (SP) PC H SP SP - 1 (SP) PC L PC nn RET PC L (SP) PC H (SP) RET cc if cc is true, PC L (SP) PC H (SP) RST p SP SP - 1 (SP) PC H SP SP - 1 (SP) PC L PC p = flag is not affected. S Z H P/V N C Hex Bytes Cycles Cycles CD ccc C ccc Comments if cc is false if cc is true if cc is false if cc is true 11 t t _ p h h h h h h h h Elettronica dei Sistemi Digitali 11

12 Istruzioni di Rotazione e di Scalamento (prima parte) Mnemonic Operation S Z H P/V N C Hex Bytes Cycles Cycles RLCA Comments RLA RRCA F RRA F RLC r 0 P r RLC (HL) 0 P RLC (IX + d) 0 P RLC (IY + d) 0 P RL r 0 P r RL (HL) 0 P RL (IX + d) 0 P RL (IY + d) 0 P RRC r 0 P r RRC (HL) 0 P RRC (IX + d) 0 P RRC (IY + d) 0 P RR r 0 P r RR (HL) 0 P RR (IX + d) 0 P RR (IY + d) 0 P RLD 0 P RRD 0 P r Reg. 000 B C 010 D 011 E 100 H 101 L 111 A ED 6F ED The P symbol in the P/V flag column indicates that the P/V flag contains the parity of the result. r means any of the registers A, B, C, D, E, H, L. CY means the carry flip-flop. = flag is not affected, 0 = flag is reset, 1 = flag is set, (continua) Elettronica dei Sistemi Digitali 12

13 Istruzioni di Rotazione e di Scalamento (seconda parte) Mnemonic Operation S Z H P/V N C Hex Bytes Cycles Cycles Comments SLA r 0 P r Reg r 000 B SLA (HL) 0 P C 010 D SLA (IX + d) 0 P E 100 H 101 L A SLA (IY + d) 0 P SRA r 0 P r SRA (HL) 0 P SRA (IX + d) 0 P SRA (IY + d) 0 P SRL r 0 P r SRL (HL) 0 P SRL (IX + d) 0 P SRL (IY + d) 0 P The P symbol in the P/V flag column indicates that the P/V flag contains the parity of the result. r means any of the registers A, B, C, D, E, H, L. CY means the carry flip-flop. = flag is not affected, 0 = flag is reset, 1 = flag is set, Elettronica dei Sistemi Digitali 13

14 Istruzioni di manipolazione del Bit Mnemonic BIT b, r BIT b, (HL) BIT b, (IX + d) BIT b, (IY + d) Operation _ Z r b Z (HL) b Z (IX+ d) b Z (IY+ d) b S Z H P/V N C Hex Bytes Cycles Cycles Comments X 1 X r Reg. 01 b r 000 B X 1 X C 01 b D X 1 X E 100 H 101 L 01 b A X 1 X b 110 SET b, r r b 1 11 b r SET b, (HL) (HL) b 1 11 b 110 SET b, (IX + d) (IX+ d) b b 110 SET b, (IY + d) (IY+ d) b b 110 RES b, r r b 0 10 b r RES b, (HL) (HL) b 0 10 b 110 RES b, (IX + d) (IX+ d) b b 110 RES b, (IY + d) (IY+ d) b b b Bit The notation m b indicates bit b (0 to 7) of location m. BIT instructions are performed by an bitwise AND. = flag is not affected, 0 = flag is reset, 1 = flag is set, X = flag is don t care, Istruzioni di Ingresso / Uscita (Input / Output) Mnemonic Operation S Z H P/V N C Hex Bytes Cycles Cycles Comments IN A, (n) A (n) DB R Reg. 000 B IN r, (C) r (C) 0 P ED C 01 r D OUT (n), A (n) A D E 100 H OUT (C), r (C) r ED L 01 r A The V symbol in the P/V flag column indicates that the P/V flag contains the overflow of the operation. Similarly the P symbol indicates parity. r means any of the registers A, B, C, D, E, H, L. = flag is not affected, 0 = flag is reset, 1 = flag is set, Elettronica dei Sistemi Digitali 14

15 Codice ASCII (7 bit) Caratteri Non Stampabili Caratteri Stampabili Char. Dec. Hex. Char. Dec. Hex. Char. Dec. Hex NUL 0 00 DLE SOH 1 01 XON STX 2 02 DC ETX 3 03 XOFF EOT 4 04 DC ENQ 5 05 NAK ACK 6 06 SYN BEL 7 07 ETB BS 8 08 CAN HT 9 09 EM LF 10 0A SUB 26 1A VT 11 0B ESC 27 1B FF 12 0C FS 28 1C CR 13 0D GS 29 1D SO 14 0E RS 30 1E SI 15 0F US 31 1F DEL 127 7F Char. Dec. Hex. Char. Dec. Hex. Char. Dec. Hex ` 96 60! A a " B b # C c $ D d % E e & F f ' G g ( H h ) I i * 42 2A J 74 4A j 106 6A B K 75 4B k 107 6B, 44 2C L 76 4C l 108 6C D M 77 4D m 109 6D. 46 2E N 78 4E n 110 6E / 47 2F O 79 4F o 111 6F P p Q q R r S s T t U u V v W w X x Y y : 58 3A Z 90 5A z 122 7A ; 59 3B [ 91 5B { 123 7B < 60 3C \ 92 5C 124 7C = 61 3D ] 93 5D } 125 7D > 62 3E ^ 94 5E ~ 126 7E? 63 3F _ 95 5F Elettronica dei Sistemi Digitali 15