Is the bus a bus? Linea XX: Microprocessore-I/O-Memorie
|
|
- Amanda Morandi
- 7 anni fa
- Visualizzazioni
Transcript
1 Arbitraggio del BUS Is the bus a bus? Linea XX: Microprocessore-I/O-Memorie Calcolatori Elettronici a.a
2 Arbitraggio del BUS L'arbitraggio è la funzione di gestione del possesso del bus. Spesso, infatti, accade che CPU, memoria e altri dispositivi ne richiedano simultaneamente l'utilizzo. In questi casi, esistono varie tecniche per decidere chi ha diritto al trasferimento. Prima di analizzarle in dettaglio, ne presentiamo uno schema riassuntivo: Arbitraggio in daisy chain a controllo decentralizzato Arbitraggio in daisy chain a controllo centralizzato ad 1 livello a più livelli Calcolatori Elettronici a.a
3 I bus nascono dall'esigenza di dover collegare tra loro i vari elementi (CPU, memoria, unità di I/O, etc..) di un calcolatore. Un sistema per l'elaborazione dell'informazione può essere pensato anche senza un bus, con dei collegamenti punto a punto, o "canali". Quest'ultimo tipo di struttura è molto veloce ma poco modulare. Un bus ha molti vantaggi: in particolare permette di mettere insieme parti costruite da case diverse (con conseguente discesa dei prezzi grazie al maggior volume di produzione). Calcolatori Elettronici a.a
4 Per fare ciò, è necessario avere uno standard di bus. Esistono diversi tipi di standard: 1) Standard "de facto" E' uno standard decretato tale dalla vasta diffusione di un bus sul mercato. Lo svantaggio di un tale tipo di standard è che non è completamente formalizzato. ISA (IBM) UNIBUS (Digital) Calcolatori Elettronici a.a
5 Arbitraggio del BUS Arbitraggio a richieste indipendenti a controllo centralizzato Arbitraggio a richieste indipendenti a controllo distribuito a priorità decodificata a priorità non decodificata o serializzato o a linee spezzate Calcolatori Elettronici a.a
6 Daisy chain a controllo decentralizzato Grant CPU DMA 1 DMA 2 DMA n BUSREQ Ciascun dispositivo ha una sua priorità, dipendente dalla distanza dalla CPU: priorità minima per il DMA più lontano, massima per quello più vicino. Quando un dispositivo ha necessità di accedere al bus, manda un segnale di BUSREQ alla CPU. Quest'ultima interrompe ciò che sta facendo e manda in risposta un segnale di GRANT che attraversa tutti i dispositivi alla ricerca di quello che ha effettuato la richiesta. Il dispositivo richiedente, quando raggiunto dal GRANT, ha la certezza che la CPU è ferma in attesa del suo accesso al bus e può così effettuare la transazione. Calcolatori Elettronici a.a
7 In caso di più richieste, dato il collegamento a margherita, verrà servito (tra quelli che hanno effettuato la richiesta) il dispositivo più vicino alla CPU, poiché verrà attraversato dal GRANT per primo e bloccherà la propagazione del segnale ai successivi Un sistema che implementasse la schematizzazione vista, però, avrebbe un'alta probabilità di bloccarsi. Questo perché GRANT è un segnale funzionante a livello e, una volta attraversato un dispositivo della catena, non può essere interrotto. Calcolatori Elettronici a.a
8 ESEMPIO: Supponiamo di che DMA5 abbia inoltrato una richiesta alla CPU, che questa abbia risposto con GRANT e che GRANT abbia già attraversato DMA2. Quest'ultimo, in caso di necessità di accesso al bus, inoltrerebbe il segnale di BUSREQ2 alla CPU e si metterebbe in attesa del segnale di ritorno. A questo punto, interpreterebbe come proprio il segnale di GRANT diretto a DMA5, cominciando così una transazione sicuramente destinata a entrare in conflitto con quella dell'altro dispositivo. Calcolatori Elettronici a.a
9 Daisy chain a controllo centralizzato Lo schema di principio è il seguente: La struttura è analoga al caso precedente, ha in più un segnale di acknowledge che comunica alla CPU che il dispositivo è pronto per usare il bus. Quando un dispositivo ha necessità di utilizzare il bus segnala con BUSREQ alla CPU la volontà di compiere l'accesso, la CPU risponde con GRANT ma non interrompe la sua attività. Sarà il segnale di BUSACK a comunicarle che la transazione sta per avere inizio. Solo allora sospenderà l'esecuzione del processo in corso, sospenderà l'invio di GRANT e rilascerà il bus. Calcolatori Elettronici a.a
10 In questo modo: 1. il bus non è mai inutilizzato, poiché la CPU continua ad usarlo anche mentre invia GRANT e attende BUSACK; 2. il sistema non si blocca come nel caso precedente, perché anche se ci sono più richieste e nessuno capisce a chi è diretto il GRANT, BUSACK non viene generato e dopo un po' la CPU toglie anche GRANT; l'arbitraggio si può sovrapporre alla transazione perché una volta arrivato BUSACK il GRANT è 'resettato' ed è possibile ricevere una nuova richiesta. Calcolatori Elettronici a.a
11 Richieste a più livelli Per risolvere il problema del 'basso valore di priorità' della CPU, si utilizza una struttura con più livelli di richiesta con priorità diverse Nella CPU avremo un registro contenente il valore della priorità del programma: verranno servite solo le richieste con priorità maggiore di quella del programma. Ad esempio, se la priorità del programma è 3 e abbiamo 7 livelli di richieste, accetteremo solo le richieste dei livelli 0, 1, 2, 3 (per convenzione le richieste a priorità maggiore sono indicate col valore più basso). Calcolatori Elettronici a.a
12 Richieste indipendenti a controllo centralizzato L'utilizzo di una struttura di tipo daisy chain in un sistema multiprocessore ne vanificherebbe i vantaggi. Per questo motivo, in un tale tipo di sistema il compito di gestire l'arbitraggio non viene dato a una CPU ma a un dispositivo esterno che accolga separatamente le richieste di ciascuna CPU. In questo modo, viene rispettata la necessità che le CPU abbiano pari priorità. Calcolatori Elettronici a.a
13 Introduzione Un bus è una struttura che interconnette due o più dispositivi. Un bus è una struttura condivisa: i valori che un dispositivo scrive su di esso sono accessibili a tutti gli altri dispositivi connessi. Si possono avere bus: interni ad un singolo circuito integrato per la connessione di più circuiti integrati su una scheda per la connessione di più schede in un sistema (backplane). Calcolatori Elettronici a.a
14 Architetture di Bus Si possono avere 2 tipi di architetture a bus: bus singolo: è la configurazione più semplice bus multiplo: è utile laddove si desiderano prestazioni elevate, oppure quando si devono connettere diverse classi di dispositivi, con caratteristiche tra loro diverse. Calcolatori Elettronici a.a
15 Calcolatori Elettronici a.a
16 Calcolatori Elettronici a.a
17 Struttura di un Bus Un bus è composto da 3 gruppi di segnali: segnali di dato: normalmente sono in numero pari ad un multiplo di 8; possono essere bidirezionali o unidirezionali (in tal caso è necessario un numero doppio di linee); segnali di indirizzo: identificano lo slave con cui il master vuole comunicare (nonchè quale parte dello slave è coinvolta); possono essere multiplexati con I segnali di dato per ridurre le linee del bus e/o i pin dei dispositivi connessi; segnali di controllo: forniscono informazioni di stato, di temporizzazione, di tipo (dei dati sul bus). Calcolatori Elettronici a.a
18 Problemi Multiplexato o dedicato? - Il primo è più economico come hardware, il secondo è più veloce. Comunicazioni sincrone o asincrone? - Dipende dalla distanza Quale interfaccia? - Esistono degli standard (es. Multibus, VME, EISA, Futurebus+). Calcolatori Elettronici a.a
19 Master e Slave Considereremo un sistema a bus singolo nel quale le unità connesse sono di 2 tipi: unità master: inizia ogni procedura di trasferimento dati e sceglie lo slave con cui comunicare; è anche denominata Bus Control Unit e spesso coincide con la CPU; unità slave: risponde ai comandi dell unità master; le memorie sono unità slave. Calcolatori Elettronici a.a
20 Bus Sincroni/Asincroni Bus Sincroni: ogni unità di dato è trasferita in un periodo di tempo prefissato (normalmente un periodo di clock); le unità sorgente e destinazione utilizzano lo stesso segnale di clock, che fa parte del bus stesso; alternativamente, le 2 unità possono avere clock separati, ma alla stessa frequenza, e scambiare periodicamente segnali di sincronizzazione; la frequenza del clock è imposta dai dispositivi più lenti; il meccanismo funziona su distanze ridotte. Calcolatori Elettronici a.a
21 Bus Sincroni/Asincroni (II) Bus Asincroni: ogni sessione di comunicazione può avere una sua velocità, determinata da appositi segnali di controllo che accompagnano i segnali di dato; si acquisisce così la massima flessibilità, a spese di una maggiore complessità del protocollo. Calcolatori Elettronici a.a
22 Interfaccia al Bus Le unità connesse al bus utilizzano 2 tipi di dispositivi: driver: per pilotare le linee del bus receiver: per leggere i valori sul bus. I due dispositivi sono spesso raggruppati in un unica entità denominata transceiver. Calcolatori Elettronici a.a
23 Tristate La tecnologia tristate è quella comunemente utilizzata perimplementare i driver: l uscita di questi può assumere 3 valori: 0, 1, Z. Quando una linea assume il valore Z (alta impedenza), essa corrisponde ad un circuito aperto. Calcolatori Elettronici a.a
24 Connessione tramite tristate Calcolatori Elettronici a.a
25 Problemi L utilizzo di un sistema a bus richiede la soluzione di due principali problemi: la definizione delle tempistiche per i segnali sul bus l introduzione di un meccanismo per la gestione dei conflitti nell accesso al bus. Calcolatori Elettronici a.a
26 Tempistica e Protocollo Le specifiche di un bus comprendono la descrizione del protocollo che i segnali dovranno seguire, nonchè i limiti di tempo che dovranno essere rispettati. Nel seguito sono riportati alcuni diagrammi che sintetizzano il protocollo e la tempistica per alcune operazioni su bus. Calcolatori Elettronici a.a
27 Bus Sincrono - Lettura Calcolatori Elettronici a.a
28 Bus Sincrono Scrittura T T Calcolatori Elettronici a.a
29 Bus Sincrono - Lettura con Stati di Wait Calcolatori Elettronici a.a
30 Bus Asincroni Si possono avere due casi: controllo unidirezionale: i segnali di temporizzazione sono generati da uno solo dei due dispositivi coinvolti; controllo bidirezionale, o interlacciato: ambedue i dispositivi partecipano alla generazione dei segnali di temporizzazione. Calcolatori Elettronici a.a
31 Bus Asincrono con Controllo Unidirezionale Bus Asincrono con Controllo Unidirezionale Calcolatori Elettronici a.a
32 Latch (controllo del produttore) Calcolatori Elettronici a.a
33 Latch (controllo del consumatore) Calcolatori Elettronici a.a
34 Bus Asincroni con Controllo Bidirezionale Permettono di verificare che il trasferimento sia andato a buon fine. Per fare questo introducono un ulteriore segnale di Acknowledge, generato dall unità che non ha richiesto il trasferimento. La sequenza di valori che i segnali devono assumere prende il nome di handshaking. Calcolatori Elettronici a.a
35 Bus Asincrono con Controllo Bidirezionale: trasferimento iniziato dall unità sorgente Calcolatori Elettronici a.a
36 Bus Asincrono con Controllo Bidirezionale: trasferimento iniziato dall unità destinazione Calcolatori Elettronici a.a
37 Arbitraggio Il meccanismo di arbitraggio del bus entra in funzione quando 2 o più unità fanno contemporaneamente richiesta di accesso al bus. Il meccanismo deve allora designare il nuovo dispositivo master. L arbitraggio può avvenire in maniera: centralizzata: esiste un arbitro, che a volte fa parte della CPU distribuita: ogni modulo contiene la logica necessaria per implementare un meccanismo di arbitraggio che permette di definire il nuovo master. Calcolatori Elettronici a.a
38 Arbitraggio distribuito: il bus SCSI Il bus SCSI possiede 8 linee DB(0),, DB(7) che vengono utilizzate sia per il trasferimento dati che per l arbitraggio. Durante l arbitraggio, ogmi linea è associata ad un dispositivo: la line a DB(7) ha la priorità massima. Quando la linea BSY diventa inattiva, tutti i dispositivi (al più 8) che desiderano fare accesso al bus alzano la rispettiva linea DB(i). Tutti i dispositivi osservano il valore sulle linee DB(0),, DB(7), ed il dispositivo con priorità massima vince la contesa; gli altri attendono che BSY torni inattiva. Calcolatori Elettronici a.a
39 Arbitraggio Centralizzato Esistono 3 meccanismi di arbitraggio centralizzato: daisy-chaining polling richieste indipendenti. Essi differiscono per: numero di linee di controllo richieste velocità di risposta del bus controller flessibilità nella gestione delle priorità tolleranza ai guasti. Calcolatori Elettronici a.a
40 Daisy Chaining: struttura Calcolatori Elettronici a.a
41 Daisy Chaining: funzionamento unaunitàfarichiestadel bus (BUS REQUEST) attendendo che il bus sia libero (BUS BUSY) l arbitro attiva il segnale di BUS GRANT ogni unità, quando riceve il BUS GRANT: - se ha richiesto il bus: attiva BUS BUSY - se non ha richiesto il bus: attiva BUS GRANT verso l unità a valle. Calcolatori Elettronici a.a
42 Daisy Chaining: caratteristiche + richiede solo 3 segnali di controllo - non permette di modificare le priorità - non è adatta a numeri elevati di dispositivi connessi - non è tollerante ai guasti. Calcolatori Elettronici a.a
43 Polling: struttura Calcolatori Elettronici a.a
44 Polling: funzionamento Una unità fa richiesta del bus (BUS REQUEST), attendendo che il bus sia libero (BUS BUSY) l arbitro scandisce tutte le unità collegate, mettendo sul Poll Counter gli indirizzi di ciascuna, in sequenza quando una unità viene indirizzata, ed ha fatto richiesta, attiva il segnale di BUS BUSY; a questo punto l arbitro interrompe la scansione. Calcolatori Elettronici a.a
45 Polling: caratteristiche - richiede 2+log(n) segnali di controllo per gestire n unità + la gerarchia delle unità può essere cambiata modificando la sequenza di scansione + il sistema è tollerante ad un eventuale guasto in una unità. Calcolatori Elettronici a.a
46 Richieste Indipendenti: struttura Calcolatori Elettronici a.a
47 Richieste Indipendenti: funzionamento l unità i-esima fa richiesta del bus (BUS REQUEST i), attendendo che il bus sia libero (BUS BUSY) l arbitro gestisce tutte le richieste, e concede il bus all unità con priorità maggiore (BUS GRANT j) l unità j assume il controllo del bus (BUS BUSY j). Calcolatori Elettronici a.a
48 Richieste Indipendenti: caratteristiche -richiede2*n+1 segnalidicontrolloper gestiren unità + le priorità dei dispositivi dipendono dai meccanismi implementati dall'arbitro + il sistema può tollerare ad un eventuale guasto in una unità. Calcolatori Elettronici a.a
49 Esempio: VMEbus Il bus VMEbus (Versa Module European bus) prevede 32 linee per i dati, 32 per gli indirizzi, ed altre per il controllo. Ogni scheda deve presentare un connettore da 96 pin. È il successore del Versabus, che ha ampiezza pari a 16 bit. È stato definito congiuntamente nel 1981 da Motorola, Mostek e Philips/Signetics ed è adatto a sistemi di piccole e medie dimensioni. Si presta particolarmente per essere utilizzato con processori È un bus di tipo asincrono con schema di arbitraggio centralizzato. La frequenza di trasferimento dei dati si aggira sui 30 Mbyte/s. Calcolatori Elettronici a.a
50 Esempio: il bus SCSI Lo SCSI (Small Computer System Interface) è stato standardizzato dall ANSI con la denominazione X È rivolto ai sistemi di piccole e medie dimensioni e prevede un bus cui si possono collegare sino ad 8 dispositivi (principalmente dischi), ciascuno dotato di un proprio controllore. I controllori possono essere di due tipi: iniziatori e target. I trasferimenti di dati sono sempre controllati dal controllore target, mentre l iniziatore sceglie il target e definisce l operazione da eseguire. Ogni trasferimento prevede l instaurazione di una connessione logica. Ha una lunghezza massima di 25 metri. Può essere sincrono o asincrono. Calcolatori Elettronici a.a
51 Esempio: PCI È un bus di backplane, adatto a collegare schede di tipo diverso. Ha un'ampiezza variabile (32 o 64 bit) per la parte dati. Il bus dati ed il bus indirizzi condividono gli stessi segnali. Può gestire sino a 32 dispositivi, e adotta un arbitraggio di tipo centralizzato. È di tipo sincrono, e può funzionare ad una frequenza massima di 66 MHz, raggiungendo una velocità di trasferimento di picco pari a 80 MByte/s. Ha una lunghezza massima di 50 cm. Calcolatori Elettronici a.a
52 Calcolatori Elettronici a.a
53 Calcolatori Elettronici a.a
54 Calcolatori Elettronici a.a
55 Calcolatori Elettronici a.a
56 Calcolatori Elettronici a.a
57 Calcolatori Elettronici a.a
58 Calcolatori Elettronici a.a
59 Calcolatori Elettronici a.a
60 Calcolatori Elettronici a.a
61 Calcolatori Elettronici a.a
62 Calcolatori Elettronici a.a
63 Calcolatori Elettronici a.a
64 Calcolatori Elettronici a.a
65 Calcolatori Elettronici a.a
66 Calcolatori Elettronici a.a
67 Calcolatori Elettronici a.a
68 Calcolatori Elettronici a.a
69 Calcolatori Elettronici a.a
70 Calcolatori Elettronici a.a
71 Calcolatori Elettronici a.a
72 Calcolatori Elettronici a.a
73 Calcolatori Elettronici a.a
74 Calcolatori Elettronici a.a
75 Calcolatori Elettronici a.a
76 Calcolatori Elettronici a.a
77 Calcolatori Elettronici a.a
78 Calcolatori Elettronici a.a
79 Calcolatori Elettronici a.a
80 Calcolatori Elettronici a.a
81 Calcolatori Elettronici a.a
82 Calcolatori Elettronici a.a
83 Calcolatori Elettronici a.a
84 percorso: Materiale didattico - Tuzzi Omero -Calcolatori Elettronici Lucidiovvero uzzi_omero\calcolatori_elettronici\2006_2007\lucidi ) Calcolatori Elettronici a.a
ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo G: Interfacciamento e interconnessioni Lezione n. 34 - G - 5: Protocollo a livello transazione Esempi di bus reali Interconnessioni 3
DettagliLo scopo del BUS è quello d effettuare tutti i trasferimenti d informazioni tra le unità funzionali del calcolatore:
ACSO Architettura dei Calcolatori e Sistemi Operativi Struttura e funzionamento del bus Corso ACSO prof. Cristina SILVANO Politecnico di Milano Il BUS del calcolatore Il calcolatore è composto da unità
DettagliComponenti principali
Componenti e connessioni Capitolo 3 Componenti principali n CPU (Unità Centrale di Elaborazione) n Memoria n Sistemi di I/O n Connessioni tra loro Architettura di Von Neumann n Dati e instruzioni in memoria
DettagliComponenti principali. Programma cablato. Architettura di Von Neumann. Programma cablato. Cos e un programma? Componenti e connessioni
Componenti principali Componenti e connessioni Capitolo 3 CPU (Unita Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro 1 2 Architettura di Von Neumann Dati e instruzioni in memoria
DettagliProgramma del corso. Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori
Programma del corso Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori Evoluzione dei sistemi informatici Cos è una rete? Insieme di
DettagliLivello logico digitale bus e memorie
Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità
DettagliComponenti e connessioni. Capitolo 3
Componenti e connessioni Capitolo 3 Componenti principali CPU (Unità Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro Architettura di Von Neumann Dati e instruzioni in memoria (lettura
DettagliIl problema dello I/O e gli Interrupt. Appunti di Sistemi per la cl. 4 sez. D A cura del prof. Ing. Mario Catalano
Il problema dello I/O e gli Interrupt Appunti di Sistemi per la cl. 4 sez. D A cura del prof. Ing. Mario Catalano Il Calcolatore e le periferiche Periferica Decodifica Indirizzi Circuiti di Controllo Registri
DettagliBUS. Il Livello Logico-Digitale. Il BUS del calcolatore. Il BUS del calcolatore. Sistema con diversi BUS. BUS interni ed esterni
Il BUS del calcolatore Il Livello Logico-Digitale Il BUS del calcolatore Il calcolatore elettronico è un insieme di unità funzionali: unità centrale di elaborazione (CPU), o processore unità funzionali
DettagliI dispositivi di input/output
I dispositivi di input/output I dispositivi di input/output (anche detti periferiche), permettono di realizzare l'interazione tra l'uomo e la macchina La loro funzione primaria è quella di consentire l'immissione
DettagliLA GESTIONE DELLA I/O
LA GESTIONE DELLA I/O Il S.O. È l interfaccia tra l hardware e i programmi che effettuano richieste di I/O Sottosistema di I/O strutturato in moduli chiamati DRIVER uno per ogni dispositivo I Driver rendono
DettagliTecnologie dei Sistemi di Automazione
Facoltà di Ingegneria Tecnologie dei Sistemi di Automazione Prof. Gianmaria De Tommasi Lezione 2 Architetture dei dispositivi di controllo e Dispositivi di controllo specializzati Corso di Laurea Codice
DettagliMetodo di arbitraggio
Metodo di arbitraggio Se un sistema ha solo un master (il processore) allora non c è necessità di arbitraggio: l accesso al bus è sempre garantito al processore che pilota lo slave con cui correntemente
DettagliTipi di Bus. Bus sincrono. Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB)
Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB) Architettura degli Elaboratori (Prima Unità) Renato.LoCigno@dit.unitn.it www.dit.unitn.it/~locigno/didattica/archit/02-03/index.html
DettagliIO 1 Input Output a livello Hardware
Architettura dei calcolatori e sistemi operativi Input Output IO 1 Input Output a livello Hardware Accesso delle periferiche Le unità periferiche interagiscono con il processore e la memoria centrale attraverso
DettagliCalcolatori Elettronici Lezione B2 Il Bus
Calcolatori Elettronici Lezione B2 Il Bus Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Sommario Il bus Il bus asincrono Il bus sincrono Il bus semisincrono Arbitraggio del
DettagliSistemi Operativi SISTEMI DI INPUT/OUTPUT. D. Talia - UNICAL. Sistemi Operativi 10.1
SISTEMI DI INPUT/OUTPUT 10.1 Sistemi I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Stream Prestazioni 10.2 I/O Hardware
DettagliCaratteristiche di un PC
Caratteristiche di un PC 1 Principali porte presenti sui personal computer PC Una porta è il tramite con la quale i dispositivi (periferiche o Device ) vengono collegati e interagiscono con il personal
DettagliCPU chips e bus. Didattica della strumentazione digitale e sistemi a microprocessore anno accademico 2006 2007 pagina 1
CPU chips e bus anno accademico 2006 2007 pagina 1 Layout di una cpu anno accademico 2006 2007 pagina 2 I bus in un sistema a microprocessore anno accademico 2006 2007 pagina 3 Proprietà di un bus Bus
DettagliInput/Output: bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L
DettagliArchitettura dei sistemi di elaborazione (Input/Output parte 3)
Architettura dei sistemi di elaborazione (Input/Output parte 3) Accesso diretto alla RAM (DMA) Se la periferica è molto veloce, è possibile che la frequenza delle interruzioni sia così alta da non lasciare,
DettagliPeriferiche CPU. Misure e Sistemi Microelettronici Sistemi 6-1 SREG. Data Bus Address Bus Control Bus
Periferiche Interface Interface Interface Interface CPU SREG CREG DREG Il processore scambia informazioni con le periferiche attraverso dei registri. Tipicamente: Control REGister; Status REGister; Data
DettagliIl Livello Logico-Digitale. Il BUS del calcolatore
Il Livello Logico-Digitale Il BUS del calcolatore Lezione tenuta da: Alessandro A. Nacci - alessandro.nacci@polimi.it Capitolo 8 Hamacher Il BUS del calcolatore Il calcolatore elettronico è un insieme
DettagliSistemi Operativi. Sistemi I/O SISTEMI DI INPUT/OUTPUT. Hardware di I/O. Interfaccia di I/O per le applicazioni. Sottosistema per l I/O del kernel
SISTEMI DI INPUT/OUTPUT 10.1 Sistemi I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Stream Prestazioni 10.2 I/O Hardware
DettagliDispositivi di I/O. Dispositivi di I/O. Prestazioni degli hard disk. Dispositivi di I/O (2) Architetture dei Calcolatori (lettere A-I)
Dispositivi di I/O Architetture dei Calcolatori (lettere A-I) Dispositivi di I/O Un dispositivo di I/O è costituito da due componenti: Il dispositivo fisico effettivo (disco, stampante, mouse, video, )
DettagliI dischi ottici. Fondamenti di Informatica -- Rossano Gaeta
I dischi ottici Le tecnologie dei dischi ottici sono completamente differenti e sono basate sull'uso di raggi laser Il raggio laser è un particolare tipo di raggio luminoso estremamente focalizzato che
DettagliArchitetture dei Calcolatori Il Bus
Architetture dei Calcolatori Il Bus Ingegneria dell Automazione A.A. 2011/12 Anna Lina Ruscelli Sommario Il bus Il bus asincrono Il bus sincrono Il bus semisincrono Arbitraggio del bus Set di operazioni
DettagliIl Processore. Informatica di Base -- R.Gaeta 27
Il Processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
DettagliCorso di Calcolatori Elettronici I
Corso di Calcolatori Elettronici I Il sistema di Input-Output Roberto Canonico Università degli Studi di Napoli Federico II A.A. 2014-2015 Roberto Canonico Corso di Calcolatori Elettronici I A.A. 2014-2015
DettagliIndice. Introduzione I Bus di Sistema. Il BUS VME. Architettura Principi di Funzionamento
Bus di Sistema Indice Introduzione I Bus di Sistema Architettura Principi di Funzionamento Il BUS VME Cosa Sono i Bus di sistema? Un bus è un comune collegamento elettrico tra molti dispositivi. Il bus
DettagliSistemi Operativi. Sottosistema di I/O
Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O Patrizia Scandurra Università degli Studi di Bergamo a.a. 2011-12 Sommario L hardware di I/O Struttura Interazione tra computer e controllori
DettagliModuli Principali e loro Ingressi/Uscite. Strutture di Interconnessione. Sommario. Calcolatori Elettronici Prof. Ing. Gian Luca Marcialis
Calcolatori Elettronici Prof. Ing. Gian Luca Marcialis Corso di Laurea di Ingegneria Elettronica Capitolo 7 Unità di Ingresso e Uscita Fonti Principali: Stallings, W., "Architettura e organizzazione dei
DettagliInfluenza dell' I/O sulle prestazioni (globali) di un sistema
Influenza dell' I/O sulle prestazioni (globali) di un sistema Tempo totale per l'esecuzione di un programma = tempo di CPU + tempo di I/O Supponiamo di avere un programma che viene eseguito in 100 secondi
DettagliUn bus è costituito da un fascio di collegamenti elettrici. In genere viene rappresentato mediante una freccia larga
Introduzione Caratteristiche larghezza il bus multiplexato temporizzazione il bus asincrono (lettura/scrittura) il bus sincrono (lettura/scrittura) arbitraggio arbitro asincrono elementare arbitro asincrono
DettagliLa Comunicazione tra i dispositivi
La Comunicazione tra i dispositivi Per fare comunicare i dispositivi occorre : a) stabilire un protocollo di comunicazione - definire una forma di interazione e sincronizzazione che rispecchi certe regole
DettagliCapitolo 7: Input/Output. Es.1 - Bus sincrono. Es.1 - Risposta (a)
Esercitazione di Calcolatori Elettronici Ing. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Capitolo 7: Input/Output Capitolo 7 Input/Output Esercizi sul BUS: 1. Bus sincrono 2. Arbitraggio
DettagliISA Input / Output (I/O) Data register Controller
ISA Input / Output (I/O) Numerose Periferiche di tanti tipi diversi, collegati alla CPU mediante BUS diversi. Solo Input (tastiera, mouse), producono dati che la CPU deve leggere. Solo Output (Schermo),
DettagliElementi di informatica
Elementi di informatica Architetture degli elaboratori Il calcolatore Un calcolatore è sistema composto da un elevato numero di componenti Il suo funzionamento può essere descritto se lo si considera come
DettagliLa memoria principale
La memoria principale DRAM (Dynamic RAM) il contenuto viene memorizzato per pochissimo tempo per cui deve essere aggiornato centinaia di volte al secondo (FPM, EDO, SDRAM, RDRAM) SRAM (Static RAM) veloce
DettagliIl processore. Istituzionii di Informatica -- Rossano Gaeta
Il processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
DettagliGerarchia fisica di memoria 1. Gerarchia fisica di memoria 2. Gerarchia fisica di memoria 3. Ricapitolazione di concetti base
Gerarchia fisica di memoria 1 Tempo di accesso Capacità tipica Ricapitolazione di concetti base Sistemi Operativi - T. Vardanega Pagina 92/113 Gerarchia fisica di memoria 2 La cache è suddivisa in blocchi
DettagliElapC4 24/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Ingegneria dell Informazione. Lezione C4: Cicli di trasferimento
Ingegneria dell Informazione Lezione C4: Cicli di trasferimento ELETTRONICA ALICATA E MISURE Dante DEL CORSO C4 CICLI BASE DI TRASFERIMENTO» Skew e sincronizzazione» Livelli di protocollo» Cicli sincroni»
DettagliIl Sistema Operativo. Informatica Sistema Operativo 1
Il Sistema Operativo Informatica Sistema Operativo 1 O.S.:.: un intermediario SW Applicativo Sistema Operativo HW Informatica Sistema Operativo 2 O.S. vs applicativi Applicativi accesso a un insieme ridotto
DettagliInput/Output (Cap. 7, Stallings)
Input/Output (Cap. 7, Stallings) Grande varietà di periferiche gestiscono quantità di dati differenti a velocità diverse in formati diversi Tutti più lenti della CPU e della RAM Necessità di avere moduli
DettagliCorso di Fondamenti di Informatica Elementi di Architettura
di Cassino e del Lazio Meridionale Corso di Informatica Elementi di Architettura Anno Accademico 2016/2017 Francesco Tortorella Modello di von Neumann Bus di sistema CPU Memoria Centrale Interfaccia Periferica
DettagliIl sistema di Input/Output
Corso di Calcolatori Elettronici I A.A. 2010-2011 Il sistema di Input/Output Lezione 35 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea in Ingegneria
DettagliIl protocollo RS Introduzione. 1.2 Lo Standard RS-232
1 Il protocollo RS232 1.1 Introduzione Come noto un dispositivo di interfaccia permette la comunicazione tra la struttura hardware di un calcolatore e uno o più dispositivi esterni. Uno degli obiettivi
DettagliLa gestione dell I/O (Cap. 5, Tanenbaum)
La gestione dell I/O (Cap. 5, Tanenbaum) Prestazioni e generalità Gestione software Supporti su disco Orologi Lezione Architettura degli Elaboratori - 1 - A. Sperduti Pagina 1 Prestazioni e generalità
DettagliArchitetture dei Calcolatori Interfacce
Architetture dei Calcolatori Interfacce Ingegneria dell Automazione A.A. 2011/12 Anna Lina Ruscelli Sommario Organizzazione dello spazio di I/O Interfacce parallele di ingresso/uscita senza handshake con
DettagliReti Locali LAN. Prof. Francesco Accarino IIS Altiero Spinelli Sesto San Giovanni
Reti Locali LAN Prof. Francesco Accarino IIS Altiero Spinelli Sesto San Giovanni Caratteristiche delle reti LAN Nelle reti locali tutte le stazioni condividono lo stesso canale trasmissivo, generalmente
DettagliOperazioni di I/O. Schema di collegamento fra dispositivi periferici e CPU
Operazioni di I/O 1 Schema di collegamento fra dispositivi periferici e CPU Memoria CPU buffer interfaccia Registro di controllo Registro Di stato Unità di controllo Dispositivo fisico 2 1 Unità di interfaccia
DettagliComponenti fondamentali dell architettura di Van Neumann (già viste)
CPU e bus Corso: Architetture degli Elaboratori Docenti: F. Barbanera, G. Bella UNIVERSITA DI CATANIA Dip. di Matematica e Informatica Componenti fondamentali dell architettura di Van Neumann (già viste)
DettagliI Bus di Input-Output -- Interfacce
I Bus di Input-Output -- Interfacce Prof. Vincenzo Auletta 1 Collegamento tra CPU e resto del PC Il microprocessore deve poter comunicare con le varie periferiche e i dispositivi di memorizzazione di massa
DettagliPentium: architettura di sistema
Pentium: architettura di sistema 1 2 TXC 4 3 5 6 PIIX 7 Pentium: architettura a livello di sistema 1 Il processore Pentum (1) è interfacciato sul bus con la memoria cache di livello 2 (2). L interfacciamento
DettagliConfronto fra bus sincrono e bus asincrono: esempio.
Banda massima di trasmissione la quantità di dati che può essere trasferita in una unità di tempo oppure il numero di operazioni di I/O che possono essere eseguite in una unità di tempo Confronto fra bus
DettagliL interfaccia più comune fra il computer (DTE) ed il modem (DCE) è la RS232,
Interfaccia RS232 L interfaccia più comune fra il computer (DTE) ed il modem (DCE) è la RS232, questo standard è stato sviluppato dall ente americano EIA (Electronic Industries Associations) e ripreso
DettagliI dispositivi di input/output
I dispositivi di input/output I dispositivi di input/output (anche detti periferiche), permettono di realizzare l'interazione tra l'uomo e la macchina La loro funzione primaria è quella di consentire l'immissione
DettagliCapitolo 13 Il sottosistema di ingresso/uscita
Capitolo 13 Il sottosistema di ingresso/uscita Elementi di base del sottosistema di I/O I dispositivi di I/O sono collegati al bus di sistema attraverso una interfaccia che risolve i problemi di sincronizzazione
DettagliLab. Sistemi - Classe 5Bn A. S. 2000/2001 ITIS Primo Levi - Torino AA.AA. STANDARD SERIALE DI COMUNICAZIONE: RS232 Lo standard seriale di
STANDARD SERIALE DI COMUNICAZIONE: RS232 Lo standard seriale di interfacciamento è stato introdotto al fine di collegare dispositivi remoti a bassa velocità con un calcolatore centrale. In questo genere
DettagliUniversità degli Studi di Cassino
Corso di Il Sistema di bus Anno Accademico 2007/2008 Francesco Tortorella Connettiamo tutto! Sistema di elaborazione: struttura formata da unità diverse (CPU, moduli di memoria, moduli di I/O) collegate
DettagliI dischi ottici. Istituzioni di Informatica -- Rossano Gaeta 43
I dischi ottici Le tecnologie dei dischi ottici sono completamente differenti e sono basate sull'uso di raggi laser Il raggio laser è un particolare tipo di raggio luminoso estremamente focalizzato che
DettagliGESTIONE DELLE PERIFERICHE D INGRESSO/USCITA ARGOMENTI
GESTIONE DELLE PERIFERICHE D INGRESSO/USCITA ARGOMENTI Compiti del sottosistema di I/O Architettura del sottosistema di I/O Gestore di un dispositivo di I/O Gestione e organizzazione dei dischi COMPITI
DettagliINFORMATICA INDUSTRIALE
INFORMATICA INDUSTRIALE Lezione 8: PLC Controllori Logici Programmabili Prof. Christian Forlani forlani@disco.unimib.it Logica Cablata E possibile realizzare un automatismo con: componenti elettromeccanici
DettagliINGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo
INGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo Prof. Carlo Rossi DEIS - Università di Bologna Tel: 051 2093020 email: crossi@deis.unibo.it Classificazione Processori
DettagliI/O. Interfacciamento di una periferica. Architettura di un elaboratore. L input/output Parte VI. Architettura degli Elaboratori e delle Reti
L input/output Parte VI Architettura degli Elaboratori e delle Reti Alberto Borghese Università degli Studi di Milano Dipartimento di Scienze dell Informazione email: borghese@dsi.unimi.it 1 I/O Indirizzamento
DettagliIl sistema di I/O. Calcolatori Elettronici 1. Architettura a bus singolo. Memoria. Unità di I/O. Interfaccia. Unità di I/O.
Il sistema di I/O Calcolatori Elettronici 1 Architettura a bus singolo Memoria CPU Interfaccia Unità di I/O Interfaccia Unità di I/O Calcolatori Elettronici 2 1 Interfaccia Svolge la funzione di adattamento
DettagliSistemi di Elaborazione: esercizio con il D12
Sistemi di Elaborazione: esercizio con il D12 Un sistema basato su PIC18F8720 a 24 MHz è dotato di 32 KB di EPROM agli indirizzi alti e 64 KB di RAM statica agli indirizzi bassi. Il sistema è dotato inoltre
DettagliEsame di INFORMATICA Lezione 4
Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Il sottosistema di memorizzazione (memoria) contiene dati + istruzioni, inseriti inizialmente tramite
DettagliCorso di MODI DI INTERCONNESSIONE NEI SISTEMI
Corso di Misure per l Automazione e la Qualità (Studenti III anno Laurea Ingegneria Elettrica) Interfacciamento Andrea Bernieri bernieri@unicas.it MODI DI INTERCONNESSIONE NEI SISTEMI Un notevole numero
DettagliIl calcolatore. È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica
Il calcolatore È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica ogni livello di descrizione è caratterizzato da una struttura rappresentante l organizzazione
DettagliStruttura hw del computer
Informatica per laurea triennale facoltà di medicina LEZIONE 3 Il processore, la memoria e l esecuzione dei programmi 1 Struttura hw del computer Il nucleo di un computer è costituito da 3 principali componenti:
DettagliArchitettura generale del calcolatore Hardware (tutto ciò che e tangibile) Software (tutto ciò che non e tangibile)
Architettura generale del calcolatore Hardware (tutto ciò che e tangibile) La macchina di Von Neumann Le periferiche Software (tutto ciò che non e tangibile) Il sistema operativo I programmi applicativi
DettagliComponenti di un processore
Componenti di un processore Unità di Controllo Bus Interno REGISTRI Program Counter (PC) Registro di Stato (SR) Registro Istruzioni (IR) Registri Generali Unità Aritmetico- Logica Registro Indirizzi Memoria
DettagliSecondo l architettura di Von Neumann il bus rappresenta il punto di interconnessione di tutti i componenti del calcolatore.
Secondo l architettura di Von Neumann il bus rappresenta il punto di interconnessione di tutti i componenti del calcolatore. Sui bus si attestano periferiche caratterizzate da funzioni e velocità molto
DettagliLe Reti Informatiche
Le Reti Informatiche modulo 2 Prof. Salvatore Rosta www.byteman.it s.rosta@byteman.it 1 Commutazione di Circuito Le reti telefoniche utilizzano la tecnica della commutazione di circuito. I commutatori
DettagliModulo: Elementi di Informatica
ARCHITETTURA DI VON NEUMANN Facoltà di Medicina Veterinaria Corso di laurea in Tutela e benessere animale Corso Integrato: Fisica medica e statistica Modulo: Elementi di Informatica A.A. 2009/10 Lezione
DettagliLa CPU e la Memoria. Sistemi e Tecnologie Informatiche 1. Struttura del computer. Sistemi e Tecnologie Informatiche 2
La CPU e la Memoria Sistemi e Tecnologie Informatiche 1 Struttura del computer Sistemi e Tecnologie Informatiche 2 1 I registri La memoria contiene sia i dati che le istruzioni Il contenuto dei registri
DettagliIl Processore: l unità di controllo
Il Processore: l unità di controllo La frequenza con cui vengono eseguiti i cicli di esecuzione è scandita da una componente detta clock Ad ogni impulso di clock la UC esegue un ciclo di esecuzione di
DettagliNicola Amoroso. Corso introduttivo sui microcontrollori A. S Il Bus I 2 C.
Corso introduttivo sui microcontrollori A. S. 2007 2008 Vedi anche: BUS I 2 C di Mauro Laurenti [http://www.laurtec.com] Nicola Amoroso namoroso@mrscuole.net na_bus I 2 C 1 Il bus I 2 C permette una alta
DettagliOrganizzazione di un Calcolatore. Architetture dei Calcolatori (Lettere. Dispositivi di I/O. Dispositivi di I/O. Device Controller
Organizzazione di un Calcolatore Architetture dei Calcolatori (Lettere A-I) Interrupts Dispositivi di Cache Ing.. Francesco Lo Presti Main memory bus Graphics Network 1 Dispositivi di Device Controller
DettagliBus SCSI (Small Computer System Interface)
I.I.S. Benvenuto Cellini Corso di formazione tecnica Bus SCSI (Small Computer System Interface) Prof. Alessandro Pinto v.2009 S.C.S.I. (Small Computer System Interface) E un bus locale di I/O parallelo
DettagliArchitettura dei Calcolatori Interfacce
Architettura dei Calcolatori Interfacce Ingegneria dell Automazione A.A. 2011/12 Anna Lina Ruscelli Sommario Organizzazione dello spazio di I/O Interfacce parallele di ingresso/uscita senza handshake con
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo H: Sistemi Elettronici Lezione n. 36 - H -1: Piastra di memoria statica Interfaccia con registri di I/O Interconnessioni e sistemi Protocolli
DettagliArchitettura di un elaboratore. Il modello di von Neumann
Architettura di un elaboratore Il modello di von Neumann 4(5) componenti fondamentali unita di elaborazione: CPU memoria centrale: RAM periferiche (memoria di massa) bus di sistema bus di sistema CPU RAM
DettagliInformatica di Base - 6 c.f.u.
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Informatica di Base - 6 c.f.u. Anno Accademico 2007/2008 Docente: ing. Salvatore Sorce Architettura dei calcolatori III parte Dispositivi
DettagliCalcolatori Elettronici B a.a. 2008/2009
Calcolatori Elettronici B a.a. 2008/2009 INPUT/OUTPUT: BUS Massimiliano Giacomin 1 Schema semplice con bus unico (utilizzato nei primi calcolatori) CPU Memoria Controllo video Controllo tastiera Controllo
DettagliStruttura dei Sistemi di Calcolo
Università di Udine Facoltà di Scienze MM.FF.NN. A.A. 2009-2010 Copyright c 2000 04 Marino Miculan (miculan@dimi.uniud.it) La copia letterale e la distribuzione di questa presentazione nella sua integrità
DettagliIl sistema di I/O. Sistemi Operativi 13.1
Il sistema di I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Prestazioni 13.1 Introduzione Un elaborazione eseguita da
DettagliCPU, RAM, ROM e BUS Corso di Abilità Informatiche Laurea in Fisica
CPU,, ROM e BUS Corso di Abilità Informatiche Laurea in Fisica prof. ing. Corrado Santoro A.A. 2009-10 Ripassiamo: Struttura di un Computer CPU Regola il funzionamento del computer E' in grado di eseguire
Dettagli2) Sistemi operativi. Lab. Calc. AA 2006/07
2) Sistemi operativi Introduzione Il sistema operativo è un programma dedicato alla gestione del calcolatore. All'accensione di un calcolatore viene eseguito un programma di base memorizzato su una memoria
DettagliInput e Output. Input / Output. Performance. Misure di banda e tempi di trasferimento
Input e Output INPUT Input / Output Salvatore Orlando OUTPUT I dati trasferiti durante le operazioni di I/O possono passare (o meno) dal processore programmed I/O vs. DMA Arch. Elab. - S. Orlando 1 La
DettagliLa macchina di Von Neumann
Università degli Studi di Palermo Facoltà di Ingegneria La macchina di Edoardo Ardizzone & Ignazio Infantino Appunti per il corso di Fondamenti di Informatica Corso di Laurea in Ingegneria Informatica
Dettagliverso espandibili eterogenei tempo di accesso tempo di risposta throughput
I/O Un calcolatore è completamente inutile senza la possibile di caricare/ salvare dati e di comunicare con l esterno Input / Output (I/O): insieme di architetture e dispositivi per il trasferimento di
DettagliLivelli del sottosistema di I/O
Input/Output 1 Livelli del sottosistema di I/O Software di I/O di livello utente Software di sistema indipendente dal dispositivo Driver dei dispositivi Gestori delle interruzioni Hardware Modo utente
DettagliInput/Output. Livelli del sottosistema di I/O
Input/Output 1 Livelli del sottosistema di I/O Software di I/O di livello utente Software di sistema indipendente dal Di Driver dei didispositivi itii Gestori delle interruzioni Hardware utente kernel
DettagliLa memoria-gerarchia. Laboratorio di Informatica - Lezione 3 - parte I La memoria - La rappresentazione delle informazioni
La memoriaparametri di caratterizzazione Un dato dispositivo di memoria è caratterizzato da : velocità di accesso, misurata in base al tempo impiegato dal processore per accedere ad uno specificato indirizzo
DettagliEsercizi vari. CPI e influenza cache
Esercizi vari Salvatore Orlando Arch. Elab. - S. Orlando 1 CPI e influenza cache Siano dati un processore, una cache e un mix di programmi le istruzioni di lw/sw eseguite sono il 20% di IC il CPI delle
DettagliLivello logico digitale. bus e memorie
Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità
DettagliCapitolo 6 Le infrastrutture SoftWare
Capitolo 6 Le infrastrutture SoftWare Funzioni del sistema operativo Rendere utilizzabili le risorse fisiche presenti nel sistema informatico: garantire la correttezza e la precisione nell elaborazione
DettagliPer accedere, è consigliabile aver seguito un corso di Sistemi di Controllo Industriale, (SCI), o avere conoscenze equivalenti.
PRESENTAZIONE CORSO PLC1 - Programmazione base del PLC Prerequisiti. Per accedere, è consigliabile aver seguito un corso di Sistemi di Controllo Industriale, (SCI), o avere conoscenze equivalenti. Descrizione
Dettagli