Architettura dei sistemi Mainframe. Francesco Bertagnolli IBM Italia Gaetano Maretto IBM Italia. IBM Systems IBM Corporation

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Architettura dei sistemi Mainframe. Francesco Bertagnolli IBM Italia Gaetano Maretto IBM Italia. IBM Systems. 2010 IBM Corporation"

Transcript

1 Architettura dei sistemi Mainframe Francesco Bertagnolli IBM Italia Gaetano Maretto IBM Italia 2010 IBM Corporation

2 Agenda Blue Gene vs Mainframe Un Mainframe: La generazione z10 Architettura del processore mainframe Struttura di un Server e di un Cluster Misurare la potenza del Mainframe

3 Blue Gene vs Mainframe

4 System Name Site JUGENE Forschungszentrum Juelich (FZJ) 4 core System Family IBM BlueGene System Model BlueGene/P Computer Vendor Blue Gene/P Solution IBM 32 Chip Application area Research Installation Year 2009 Operating System CNK/SLES 9 Interconnect Proprietary Processor type PowerPC MHz (3.4 GFlops) Processor ( core) Main memory 2 Gbytes /node (aggregate 144 TB) 32 nodecards 72 Racks 72 Racks with 32 nodecards x 32 chip x 4 core (total chip) core

5 * * *Rmax and Rpeak values are in TFlops

6 Un applicazione Front End Access Point Local Network Security Network Access Point Dati Remote Network Sistemi Centrali External Network Internal Network

7 Il Sistema Centrale - Ruolo Volume PRINTERS Attached Users Networ k Local & Remote Networks Administrators ONLINE Data On Magnetic DISKS OFFLINE Data On TAPES or DVDs

8 Definizione di Sistema Centrale Un Sistema Centrale è un Calcolatore usato per gestire grandi flussi transazionali e/o massiccie elaborazioni batch con un grado elevato di sicurezza e di disponibilità. Inoltre si richiede al sistema centrale di poter garantire un livello di servizio concordato con gli utenti. Per poter svolgere compiti di questa mole deve essere in grado di accedere a grandi volumi di dati per conto di un gran numero di utenti contemporaneamente collegati.

9 Esistono Diversi tipi di Sistemi Centrali A partire dal 1990 industrie diverse (IBM, SUN, HP) hanno prodotto sistemi di grandi dimensioni ai quali gli utenti hanno dato il ruolo di Sistema Centrale Tali prodotti si differenziano per caratteristiche tecniche ed architettura costruttiva oltre che per la dimensione di potenza di calcolo. Anche se i Sistemi Centrali non hanno tutti necessariamente le stesse caratteristiche tecnicofunzionali essi sono accomunati dall uso che di essi viene fatto.

10 Modelli di Infrastruttura Modello Host Centrico Modello Client-Server Mainframe (Host) Mainframe (Host) Dati Dati Dati Dati Server Dati Terminali Browser Browser Browser Browser Client Client Client Client

11 Tipici lavori svolti dal Mainframe

12 Elaborazione di tipo Batch

13 Elaborazione di tipo On Line ATMs Account activities 1 TCP/IP network 4 Requests Branch offices Branch office automation systems 2 Office automation systems 3 Mainframe Accesses database 5 Central office queries and updates 6 Business analysts Inventory control Disk storage controller Stores database files

14 IBM System z Tipici ruoli professionali nel mondo Mainframe

15 Un mainframe: la generazione z10 EC

16 IBM System z: System Design Comparison System I/O Bandwidth 288 GB/sec* Balanced System CPU, nway, Memory, I/O Bandwidth* GB/sec* 96 GB/sec Memory 24 GB/sec ITR for 1-way 1.5 TB** 512 GB 256 GB 64 GB ~600 ~ way 32-way z10 EC *Servers exploit a subset of its designed I/O capability ** Up to 1 TB per LPAR 54-way 64-way Processors z9 EC zseries 990 zseries 900

17 Mainframe HW evolution z10 EC 77 engines 64-way Each new range continues to deliver: New function Unprecedented capacity to meet consolidation needs Improved efficiency to further reduce energy consumption Delivering flexible and simplified on demand capacity A mainframe that goes beyond the traditional paradigm Maximum ITR z9 EC 64 engines 54-way z engines 32-way z engines 16-way z900 z/os 1.6 z990 z/os 1.6 z9 EC z/os 1.6 z10 EC z/os 1.8

18 z10 EC Under the covers (Model E56 or E64) Power Supplies 2 x Support Elements Internal Batteries (optional) 3x I/O cages Processor Books, Memory, MBA and HCA cards Ethernet cables for internal System LAN connecting Flexible Service Processor (FSP) cage controller cards InfiniBand I/O Interconnects 2 x Cooling Units Fiber Quick Connect (FQC) Feature (optional) FICON & ESCON FQC

19 IBM System z10 EC Processor and Memory Structure

20 z10 EC Multi-Chip Module (MCM) 96mm x 96mm MCM 103 Glass Ceramic layers 7 chip sites 17 and 20 way MCMs S 2 S 3 PU 2 SC 1 PU 1 PU 4 PU 3 SC 0 PU 0 S 0 S 1 CMOS 11s chip Technology PU, SC, S chips, 65 nm 5 PU chips/mcm Each up to 4 cores One memory control (MC) per PU chip mm x mm 994 million transistors/pu chip L1 cache/pu core (Store-Through to L1.5) 64 KB I-cache 128 KB D-cache L1.5 cache/pu core (Store-Through to L2) 3 MB 4.4 GHz 0.23 ns Cycle Time 6 km of wire 2 Storage Control (SC) chip mm x mm 1.6 billion transistors/chip L2 Cache 24 MB per SC chip (48 MB/Book) L2 Store-In vs L3 (RAM) L2 access to/from other MCMs 3 km of wire 4 SEEPROM (S) chips 2 x active and 2 x redundant Product data for MCM, chips and other engineering information Clock Functions distributed across PU and SC chips

21 z10 EC Enterprise Quad Core z10 PU Chip Core L1 + L1.5 & HDFU MC Core L1 + L1.5 & HDFU L2 Intf COP COP L2 Intf Core L1 + L1.5 & HDFU GX Core L1 + L1.5 & HDFU Up to Four cores per PU 4..4 GHz L1 cache/pu core 64 KB I-cache 128 KB D-cache 3 MB L1.5 cache/pu core Each core with its own Hardware Decimal Floating Point Unit (HDFU) Two Co-processors (COP) Accelerator engines Data compression Cryptographic functions Includes 16 KB cache Shared by two cores L2 Cache interface Shared by all four cores I/O Bus Controller (GX) Interface to Host Channel Adapter (HCA) Memory Controller (MC) Interface to controller on memory DIMMs

22 z10 EC Additional Details for PU Core Each core is a superscalar processor with these characteristics: The basic cycle time is approximately 230 picoseconds Up to two instructions may be decoded per cycle Enterprise Quad Core z10 processor chip Maximum is two operations/cycle for execution as well as for decoding Memory accesses might not be in the same instruction order PU 2 PU 1 PU 0 Most instructions flow through a pipeline with different numbers of steps for various types of instructions. Several instructions may be in progress at any instant, subject to the maximum number of decodes and completions per cycle SC 1 SC 0 Each PU core has an L1 cache divided into a 64 KB cache for instructions and a 128 KB cache for data Each PU core also has a L1.5 cache. This cache is 3MB in size. Each L1 cache has a Translation Look-aside Buffer (TLB) of 512 entries associated with it S 2 S 3 PU 4 PU 3 S 0 S 1

23 z10 EC Compression and Cryptography Accelerator Data compression engine Static dictionary compression and expansion Dictionary size up to 64 KB (8K entries) Local 16 KB caches for dictionary data Core 0 Core 1 CP Assist for Cryptographic Function (CPACF) DES (DEA, TDEA2, TDEA3) SHA-1 (160 bit) SHA-2 (224, 256, 384, 512 bit) IB OB TLB 2 nd Level Cache TLB OB IB AES (128, 192, 256 bit) PRNG Accelerator unit shared by 2 cores Cmpr Exp 16K 16K Cmpr Exp Independent compression engines Shared cryptography engines Crypto Cipher Crypto Hash

24 z10 EC SC Hub Chip Connects multiple z10 PU chips 48 GB/Sec bandwidth per processor Shared Level 2 cache 24 MB SRAM Cache Extended directory Partial-inclusive discipline Hub chips can be paired 48 MB shared cache Low-latency SMP coherence fabric Robust SMP scaling Strongly-ordered architecture Multiple hub chips/pairs allow further SMP scaling

25 z10 EC Processor/Memory/HCA and Book SC CHIP PU CHIP Core L1 + L1.5 & HDFU MC L2 Int COP L2 Int Core L1 + L1.5 & HDFU GX Front View HCA2-O HCA2-O Core L1 + L1.5 & HDFU COP Core L1 + L1.5 & HDFU PU PU PU SC SC PU PU FSP FSP HCA2-C HCA2-C HCA2-C HCA2-C MBA MBA

26 z10 EC Book Layout Rear Memory Fanout Cards Front DCA Power Supplies Memory Cooling from/to MRU

27 z10 EC Book Layout Under the covers Fanouts MCM HCA2-O (InfiniBand) Memory FSP cards DCA Power Supplies HCA2-C (I/O cages) MBA (ICB-4) MRU Connections

28 20 PU MCM Structure Memory Memory Memory Memory 2 GX 2 GX 2 GX 2 GX 4 PU cores 4x3MB L1.5 COP 4 PU cores 4x3MB L1.5 COP 4 PU cores 4x3MB L1.5 COP 4 PU cores 4x3MB L1.5 COP 4 PU cores 4x3MB L1.5 COP MC, GX MC, GX MC, GX MC, GX MC, GX 24MB L2 SC 24MB L2 SC Off- Book Interconnect Off- Book Interconnect Off- Book Interconnect

29 z10 EC Inter Book Communications Model E64 The z10 EC Books are fully interconnected in a point to point topology as shown in the diagram Data transfers are direct between Books via the Level 2 Cache chip in each MCM. Level 2 Cache is shared by all PU chips on the MCM 17-way First Book 20-way Third Book 77-way CEC 20-way Second Book 20-way Fourth Book

30 Architettura del processore mainframe

31 Caratteristiche di base della CPU Terminologia 1. Tecnologia di Base: TTL CMOS 2. Codifica dei dati e delle istruzioni ASCII EBCDIC UNICODE 3. Instruction Set CISC (Complex Instruction Set Computer) RISC (Reduced Instruction Set Computer) 4. Indirizzamento della memoria: 24 Bit 31 Bit 64 Bit 5. Velocità di esecuzione (potenza) Ciclo Base (Nanosecondi, picosecondi) Tempo necessario al processore per passare da uno stato definito al successivo Frequenza di Clock (numero di cicli al secondo - Mhz, Ghz) Numero di Istruzioni generiche al secondo (MIPS= Millions of Instructions per Second) Numero di Istruzioni in virgola Mobile (Mflops)

32 Definizione Architetturale del Mainframe la z/architecture Le caratteristiche funzionali dei Sistemi Centrali IBM (detti Sistemi z) sono pubbliche. Esse sono state pubblicate la prima volta nel Sono contenute in due famiglie di volumi: La descrizione dell organizzazione dell unita centrale in un volume intitolato Principles of Operation La descrizione delle connessioni fra unita centrale e dispositivi periferici in un volume intitolato Interface Definition Tali caratteristiche vengono indicate col nome di z/architecture. Elementi essenziali di essa sono: L organizzazione dei Sistemi La gestione della Memoria Le caratteristiche del Sottosistema I/O. Il Set di Istruzioni Funzioni HW rivolte a particolari applicazioni La z/architecture è compatibile con ed estende le precedenti Architetture denominate: S/360 (1964) S/370 (1970) S/370 XA (1983) ESA/370 (1988) ESA/390 (1990) Fonte: Z/Architecture Principles of Operation SA IBM Corporation September 2005

33 IBM z/architecture Instruction Set Continues line of upward-compatible mainframe processors Application compatibility since 1964 Supports all z/architecture-compliant OSes ESA/390 z/architecture 64-bit addressing 370/ESA 370/XA Binary Floating Point S/370 Sysplex S/360 Virtual addressing 31-bit addressing 24-bit addressing s 1980s 1990s 2000s

34 I Sistemi Operativi del Mainframe 1967 CP/ OS/ VM/ MVS/ VM/XA 1982 MVS/XA 1990 VM/ESA 1988 MVS/ESA 2000 Linux/ bit 2002 z/vm 1996 OS/ z/os 2004 z/linux 64 bit 2009

35 Elementi della z/architecture L organizzazione generale dei Calcolatori (secondo lo schema precedente). Il Set di Istruzioni Le modalità di INPUT/OUTPUT e le relative istruzioni. L Organizzazione della Memoria Reale e Virtuale e dei Registri Le Assist a funzioni applicative; ad esempio: Crittografia Compressioni dei dati Gli strumenti per la gestione (avvio/chiusura) del sistema (Operator facilities) Le modalità di Controllo del Complesso Elaborativo (CEC) Le modalità di esecuzione dei programmi Le modalità di interrupt (Interruption Handling - IH) Le modalità di Gestione degli Errori (Machine-Check Handling).

36 La caratteristica fondamentale della z/architecture Compatibilità Binaria all interno delle famiglie di elaboratori che la compongono. Ovvero qualunque programma applicativo utente scritto secondo le regole della z/ Architecture può essere eseguito su qualunque calcolatore con essa compatibile senza la necessità di alcuna modifica, né al codice sorgente, né al programma direttamente eseguibile. Tale caratteristica obbliga tutti i Calcolatori compatibili ad essere in grado di eseguire con lo stesso risultato tutte le istruzioni definite dall Architettura, indipendentemente dalla implementazione Tecnologica del Processore. Molti utenti dei Sistemi Centrali IBM eseguono con successo oggi, programmi che sono stati compilati nel 1964, senza averli mai modificati o rielaborati.

37 Elementi della z/architecture Virtual Memory Memoria Virtuale I Sistemi mainframe usano la tecnica denominata Memoria Virtuale Indice delle Pagine Memoria Centrale Memoria ausiliaria: Immagine della Memoria Virtuale sui dischi Page-in Page-out L operazione di spostamento di dati e programmi dalla Memoria ausiliaria a quella centrale per essere elaborati viene detta page in. Lo Spostamento di dati e programmi non usati dalla memoria centrale ad altri dispositivi viene detta page out

38 Elementi della z/architecture La Dynamic Address Translation (DAT) Il processo detto Dynamic Address Translation (DAT) ha lo scopo di convertire un indirizzo virtuale in un indirizzo reale. ha la capacità di interrompere l esecuzione di programmi per spostare i contenuti relativi dalla memoria centrale su una memoria ausiliaria (dischi) ed in un secondo momento restituire dati e programma alla memoria centrale ponendoli in una differente locazione. Tale operazione viene definita Paginazione e rappresenta il passaggio dalla Memoria Virtuale a quella reale. Le operazioni del DAT sono assolutamente trasparenti al programma. Memoria Virtuale Memoria Ausiliaria Memoria Centrale Programma 1 Programma2 Programma

39 Elementi della z/architecture La traduzione degli indirizzi virutali La traduzione viene effettuata in maniera assistita dall hardware utilizzando tabelle gestite dal sistema operativo Sono possibili 5 livelli di tabelle (3 Region Tables, Segment Table, Page Table) Per ottimizzare le performance si possono evitare livelli di traduzione per address-space di opportuna dimensione All interno del processore i TLB (Translation Lookaside Buffers) sono cache delle traduzioni effettuate.

40 Elementi della z/architecture Tipi di indirizzo Al fine della traduzione si definiscono due indirizzi: Indirizzo Virtuale : Indica una posizione nella memoria Virtuale. Per essere ricondotto ad una posizione reale necessita di una traduzione dell indirizzo. Indirizzo Reale : è un indirizzo di memoria Centrale che viene fatto corrispondere ad un indirizzo virtuale mediante Traduzione dinamica dell indirizzo Memoria Reale Memoria Virtuale Sui Sistemi della z/architecture l indirizzamento puo avvenire con tre modalità(trimodal ADDRESSING): 1. A 24 Bit. Puo indirizzare 16 Megabytes (2 24 )di Memoria Reale o Virtuale. Viene mantenuto per compatibilita con le precedenti architetture. 2. A 31 Bit. Puo indirizzare 2Gigabytes (2 31 )di Memoria Reale o Virtuale. Viene mantenuto per compatibilta con le precedenti architetture. 3. A 64 Bit. Metodo Standard puo indirizzare 16 ExaBytes (2 64 ). Fonte: Z/Architecture Principles of Operation SA IBM Corporation September 2005

41 Elementi della z/architecture La Program Status Word (PSW) La Program Status Word (PSW) è una struttura binaria che contiene in ogni istante l indirizzo della l istruzione da eseguire nel passo successivo ed altre informazioni di controllo sullo stato della CPU. La PSW attiva in ogni istante si chiama Current PSW. Ogni processore ha la sua current PSW. Le CPU della z/architecture hanno la possibilità di interrompere il ciclo di istruzioni in esecuzione (programma) e passare subito ad un altro quando ricevono un particolare segnale detto interruption. Questo switch (PSW switching) avviene in questo modo: 1. La Current PSW viene scritta in una locazione di memoria ben definita dall architettura (Old PSW) e 2. Da un altra locazione di memoria ben definita dall architettura (New PSW) viene caricata una nuova PSW che indirizza l esecuzione alla routine SW che gestisce il tipo di Interrupt. Esistono sei Tipi possibili di Interrupt: 1. External 2. I/O 3. Machine check 4. Program 5. Restart 6. Supervisor Call Fonte: Z/Architecture Principles of Operation SA IBM Corporation September 2005

42 Principali Registri della z/architecture I Registri sono particolari strutture della CPU designate a contenere informazioni di controllo e servizio ovvero i dati da elaborare I Registri si dividono in: 1. General Registers : (16 a 64 bit) Sono i registri di base per il funzionamento della CPU e per l esecuzione delle operazioni elementari (Accumulatori, Program Counter,etc...) 2. Floating Point Registers: (16 a 32 o 64 bit)- Sono usati per le operazioni in virgola mobile a singola o doppia precisione. 3. Floating point Control register : un registro a 32 bit che contiene informazioni di controllo per la gestione delle operazioni in virgola mobile. 4. Control Registers:(16 a 64 bit) Sono usati dalla CPU solo per funzioni di controllo e registrazione 5. Access Registers: (16 a 32 bit) Servono a controllare l accesso ai dataspace (address space che contengono solo dati) Fonte: Z/Architecture Principles of Operation SA IBM Corporation September 2005

43 Elementi della z/architecture il Set di Istruzioni CISC (Instruction set) Le operazioni della CPU sono controllate da una serie di istruzioni, in memoria che, eseguite in maniera sequenziale, ed una per volta, rappresentano un programma. L indirizzo della prossima istruzione da eseguire è sempre indicata nella Current PSW. Questo indirizzo puo essere: 1. Quello dell istruzione adiacente (cioè con indirizzo crescente) in memoria virtuale. 2. Il target di un salto di programma (Branch) 3. L indirizzo contenuto in una New PSW che diventa Current a seguito di un Interrupt 4. L indirizzo contenuto in un campo di memoria che diventa Current PSW a fronte di una istruzione Load PSW. Ogni istruzione e costituita da due parti: Operation Code, che specifica quale operazione deve essere eseguita Operando(s) Indirizzo del dato(i) che si deve elaborare Le istruzioni possono avere quindi lunghezza e formati variabili (i formati previsti dall architettura sono 21) L Instruction set attuale comprende piu di 800 Istruzioni. Fonte: Z/Architecture Principles of Operation SA IBM Corporation September 2005

44 Alcune Istruzioni della z/architecture General Instructions: ADD SUBTRACT BRANCH COMPARE DIVIDE LOAD MOVE MOVE STRING STORE CHARACTER STORE CLOCK TRANSLATE SUPERVISOR CALL Decimal Instructions: EDIT ADD DECIMAL DIVIDE DECIMAL MULTIPLY DECIMAL... Floating point Instructions: CONVERTE BFP to HFP STORE LOAD ZERO... Control Instructions: COMPARE AND SWAP DIAGNOSE MOVE PAGE LOAD PSW SET CLOCK SIGNAL PROCESSOR PAGE IN PAGE OUT STORE CPU ID... Hexadecimal FP Istructions: ADD NORMALIZED CONVERT TO FIXED MULTIPLY SQUARE ROOT LOAD AND TEST... Binary FP Instructions ADD COMPARE LOAD FPC MULTIPLY AND ADD...

45 Il Channel Subsystem Introdotto con l architettura S370/XA (1983 ) Concetti definiti dall architettura Channel Channel Path Control Unit Subchannel Device Uno dei punti di forza dell architettura mainframe Permette ottenere grandi prestazioni nell accesso ai dati Garantisce alti livelli di scalabilità e RAS

46 Componenti del Channel Subsystem (CSS) SAP (System Assist Processor): uno dei tipi di processori dei Sistemi z. connette il CSS ai dispositivi di I/O che sono attaccati ai canali usa la configurazione di caricata nell Hardware System Area (HSA), e conosce quale dispositivo è connesso a ogni canale, e qual è il suo protocollo gestisce la coda di operazioni di I/O passate al CSS dal sistema operativo Canali: piccoli processori che comunicano con le unità di controllo dell I/(Control Unit o CU) gestiscono il trasferimento dei dati dalla memoria centrale al dispositivo esterno. Channel path: Il CSS comunica con i dispositivi di I/O attraverso percorsi di canale (Channel paths) Se un canale è condiviso fra molte partizioni logiche, ogni partizione logica stabilisce un unico percosso di canale verso ciascun dispositivo che usa questo canale Sottocanali Un sottocanale (Subchannel) fornisce l aspetto logico di un dispositivo nei riguardi di un programma e contiene le informazioni richieste per eseguire una singola operazione di I/O Un sottocanale viene fornito per ogni dispositivo di I/O indirizzabile dal CSS.

47 Gestione I/O con il Channel Subsystem CPU Sistema a CHPID USER PGM Start Subchannel Channel PGM SAP Disconnect FREE Sub Channel CU Disconnect Path USER PGM Interrup t FREE Sub Channel Dynamic Path Reconnect CU-Firmware Device L Operazione di I/O viene gestita da diverse CPU indipendenti

48 Struttura di un Server e di un Cluster di server

49 Core CICS DB2 IMS ERP DB2 z/os Mainframe and Virtualization WebSphere Java Java Appl Appl. Busine ss Java Business CICS Appl Object Objects IMS s JVM JVM z/os Linux Linux for System z z/vm Test z/os Native Linux C++ Java Linux for System z DB2 DB2 Linux for System z HiperSockets virtual networking and switching Processor Resource/Systems Manager (PR/SM ) Linux Linux for System z z/vm Native Linux C++ Java Linux for System z DB2 DB2 Linux for System z CP 1 CP 2 CP n Memory IFL 1 IFL n Up to 60 logical partitions on PR/SM; 100 s to 1000 s of virtual servers on z/vm Virtual networking for memory-speed communication, as well as virtual layer 2 and layer 3 networks supported by z/vm Intelligent and autonomic management of diverse workloads and system resources based on business policies and workload performance objectives

50 z10 EC Inter Book and I/O Communications Processor Book 3 L2 Memory Processor Book 0 L2 Memory Processor Book 2 L2 Memory Processor Book 1 L2 Memory HCA2-Cs HCA2-Cs HCA2-Cs HCA2-Cs 12x IB-DDR to I/O card domains 6 GB/sec Slot 5 Mux 0 Mux 1 Interconnect Slot 14 Mux 2 Mux 3 Interconnect Slot 23 Mux 4 Mux 5 Interconnect Slot 28 Mux 6 Mux 7 Interconnect Domain 0 Slot 01 Slot 03 Slot 06 Slot 08 Domain 2 Slot 10 Slot 12 Slot 15 Slot 17 Domain 4 Slot 19 Slot 21 Slot 24 Slot 26 Domain 6 Slot 29 Slot 30 Slot 31 Slot 32 I/O Cage 1 Slot 02 Slot 04 Slot 07 Slot 09 Domain 1 Slot 11 Slot 13 Slot 16 Slot 18 Domain 3 Slot 20 Slot 22 Slot 25 Slot 27 Domain 5

51 z10 EC I/O Infrastructure Book 0 Book 1 Book 2 Book 3 Memory Memory Memory Memory PU PU PU PU PU PU PU PU FBC/L2 Cache HCA (8x) 12x IB-DDR (16x) FBC/L2 Cache PU PU PU PU PU PU PU PU PU PU PU PU HCA (8x) 12x IB-DDR (16x) FBC/L2 Cache HCA (8x) 12x IB-DDR (16x) FBC/L2 Cache HCA (8x) 12x IB-DDR (16x) HCA-O or HCA-C fanout or MBA fanout for ICB-4 1 st level Copper Cables IFB-MP RII Channels IFB-MP IFB-MP RII IFB-MP IFB-MP IFB-MP IFB-MP IFB-MP RII RII 2 GBps msti 1 GBps msti. ISC 500 MBps msti ISC ISC ISC Coupling Links Channels 333 MBps msti ESCON ESCON ESCON ESCON.. Ports 2 GBps msti 2GBps msti 2 nd level Embedded Cargo cage (3x) FICON Express4 1/2/4 Gbps ISC-3 ESCON OSA-Express3 10 GbE Note: 28 I/O cards per cage

52 FICON/FCP IBM System z FICON Express8 FICON Express4 FICON Express2 Networking OSA-Express3 10 Gigabit Ethernet LR Gigabit Ethernet LX and SX OSA-Express2 1000BASE-T Ethernet Gigabit Ethernet LX and SX 10 Gigabit Ethernet LR HiperSockets (Define only) z10 EC Channel Types ESCON STP Coupling Links InfiniBand Coupling Links ISC-3 (Peer mode only) ICB-4 IC (Define only) Crypto Crypto Express2 Configurable Coprocessor or Accelerator

53 z10 EC FICON Express8 2, 4, 8 Gbps auto-negotiated Up to 336 channels LX 10 km, LX 4 km, SX Concurrent repair of optics Personalize as: FC Native FICON Channel-To-Channel (CTC) z/os, z/vm, z/vse, z/tpf, TPF, Linux on System z FCP (Fibre Channel Protocol) Support of SCSI devices z/vm, z/vse, Linux on System z 1, 2, 4 Gbps 1, 2, 4 Gbps 1, 2, 4 Gbps 1, 2, 4 Gbps

54 OSA-Express3 10 GbE New microprocessor 10 Gigabit Ethernet LR (Long Reach) Two ports per feature Small form factor connector (LC Duplex) CHPID type OSD (QDIO) PCI-E PCI-E LC Duplex SM LC Duplex SM Hardware data router Packet construction, inspection and routing preformed in hardware instead of firmware Designed to improve performance for standard (1492 byte) and jumbo frames (8992 byte) Up to 40% reduction in latency compared to OSA-Express2 10 GbE

55 Cluster di Mainframes IBM Parallel Sysplex Cluster IBM zseries E possibile realizzare un Cluster di Sistemi Mainframes z/os: Il Parallel Sysplex. IBM zseries z/os 40 Km CF IBM zseries z/os 40 Km 40 Km IBM zseries z/os 40 Km IBM zseries z/os CF

56 Misurare la potenza del Mainframe

57 Architetture - CISC e RISC CISC (Complex Instruction Set Computer) Tipica di z/architecture & INTEL Molte Centinaia di Istruzioni Istruzioni molto complesse che fanno riferimento anche a diversi operandi in memoria e diversi registri. Pochi Registri nella CPU Ogni istruzione puo richiedere anche molti cicli macchina. Alcuni processori possono presentare un SET di istruzioni CISC, che vengono internamente convertite in istruzioni RISC per essere eseguite in unità RISC (Pentium). RISC (Reduced Instruction Set Computer) Tipica dei sistemi UNIX Poche Centinaia di Istruzioni Istruzioni molto semplici che operano sempre su una posizione di memoria ed un registro (Load & Store) e tra due registri. Molti Registri nella CPU Ogni ciclo macchina viene conclusa una istruzione (Pipeline). Negli ultimi anni tendono a divenire piu complesse.

58 Differenze tra architetture - CISC e RISC Istruzioni da Eseguire per Funzione Ciclo Base CISC= Complex Istruction Set Computer Minimizza la Path Length RISC= Reduced Istruction Set Computer Minimizza i Cicli per istruzione La frequenza di Clock (inverso del Ciclo Base) non e l unico elemento per misurare le prestazioni di un calcolatore Entrambe le implementazioni sono in grado di eseguire piu di una ISTRUZIONE contemporaneamente

59 La potenza dei Processori - Definizioni Ciclo Base (Nanosecondi, picosecondi) Tempo necessario al processore per passare da uno stato definito al successivo Frequenza di Clock (numero di cicli al secondo - Mhz, Ghz) Numero di Istruzioni in virgola Mobile al secondo (MFlOPS = Millions of Floating Point Operations/Second) MIPS (Millions Instructions per Second) = Numero di Istruzioni CISC eseguite al secondo (in milioni). Cicli per Istruzione = Numero medio di istruzioni macchina per istruzione CISC (si ottiene da Frequenza/MIPS) MIPS UNI = Milioni di istruzioni CISC eseguite da una macchina con un solo processore. MIPS Tot = Milioni di istruzioni CISC eseguite da una macchina con il massimo di processori attivi Internal Throughput Rate (ITR) = Numero di unita di lavoro eseguite da un mainframe per secondo di processore utilizzato ITR_Uni = ITR di un mainframe con un processore ITR_N = ITR di un mainframe con n processori

60 Evoluzione dei Processori Metriche dei Processori IBM S/390 & Z 64 Bit

61 Evoluzione dei Processori IBM per i Mainframe

Virtualizzazione nel Mainframe SISTEMI CENTRALI 2011

Virtualizzazione nel Mainframe SISTEMI CENTRALI 2011 Virtualizzazione nel Mainframe SISTEMI CENTRALI 2011 PR/SM Virtualizzazione z/vm Virtualizzazione di rete Hipersockets VLAN VSWITCH 2 Virtualizzazione e Terminologia Resource Manager = PR/SM = z/vm Hypervisor

Dettagli

Sistemi Centrali. Mario Moretti II semestre 2009-2010

Sistemi Centrali. Mario Moretti II semestre 2009-2010 Mario Moretti II semestre 2009-2010 Corso 6 crediti Laurea Specialistica Informatica I anno II semestre Indirizzo Sicurezza e Verifica Automatica Orario Lunedi e Mercoledì 0re 18.00-19.35 Inizio 08 Marzo

Dettagli

Server IBM Power 520 Express

Server IBM Power 520 Express torna all'indice premere per stampare Perfetto per applicazioni di filiale, database di piccole dimensioni o sistemi aziendali complessi Server IBM Power 520 Express Server Power 520 Express deskside e

Dettagli

Soluzioni di storage per le aziende on demand

Soluzioni di storage per le aziende on demand Soluzioni di storage per le aziende on demand Sistemi IBM Storage Server X206 Storage Server x226 Storage Server HS20 Storage Server x346 Storage Server Caratteristiche principali Differenziazione e innovazione

Dettagli

Paolo Cremonesi. Impianti Informatici. Architetture Enterprise 15/06/06

Paolo Cremonesi. Impianti Informatici. Architetture Enterprise 15/06/06 Paolo Cremonesi Architetture Enterprise 15/06/06 Cluster Definizione di cluster 3 Sistema di computer che cooperano in modo tale da essere visti come un singolo computer servono per aumentare affidabilità

Dettagli

Power = i + p. Introducing IBM Power Systems. Maurizio Ferrarini. Sarezzo, 24 settembre 2008

Power = i + p. Introducing IBM Power Systems. Maurizio Ferrarini. Sarezzo, 24 settembre 2008 Introducing IBM Power Systems Maurizio Ferrarini Sarezzo, 24 settembre 2008 First of a New generation of Power servers i515 i525 i550 i570 i595 System i BladeCenter JS12/JS22 Power 520 Power 550 Power

Dettagli

IBM Power Systems e IBM i: evoluzione e innovazione. Nicoletta Bernasconi Product Manager Power i IBM Italia nicoletta_bernasconi@it.ibm.

IBM Power Systems e IBM i: evoluzione e innovazione. Nicoletta Bernasconi Product Manager Power i IBM Italia nicoletta_bernasconi@it.ibm. e IBM i: evoluzione e innovazione Nicoletta Bernasconi Product Manager Power i IBM Italia nicoletta_bernasconi@it.ibm.com 1 IBM Power Systems e IBM i Power i: un eccellenza italiana e mondiale - 240.000

Dettagli

Scheda E allegata al Capitolato Tecnico --- Inventario dell Hardware

Scheda E allegata al Capitolato Tecnico --- Inventario dell Hardware ROMA CAPITALE Scheda E allegata al Capitolato Tecnico --- Inventario dell Hardware Procedura Aperta Servizio di gestione, manutenzione, supporto e sviluppo tecnologico delle infrastrutture hardware e software

Dettagli

Redatto da Product Manager info@e4company.com. Verificato da E4 Team Supporto supporto@e4company.com

Redatto da Product Manager info@e4company.com. Verificato da E4 Team Supporto supporto@e4company.com Redatto da Product Manager info@e4company.com Verificato da E4 Team Supporto supporto@e4company.com 2 SOMMARIO 1 INTRODUZIONE... 4 2 SOLUTION OVERVIEW... 5 3 SOLUTION ARCHITECTURE... 6 MICRO25... 6 MICRO50...

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Calcolatori Elettronici Classificazione dei calcolatori elettronici Sistemi basati sull architettura di Von Neumann Sistemi basati sull architettura Harward Architettura dei calcolatori: definizioni Evoluzione

Dettagli

I Sistemi Centrali Server consolidation, TCO, TCA. Sistemi Centrali Copyright IBM Corp., 2008. All rights reserved.

I Sistemi Centrali Server consolidation, TCO, TCA. Sistemi Centrali Copyright IBM Corp., 2008. All rights reserved. I Server consolidation, TCO, TCA Infrastruttura Informatica Eterogenea I Problemi Nel modello Client Server in genere : Un Server = Una Funzione, Il Modello Client Server una proliferazione incontrollata

Dettagli

Parte IV Architettura della CPU Central Processing Unit

Parte IV Architettura della CPU Central Processing Unit Parte IV Architettura della CPU Central Processing Unit IV.1 Struttura della CPU All interno di un processore si identificano in genere due parti principali: l unità di controllo e il data path (percorso

Dettagli

Architettura dei sistemi x86 Interfacce I/O

Architettura dei sistemi x86 Interfacce I/O I.I.S. Benvenuto Cellini Corso di formazione tecnica Architettura dei sistemi x86 Interfacce I/O Prof. Alessandro Pinto v.2009 Bus ISA (Industry Standard Architecture ) (1981 metà anni 90) Bus di interconnessione

Dettagli

Scenari evolutivi nei sistemi e nella tecnologia e loro impatti sui CED e sui loro consumi energetici

Scenari evolutivi nei sistemi e nella tecnologia e loro impatti sui CED e sui loro consumi energetici Scenari evolutivi nei sistemi e nella tecnologia e loro impatti sui CED e sui loro consumi energetici (relazione per convegno ISTUD) Fabrizio Renzi Direttore tecnico, area sistemi IBM Italia Fabrizio_renzi@it.ibm.com

Dettagli

Il Mainframe. Una grande tecnologia nel rispetto dell ambiente. A. Barbarino A. Corona M. Moretti F. Quarta C. Troncone

Il Mainframe. Una grande tecnologia nel rispetto dell ambiente. A. Barbarino A. Corona M. Moretti F. Quarta C. Troncone Il Mainframe Una grande tecnologia nel rispetto dell ambiente A. Barbarino A. Corona M. Moretti F. Quarta C. Troncone Seconda Edizione Novembre 2008 Il Mainframe 2 Indice Indice... 2 Gli autori... 6 Ringraziamenti...

Dettagli

Antonio Cianfrani. Fondamenti di Reti - Prof. Marco Listanti - A.A. 2010/2011. INFOCOM Dept

Antonio Cianfrani. Fondamenti di Reti - Prof. Marco Listanti - A.A. 2010/2011. INFOCOM Dept Antonio Cianfrani Laboratorio Fondamenti di Reti 1. Introduzione ai Router IP Funzioni svolte dai Router I router operano allo strato 3 della pila protocollare OSI Individuano il cammino dei pacchetti

Dettagli

Mainframe Network. Giada Rauti I semestre 2008-2009

Mainframe Network. Giada Rauti I semestre 2008-2009 Mainframe Network Giada Rauti I semestre 2008-2009 Docente: Giada Rauti Laureata in Fisica nel I985 presso l Universita La Sapienza di Roma. Inizia la sua attivita lavorativa presso l istituto di astrifisica

Dettagli

Server IBM System p5 595

Server IBM System p5 595 Sistema all avanguardia UNIX e Linux progettato per essere la piattaforma ideale per la server consolidation Server IBM System p5 595 Business Intelligence (BI), Enterprise Resource Planning (ERP), elaborazione

Dettagli

Il contesto! Gestione della Memoria! Reg. di Base e reg. Limite! Associazione tra dati/istruzioni e memoria!

Il contesto! Gestione della Memoria! Reg. di Base e reg. Limite! Associazione tra dati/istruzioni e memoria! Il contesto Gestione della Memoria Per essere eseguiti, i programmi devono essere trasferiti (dal disco) in memoria e tradotti in processi. Obiettivi: accesso rapido e protezione. Accesso rapido La CPU

Dettagli

Esempi di Router commerciali. Panoramica sull offerta commerciale di apparati Cisco

Esempi di Router commerciali. Panoramica sull offerta commerciale di apparati Cisco Esempi di Router commerciali Panoramica sull offerta commerciale di apparati Cisco Famiglia High-end Famiglie 12000: router di backbone 7600 / 7300: router mid-range (enterprise) 10000 / 10700: router

Dettagli

Impianti informatici. Sistemi di storage. Paolo Cremonesi

Impianti informatici. Sistemi di storage. Paolo Cremonesi Impianti informatici Sistemi di storage Paolo Cremonesi Capacità e Prestazioni Aumento di capacità dei dischi Densità di informazione (Mbit/cm 2 ) 100.000 10.000 1.000 100 10 1 1980 1985 1990 1995 2000

Dettagli

Parma - 27 Novembre. Gianfranco Ciotti

Parma - 27 Novembre. Gianfranco Ciotti Parma - 27 Novembre Gianfranco Ciotti Sfatiamo un Mito... Deep-Computing 2 + 2 =... zzz... 4! have a coffe! Diamo i Numeri... z900: Numero Massimo di PU Numero Massimo di CP Numero Massimo di IFL = =

Dettagli

PDA ADFL Consulting Srl

PDA ADFL Consulting Srl PDA ADFL Consulting Srl Il punto 13/04/2007 PDA ARM9 - ADFL Consulting - 1 Analisi del Mercato Al settore di business che per primo ha richiesto un intervento, è stata applicata un analisi con logica top-down

Dettagli

Virtualizzazione con Microsoft Tecnologie e Licensing

Virtualizzazione con Microsoft Tecnologie e Licensing Microsoft Virtualizzazione con Microsoft Tecnologie e Licensing Profile Redirezione dei documenti Offline files Server Presentation Management Desktop Windows Vista Enterprise Centralized Desktop Application

Dettagli

Aumentare il parallelismo a livello di istruzione (2)

Aumentare il parallelismo a livello di istruzione (2) Processori multiple-issue issue Aumentare il parallelismo a livello di istruzione (2) Architetture Avanzate dei Calcolatori Valeria Cardellini Nei processori multiple-issue vengono lanciate più istruzioni

Dettagli

Architettura dei computer

Architettura dei computer Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore (CPU) la memoria principale (RAM) la memoria secondaria i dispositivi di input/output Il processore

Dettagli

Cloud Amazon S3 e EC2 - Evidenze a un anno dall introduzione. Marzo 2010

Cloud Amazon S3 e EC2 - Evidenze a un anno dall introduzione. Marzo 2010 Cloud Amazon S3 e EC2 - Evidenze a un anno dall introduzione Marzo 2010 Agenda Amazon S3 Amazon EC2 Casi d uso reale in Zero9 Conclusioni page 2 Amazon S3 Amazon Simple Storage Service (S3) è una soluzione

Dettagli

CALCOLATORI ELETTRONICI

CALCOLATORI ELETTRONICI CALCOLATORI ELETTRONICI Giuseppe Coldani Tel. 0382 985678 e-mail: giuseppe.coldani@unipv.it giuseppe.coldani@tin.it orario delle lezioni: Mercoledì 14.00-18.00 orario di ricevimento: su appuntamento 1

Dettagli

Verona, 29-30 ottobre 2013!

Verona, 29-30 ottobre 2013! Verona, 29-30 ottobre 2013! Il Machine Controller piattaforma integrata di Controllo, Motion, Robotica, Visione e Sicurezza su bus EtherCAT Omron Electronics spa Ing. Marco Filippis Product Manager Servo,

Dettagli

Sistemi Operativi e informatica 1

Sistemi Operativi e informatica 1 1 Dip. Scienze dell Informatica Università degli Studi di Milano, Italia marchi@dsi.unimi.it a.a. 2011/12 1 c 2010-2012 M.Monga R.Paleari M.. Creative Commons Attribuzione-Condividi allo stesso modo 2.5

Dettagli

Soluzioni di virtualizzazione Intel/AMD

Soluzioni di virtualizzazione Intel/AMD Soluzioni di virtualizzazione Intel/AMD Massimo Re Ferre IBM Modular Systems 1 Terminali Stupidi DB/2 CICS z/ test WLM (Goal Mode) z/ production l1 /390 production1 l2 /390 production2 z/vm PR/SM (LPAR)

Dettagli

Università degli Studi G. d'annunzio C.L. Economia e Informatica per l'impresa. Sistemi Operativi e Reti A.A. 2014/2015 prof.

Università degli Studi G. d'annunzio C.L. Economia e Informatica per l'impresa. Sistemi Operativi e Reti A.A. 2014/2015 prof. Università degli Studi G. d'annunzio C.L. Economia e Informatica per l'impresa Sistemi Operativi e Reti A.A. 2014/2015 prof. Gianluca Amato Architettura degli elaboratori Architettura Hardware Architettura

Dettagli

Craig E. Johnson IBM ^ i5 Product Marketing Manager per Linux

Craig E. Johnson IBM ^ i5 Product Marketing Manager per Linux Linux per IBM ^ i5 Craig E. Johnson IBM ^ i5 Product Marketing Manager per Linux Pagina 2 Indice 2 IBM ^ 4 Distribuzioni Linux 6 Perché IBM ^ i5 per Linux 8 Linux e il Logical Partitioning 12 Flessibilità

Dettagli

La macchina programmata Instruction Set Architecture (1)

La macchina programmata Instruction Set Architecture (1) Corso di Laurea in Informatica Architettura degli elaboratori a.a. 2014-15 La macchina programmata Instruction Set Architecture (1) Schema base di esecuzione Istruzioni macchina Outline Componenti di un

Dettagli

Nuove opportunità per il business: le soluzioni IBM FlashSystem per l'accelerazione applicativa dei Big Data.

Nuove opportunità per il business: le soluzioni IBM FlashSystem per l'accelerazione applicativa dei Big Data. Nuove opportunità per il business: le soluzioni IBM FlashSystem per l'accelerazione applicativa dei Big Data. Sergio Resch Enterprise Storage Solutions Leader IBM Italia S.p.A. SIRMI: Che cosa comportano

Dettagli

Le virtual machine e la memoria virtuale

Le virtual machine e la memoria virtuale Le virtual machine e la memoria virtuale Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson 5: 5.6, 5.7. 1/30

Dettagli

TOTEM PC. SCHEDA ELETTRONICA architettura personal computer

TOTEM PC. SCHEDA ELETTRONICA architettura personal computer TOTEM PC SCHEDA ELETTRONICA architettura personal computer La scheda TotemPC è un computer orientato alla multimedialità capace di porsi sul mercato degli apparecchi per il gioco online, a un prezzo abbordabile

Dettagli

Informatica 1. 6 Sistemi operativi e software. ing. Luigi Puzone

Informatica 1. 6 Sistemi operativi e software. ing. Luigi Puzone Informatica 1 6 Sistemi operativi e software ing. Luigi Puzone Windows caratteristiche principali: Windows è un Sistema Operativo Con Interfaccia Grafica Multiutente Multitasking Multithreading Multiprocessing

Dettagli

IL MULTIPROCESSING. Tendenza attuale: distribuire il calcolo tra più processori.

IL MULTIPROCESSING. Tendenza attuale: distribuire il calcolo tra più processori. IL MULTIPROCESSING Il problema: necessità di aumento della potenza di calcolo. La velocità di propagazione del segnale (20 cm/ns) impone limiti strutturali all incremento della velocità dei processori

Dettagli

Hardware di un Computer

Hardware di un Computer Hardware di un Computer Monitor Mouse Tastiera Printer Disk CPU Graphics Adapter USB Controller Parallel Port Disk Controller BUS Memoria RAM Memoria ROM (BIOS) DMA CPU esegue istruzioni, effettua calcoli,

Dettagli

La macchina di Von Neumann. Central Processing Unit (CPU) Elementi base. Architettura computer. Bus di sistema MEMORIA CENTRALE PERIFERICHE A B INTR

La macchina di Von Neumann. Central Processing Unit (CPU) Elementi base. Architettura computer. Bus di sistema MEMORIA CENTRALE PERIFERICHE A B INTR Architettura di un computer La macchina di Von Neumann Architettura organizzata secondo il modello della macchina di von Neumann definita nei tardi anni 40 all Institute for Advanced Study di Princeton.

Dettagli

Architettura dei calcolatori

Architettura dei calcolatori Architettura dei calcolatori Dott. Ing. Leonardo Rigutini Dipartimento Ingegneria dell Informazione Università di Siena Via Roma 56 53100 SIENA Uff. 0577233606 rigutini@dii.unisi.it http://www.dii.unisi.it/~rigutini/

Dettagli

SYNETO: OLTRE LO STORAGE

SYNETO: OLTRE LO STORAGE SYNETO: OLTRE LO STORAGE Pag. 1 Indice 1 Chi è Syneto... 3 2 Perché valutare gli Storage di Syneto... 3 3 I differenziali di Syneto... 4 Pool di dischi... 4 Copy on write... 4 Checksum... 4 Self Healing...

Dettagli

Elementi di Informatica e Programmazione. # Memoria di massa. Problema: comprare un PC. Architettura del calcolatore. Architettura di Von Neumann

Elementi di Informatica e Programmazione. # Memoria di massa. Problema: comprare un PC. Architettura del calcolatore. Architettura di Von Neumann Elementi di Informatica e Programmazione Architettura del calcolatore (prima parte) Corsi di Laurea in: Ingegneria Civile Ingegneria per l Ambiente e il Territorio Università degli Studi di Brescia Problema:

Dettagli

Architettura degli Elaboratori, corso A, a.a. 2005-06. Appendice A: Caratteristiche di processori esistenti

Architettura degli Elaboratori, corso A, a.a. 2005-06. Appendice A: Caratteristiche di processori esistenti Architettura degli Elaboratori, corso A, a.a. 2005-06 Appendice A: Caratteristiche di processori esistenti Queste note riportano le caratteristiche di alcuni processori esistenti, selezionati in modo da

Dettagli

Abstract. Chi sono. Using Server Virtualization to Optimize the Consolidation and Reduce the Power Consumption of the Datacenter.

Abstract. Chi sono. Using Server Virtualization to Optimize the Consolidation and Reduce the Power Consumption of the Datacenter. Using Server Virtualization to Optimize the Consolidation and Reduce the Power Consumption of the Datacenter Andrea Mauro Abstract Server consolidation is a way to reduce the number of servers and optimize

Dettagli

Informatica per l Ingegneria Industriale. Introduzione ai calcolatori

Informatica per l Ingegneria Industriale. Introduzione ai calcolatori Informatica per l Ingegneria Industriale Introduzione ai calcolatori Gualtiero Volpe gualtiero.volpe@unige.it 1. Struttura del calcolatore 1 Che cosa è un computer? A prescindere dalle dimensioni e dal

Dettagli

Gerachie di Memorie. Matteo Dominoni a.a. 2002/2003. Gerarchie di Memoria A.A. 2002/2003 1

Gerachie di Memorie. Matteo Dominoni a.a. 2002/2003. Gerarchie di Memoria A.A. 2002/2003 1 Gerachie di Memorie Matteo Dominoni a.a. 2002/2003 Gerarchie di Memoria A.A. 2002/2003 1 Dove Studiare? Capitolo 7 Patterson-Hennessy Gerarchie di Memoria A.A. 2002/2003 2 Obbiettivo Creare l illusione

Dettagli

Corem, Unità di Controllo di Sistemi non presidiati

Corem, Unità di Controllo di Sistemi non presidiati ISTITUTO NAZIONALE DI GEOFISICA E VULCANOLOGIA OSSERVATORIO VESUVIANO Corem, Unità di Controllo di Sistemi non presidiati G.Scarpato, W.De Cesare, C.Buonocunto Rapporto Tecnico n 2-2005 Osservatorio Vesuviano

Dettagli

VIRTUAL INFRASTRUCTURE DATABASE

VIRTUAL INFRASTRUCTURE DATABASE ALLEGATO B5.3 VIRTUAL INFRASTRUCTURE DATABASE Situazione alla data 30.6.2011 Pag. 1 di 6 AIX Logical Partitions Database L infrastruttura dell ambiente RISC/AIX viene utilizzata come Data Layer; fornisce

Dettagli

Server IBM Power 570. torna all'indice. premere per stampare Sistemi modulari e scalabili per la flessibilità aziendale e l efficienza IT

Server IBM Power 570. torna all'indice. premere per stampare Sistemi modulari e scalabili per la flessibilità aziendale e l efficienza IT torna all'indice premere per stampare Sistemi modulari e scalabili per la flessibilità aziendale e l efficienza IT Server IBM Power 570 Per carichi di lavoro di elaborazione delle transazioni medio-grandi,

Dettagli

Real-Time Systems GmbH (RTS) Partition where you can Virtualize where you have to. Real Time Hypervisor

Real-Time Systems GmbH (RTS) Partition where you can Virtualize where you have to. Real Time Hypervisor Real-Time Systems GmbH (RTS) Partition where you can Virtualize where you have to Real Time Hypervisor Esperti di Real-Time e Sistemi Embedded Real-Time Systems GmbH Gartenstrasse 33 D-88212 Ravensburg

Dettagli

Reti e Domini Windows 2000. Corso di Amministrazione di Reti A.A. 2002/2003

Reti e Domini Windows 2000. Corso di Amministrazione di Reti A.A. 2002/2003 Reti e Domini Windows 2000 Corso di Amministrazione di Reti A.A. 2002/2003 Materiale preparato utilizzando dove possibile materiale AIPA http://www.aipa.it/attivita[2/formazione[6/corsi[2/materiali/reti%20di%20calcolatori/welcome.htm

Dettagli

Architettura di un sistema operativo

Architettura di un sistema operativo Architettura di un sistema operativo Struttura di un S.O. Sistemi monolitici Sistemi a struttura semplice Sistemi a livelli Virtual Machine Sistemi basati su kernel Sistemi con microkernel Sistemi con

Dettagli

2.2.1 FrontEnd FIREWALL CARATTERISTICHE VALORE RICHIESTO VALORE OFFERTO QTA' 2

2.2.1 FrontEnd FIREWALL CARATTERISTICHE VALORE RICHIESTO VALORE OFFERTO QTA' 2 2.2.1 FrontEnd FIREWALL RICHIESTO QTA' 2 modello throughput 400 Mbps Throughput cifrato (3DES) 200 Mbps VPN Session 700 Connessioni al secondo 7000 RAM 512 Mbyte System flash 64 6 porte per Network Gigabitporte

Dettagli

Architetture di router IP

Architetture di router IP Torino, novembre 2004 Reti e sistemi telematici Architetture di router IP Gruppo Reti TLC giancarlo.pirani@telecomitalia.it http://www.telematica.polito.it/ GIANCARLO PIRANI TELECOM ITALIA LAB ROUTER IP

Dettagli

02 - Organizzazione dei sistemi di calcolo

02 - Organizzazione dei sistemi di calcolo Organizzazione dei sistemi di calcolo - Processori - Memoria principale - Memoria secondaria - Input/Output Pagina 2 Processori Pagina 3 La CPU è composta da: - Unità di controllo - Unità logico-aritmetica

Dettagli

IBM Power 720 Express

IBM Power 720 Express IBM Power 720 Express Server rack o tower 4U flessibile, sicuro e affidabile, ideale per le medie imprese Caratteristiche principali Ideale per gestire l odierna combinazione di transazioni aziendali e

Dettagli

Le virtual machine e la memoria virtuale

Le virtual machine e la memoria virtuale Le virtual machine e la memoria virtuale Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson 5: 5.6, 5.7. 1/29

Dettagli

Punto di partenza ideale come sistema di archiviazione professionale MAXDATA PLATINUM 600 IR

Punto di partenza ideale come sistema di archiviazione professionale MAXDATA PLATINUM 600 IR Punto di partenza ideale come sistema di archiviazione professionale MAXDATA PLATINUM 600 IR MAXDATA PLATINUM 600 IR: Punto di partenza ideale come sistema di archiviazione professionale Caratteristiche

Dettagli

L Architettura di un Calcolatore

L Architettura di un Calcolatore ASTE Information Technology Excellence oad (I.T.E..) L Architettura di un Calcolatore aurizio Palesi Salvatore Serrano aster ITE Informatica di Base aurizio Palesi, Salvatore Serrano 1 Sommario Architettura

Dettagli

Progettazione di un Forensics Personal Computer (parte hardware) Domenico Marino

Progettazione di un Forensics Personal Computer (parte hardware) Domenico Marino Progettazione di un Forensics Personal Computer (parte hardware) Domenico Marino Dopo aver analizzato dettagliatamente il mercato dell'hardware forensics circa offerte e costi, abbiamo deciso di progettare

Dettagli

IBM BladeCenter JS23 e JS43 Express

IBM BladeCenter JS23 e JS43 Express I Power Blade per i carichi di lavoro più complessi IBM BladeCenter JS23 e JS43 Express Server blade BladeCenter JS23 e JS43 Express Punti di forza Ideali per il consolidamento dell infrastruttura, la

Dettagli

Virtualizzazione. Orazio Battaglia

Virtualizzazione. Orazio Battaglia Virtualizzazione Orazio Battaglia Definizione di virtualizzazione In informatica il termine virtualizzazione si riferisce alla possibilità di astrarre le componenti hardware, cioè fisiche, degli elaboratori

Dettagli

Informatica di Base - 6 c.f.u.

Informatica di Base - 6 c.f.u. Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Informatica di Base - 6 c.f.u. Anno Accademico 2007/2008 Docente: ing. Salvatore Sorce Architettura dei calcolatori I parte Introduzione,

Dettagli

memoria virtuale protezione

memoria virtuale protezione Memoria Virtuale Le memorie cache forniscono un accesso veloce ai blocchi di memoria usati più di recente La memoria virtuale fornisce un accesso veloce ai dati sulle memorie di massa usati più di recente.

Dettagli

Calcolo numerico e programmazione Architettura dei calcolatori

Calcolo numerico e programmazione Architettura dei calcolatori Calcolo numerico e programmazione Architettura dei calcolatori Tullio Facchinetti 30 marzo 2012 08:57 http://robot.unipv.it/toolleeo Il calcolatore tre funzionalità essenziali:

Dettagli

Progettare l'isa. Progettare l'isa. Corso di Architettura degli Elaboratori. Interpretazione

Progettare l'isa. Progettare l'isa. Corso di Architettura degli Elaboratori. Interpretazione Corso di Architettura degli Elaboratori Il livelo ISA: ISA IJVM, tipi di dati e formato delle istruzioni Matteo Baldoni Dipartimento di Informatica Università degli Studi di Torino C.so Svizzera, 185 I-10149

Dettagli

Architettura hardware

Architettura hardware Architettura dell elaboratore Architettura hardware la parte che si può prendere a calci Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione

Dettagli

Sistemi Operativi per Sistemi di Elaborazione Ubiqui

Sistemi Operativi per Sistemi di Elaborazione Ubiqui Griglie e Sistemi di Elaborazione Ubiqui Sistemi Operativi per Sistemi di Elaborazione Ubiqui Griglie e Sistemi Ubiqui - D. Talia - UNICAL 1 Sistemi Operativi per Ubiquitous Computing Palm OS Symbian OS

Dettagli

Informatica Grafica. Architetture degli elaboratori

Informatica Grafica. Architetture degli elaboratori Informatica Grafica Corso di Laurea in Ingegneria Edile Architettura Architetture degli elaboratori Paolo Torroni Dipartimento di Elettronica, Informatica e Sistemistica (DEIS) Università degli Studi di

Dettagli

VNET HOP Hw code 2248 Rev. 0. VNET 433 Hw code 2235 Rev. 2. VNET 433 FLEX Hw code 2274 Rev. 0. VNET LP Hw code 2247 Rev. 0

VNET HOP Hw code 2248 Rev. 0. VNET 433 Hw code 2235 Rev. 2. VNET 433 FLEX Hw code 2274 Rev. 0. VNET LP Hw code 2247 Rev. 0 Cedac Software Srl Products line Hardware Division VNET HOP Hw code 2248 Rev. 0 Il modulo con protocollo Vnet 1.0 e Vnet 2.0 Advanced Mode (vedi Virtual Net architecture), consente una connessione tra

Dettagli

VDI Solution. Today - Tough Choice for VDI Delopment. One or two application non browser-based activity.

VDI Solution. Today - Tough Choice for VDI Delopment. One or two application non browser-based activity. VDI Today Requirement 1. Central management; 2. High performance master image and working cache; 3. Fast system scalability (increase desktop provisioning); 4. High security environment; 5. Access anywhere

Dettagli

Fondamenti di informatica: un po di storia

Fondamenti di informatica: un po di storia Fondamenti di informatica: un po di storia L idea di utilizzare dispositivi meccanici per effettuare in modo automatico calcoli risale al 600 (Pascal, Leibniz) Nell ottocento vengono realizzati i primi

Dettagli

Desiderata: memoria capiente e veloce. Connessioni tra livelli di memoria. Memoria cache, struttura. Tecniche impiegate. Ad ogni accesso alla memoria

Desiderata: memoria capiente e veloce. Connessioni tra livelli di memoria. Memoria cache, struttura. Tecniche impiegate. Ad ogni accesso alla memoria Connessioni tra livelli di memoria Tape Registers Cache Main memory Magnetic disk Optical disk (Architettura degli Elaboratori) Gerarchie di memorie / 58 Metodo: Desiderata: memoria capiente e veloce i

Dettagli

Assyrus Srl. Virtualizzazione. Azienda di servizi e prodotti. Attività principali. Diversi partner/fornitori. Definizione (fonte: Wikipedia)

Assyrus Srl. Virtualizzazione. Azienda di servizi e prodotti. Attività principali. Diversi partner/fornitori. Definizione (fonte: Wikipedia) VISTA SULL ORGANIZZAZIONE, IL GOVERNO, LA GESTIONE E LA SICUREZZA DELLA RETE 7 Novembre 2006 Assyrus Srl Azienda di servizi e prodotti Ambito ICT Attività principali Progettazione System integrator / system

Dettagli

Architettura Hardware di un Router

Architettura Hardware di un Router - Laboratorio di Servizi di Telecomunicazione Architettura Hardware di un Router Slide tratte da Cisco Press CCNA Instructor s Manual ed elaborate dall Ing. Francesco Immè Wide Area Network (WAN) Le principali

Dettagli

Introduzione alle architetture dei processori

Introduzione alle architetture dei processori Architettura dei microprocessori Argomenti CLASSIFICAZIONE MICROPROCESSORI Basic concepts 80x86, x64 Architettura pc Tecniche per incrementare le prestazioni 07/08 CLASSIFICAZIONE ELABORATORI(MICROPROCESSORI)

Dettagli

Nuove funzionalità introdotte in Windows Server 8 (Beta)

Nuove funzionalità introdotte in Windows Server 8 (Beta) Nuove funzionalità introdotte in Windows Server 8 (Beta) Al momento della pubblicazione di questo articolo Windows Server 8 è ancora in versione beta quindi c è la possibilità che cambino ancora le carte

Dettagli

Rendere il Software green con la virtualizzazione applicativa Antonella Bertoletti

Rendere il Software green con la virtualizzazione applicativa Antonella Bertoletti Rendere il Software green con la virtualizzazione applicativa Antonella ertoletti Un mondo più green Significa anche: Ottimizzare l utilizzo della propria infrastruttura IT onsolidando i server sotto utilizzati

Dettagli

L innovazione diventa la norma

L innovazione diventa la norma torna all'indice Server IBM System x premere per stampare L innovazione diventa la norma Server IBM System x Punti di forza Creazione di un ambiente IT flessibile e conveniente con l ausilio della tecnologia

Dettagli

Componenti di Sistemi Operativi. System Call Programmi di sistema Componenti di un SO Servizi di SO

Componenti di Sistemi Operativi. System Call Programmi di sistema Componenti di un SO Servizi di SO Componenti di so 1 Componenti di Sistemi Operativi System Call Programmi di sistema Componenti di un SO Servizi di SO 2 System Call Le system call forniscono l'interfaccia tra running program e SO Generalmente

Dettagli

WINDOWS SERVER WEB 2008R2 64BIT/X64 CON SP1 1-4 CPU VERSIONE OEM 1PACK IN ITALIANO

WINDOWS SERVER WEB 2008R2 64BIT/X64 CON SP1 1-4 CPU VERSIONE OEM 1PACK IN ITALIANO WINDOWS SERVER WEB 2008R2 64BIT/X64 CON SP1 1-4 CPU VERSIONE OEM 1PACK IN ITALIANO Descrizione Breve prodotto Lingua italiano Licenza Server + Cal Sistema Spaziolibero Cpu Memoria Windows Server 2008 Web

Dettagli

ICT (Information and Communication Technology): ELEMENTI DI TECNOLOGIA

ICT (Information and Communication Technology): ELEMENTI DI TECNOLOGIA ICT (Information and Communication Technology): ELEMENTI DI TECNOLOGIA Obiettivo Richiamare quello che non si può non sapere Fare alcune precisazioni terminologiche IL COMPUTER La struttura, i componenti

Dettagli

Allegato 1 Specifiche tecniche ambiente CNPADC. Giugno 2013

Allegato 1 Specifiche tecniche ambiente CNPADC. Giugno 2013 Allegato 1 Specifiche tecniche ambiente CNPADC Giugno 2013 Sommario 1 PREMESSA... 3 2 COMPONENTE TECNOLOGICA DEL SERVIZIO... 3 3 COMPONENTE APPLICATIVA DEL SERVIZIO... 5 3.1 Infrastruttura tecnologica,

Dettagli

IBM BladeCenter: La scelta giusta

IBM BladeCenter: La scelta giusta Affidabile, innovativo, aperto e di facile distribuzione, IBM BladeCenter rappresenta la scelta giusta per soddisfare le diverse esigenze aziendali IBM BladeCenter: La scelta giusta Punti di forza La scelta

Dettagli

Le Memorie. Il concetto di bit. Indirizzi di memoria. La memoria principale (RAM)

Le Memorie. Il concetto di bit. Indirizzi di memoria. La memoria principale (RAM) Le Memorie Giuseppe Pozzi Impianti di Elaborazione Facoltà di Ingegneria dell'informazione Politecnico di Milano giuseppe.pozzi@polimi.it - versione del 3 settembre 23 - La memoria principale (RAM) Bibliografia:

Dettagli

Architetture di router IP

Architetture di router IP Torino, settembre 2003 Reti e sistemi telematici - 2 Architetture di router IP Gruppo Reti TLC giancarlo.pirani@telecomitalia.it http://www.telematica.polito.it/ GIANCARLO PIRANI TELECOM ITALIA LAB ROUTER

Dettagli

Soluzioni complete per il business on demand

Soluzioni complete per il business on demand Sistemi IBM _` xseries Soluzioni complete per il business on demand xseries 346 xseries 336 xseries 226 xseries 236 xseries 206 xseries 306 Blade HS20 I server xseries basati su processori Intel Xeon offrono

Dettagli

Evoluzione dei sistemi operativi (5) Evoluzione dei sistemi operativi (4) Classificazione dei sistemi operativi

Evoluzione dei sistemi operativi (5) Evoluzione dei sistemi operativi (4) Classificazione dei sistemi operativi Evoluzione dei sistemi operativi (4) Sistemi multiprogrammati! più programmi sono caricati in contemporaneamente, e l elaborazione passa periodicamente dall uno all altro Evoluzione dei sistemi operativi

Dettagli

Cosa è l informatica

Cosa è l informatica Cosa è l informatica Informazione + automatica Scienza del trattamento automatico delle informazioni Insieme dei processi e delle tecnologie che rendono possibile Elaborare (trasformare) l informazione

Dettagli

Adozione del Cloud: Le Domande Inevitabili

Adozione del Cloud: Le Domande Inevitabili Adozione del Cloud: Le Domande Inevitabili All IT Aziendale Quali sono i rischi che non esistevano negli ambienti fisici o virtualmente statici? Ho bisogno di separare ruoli di amministratore dei server

Dettagli

Metodologie di progettazione

Metodologie di progettazione Metodologie di progettazione 1 Metodologie di progettazione Una procedura per progettare un sistema Il flusso di progettazione può essere parzialmente o totalmente automatizzato. Un insieme di tool possono

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Calcolatori Elettronici Classificazione dei calcolatori elettronici Sistemi basati sull architettura di von Neumann rchitettura dei calcolatori: definizioni Evoluzione dell architettura rchitettura della

Dettagli

La memoria virtuale. La gerarchia di memorie. Indirizzo fisico. Memoria virtuale. Architetture Avanzate dei Calcolatori. Valeria Cardellini

La memoria virtuale. La gerarchia di memorie. Indirizzo fisico. Memoria virtuale. Architetture Avanzate dei Calcolatori. Valeria Cardellini La memoria Architetture Avanzate dei Calcolatori Valeria Cardellini Nelle lezioni precedenti { Memoria La gerarchia di memorie Registri Istruzioni, operandi L Cache Blocchi L2 Cache Blocchi Memoria Pagine

Dettagli