Architettura dei sistemi Mainframe. Francesco Bertagnolli IBM Italia Gaetano Maretto IBM Italia. IBM Systems IBM Corporation
|
|
- Sibilla Pinna
- 8 anni fa
- Visualizzazioni
Transcript
1 Architettura dei sistemi Mainframe Francesco Bertagnolli IBM Italia Gaetano Maretto IBM Italia 2010 IBM Corporation
2 Agenda Blue Gene vs Mainframe Un Mainframe: La generazione z10 Architettura del processore mainframe Struttura di un Server e di un Cluster Misurare la potenza del Mainframe
3 Blue Gene vs Mainframe
4 System Name Site JUGENE Forschungszentrum Juelich (FZJ) 4 core System Family IBM BlueGene System Model BlueGene/P Computer Vendor Blue Gene/P Solution IBM 32 Chip Application area Research Installation Year 2009 Operating System CNK/SLES 9 Interconnect Proprietary Processor type PowerPC MHz (3.4 GFlops) Processor ( core) Main memory 2 Gbytes /node (aggregate 144 TB) 32 nodecards 72 Racks 72 Racks with 32 nodecards x 32 chip x 4 core (total chip) core
5 * * *Rmax and Rpeak values are in TFlops
6 Un applicazione Front End Access Point Local Network Security Network Access Point Dati Remote Network Sistemi Centrali External Network Internal Network
7 Il Sistema Centrale - Ruolo Volume PRINTERS Attached Users Networ k Local & Remote Networks Administrators ONLINE Data On Magnetic DISKS OFFLINE Data On TAPES or DVDs
8 Definizione di Sistema Centrale Un Sistema Centrale è un Calcolatore usato per gestire grandi flussi transazionali e/o massiccie elaborazioni batch con un grado elevato di sicurezza e di disponibilità. Inoltre si richiede al sistema centrale di poter garantire un livello di servizio concordato con gli utenti. Per poter svolgere compiti di questa mole deve essere in grado di accedere a grandi volumi di dati per conto di un gran numero di utenti contemporaneamente collegati.
9 Esistono Diversi tipi di Sistemi Centrali A partire dal 1990 industrie diverse (IBM, SUN, HP) hanno prodotto sistemi di grandi dimensioni ai quali gli utenti hanno dato il ruolo di Sistema Centrale Tali prodotti si differenziano per caratteristiche tecniche ed architettura costruttiva oltre che per la dimensione di potenza di calcolo. Anche se i Sistemi Centrali non hanno tutti necessariamente le stesse caratteristiche tecnicofunzionali essi sono accomunati dall uso che di essi viene fatto.
10 Modelli di Infrastruttura Modello Host Centrico Modello Client-Server Mainframe (Host) Mainframe (Host) Dati Dati Dati Dati Server Dati Terminali Browser Browser Browser Browser Client Client Client Client
11 Tipici lavori svolti dal Mainframe
12 Elaborazione di tipo Batch
13 Elaborazione di tipo On Line ATMs Account activities 1 TCP/IP network 4 Requests Branch offices Branch office automation systems 2 Office automation systems 3 Mainframe Accesses database 5 Central office queries and updates 6 Business analysts Inventory control Disk storage controller Stores database files
14 IBM System z Tipici ruoli professionali nel mondo Mainframe
15 Un mainframe: la generazione z10 EC
16 IBM System z: System Design Comparison System I/O Bandwidth 288 GB/sec* Balanced System CPU, nway, Memory, I/O Bandwidth* GB/sec* 96 GB/sec Memory 24 GB/sec ITR for 1-way 1.5 TB** 512 GB 256 GB 64 GB ~600 ~ way 32-way z10 EC *Servers exploit a subset of its designed I/O capability ** Up to 1 TB per LPAR 54-way 64-way Processors z9 EC zseries 990 zseries 900
17 Mainframe HW evolution z10 EC 77 engines 64-way Each new range continues to deliver: New function Unprecedented capacity to meet consolidation needs Improved efficiency to further reduce energy consumption Delivering flexible and simplified on demand capacity A mainframe that goes beyond the traditional paradigm Maximum ITR z9 EC 64 engines 54-way z engines 32-way z engines 16-way z900 z/os 1.6 z990 z/os 1.6 z9 EC z/os 1.6 z10 EC z/os 1.8
18 z10 EC Under the covers (Model E56 or E64) Power Supplies 2 x Support Elements Internal Batteries (optional) 3x I/O cages Processor Books, Memory, MBA and HCA cards Ethernet cables for internal System LAN connecting Flexible Service Processor (FSP) cage controller cards InfiniBand I/O Interconnects 2 x Cooling Units Fiber Quick Connect (FQC) Feature (optional) FICON & ESCON FQC
19 IBM System z10 EC Processor and Memory Structure
20 z10 EC Multi-Chip Module (MCM) 96mm x 96mm MCM 103 Glass Ceramic layers 7 chip sites 17 and 20 way MCMs S 2 S 3 PU 2 SC 1 PU 1 PU 4 PU 3 SC 0 PU 0 S 0 S 1 CMOS 11s chip Technology PU, SC, S chips, 65 nm 5 PU chips/mcm Each up to 4 cores One memory control (MC) per PU chip mm x mm 994 million transistors/pu chip L1 cache/pu core (Store-Through to L1.5) 64 KB I-cache 128 KB D-cache L1.5 cache/pu core (Store-Through to L2) 3 MB 4.4 GHz 0.23 ns Cycle Time 6 km of wire 2 Storage Control (SC) chip mm x mm 1.6 billion transistors/chip L2 Cache 24 MB per SC chip (48 MB/Book) L2 Store-In vs L3 (RAM) L2 access to/from other MCMs 3 km of wire 4 SEEPROM (S) chips 2 x active and 2 x redundant Product data for MCM, chips and other engineering information Clock Functions distributed across PU and SC chips
21 z10 EC Enterprise Quad Core z10 PU Chip Core L1 + L1.5 & HDFU MC Core L1 + L1.5 & HDFU L2 Intf COP COP L2 Intf Core L1 + L1.5 & HDFU GX Core L1 + L1.5 & HDFU Up to Four cores per PU 4..4 GHz L1 cache/pu core 64 KB I-cache 128 KB D-cache 3 MB L1.5 cache/pu core Each core with its own Hardware Decimal Floating Point Unit (HDFU) Two Co-processors (COP) Accelerator engines Data compression Cryptographic functions Includes 16 KB cache Shared by two cores L2 Cache interface Shared by all four cores I/O Bus Controller (GX) Interface to Host Channel Adapter (HCA) Memory Controller (MC) Interface to controller on memory DIMMs
22 z10 EC Additional Details for PU Core Each core is a superscalar processor with these characteristics: The basic cycle time is approximately 230 picoseconds Up to two instructions may be decoded per cycle Enterprise Quad Core z10 processor chip Maximum is two operations/cycle for execution as well as for decoding Memory accesses might not be in the same instruction order PU 2 PU 1 PU 0 Most instructions flow through a pipeline with different numbers of steps for various types of instructions. Several instructions may be in progress at any instant, subject to the maximum number of decodes and completions per cycle SC 1 SC 0 Each PU core has an L1 cache divided into a 64 KB cache for instructions and a 128 KB cache for data Each PU core also has a L1.5 cache. This cache is 3MB in size. Each L1 cache has a Translation Look-aside Buffer (TLB) of 512 entries associated with it S 2 S 3 PU 4 PU 3 S 0 S 1
23 z10 EC Compression and Cryptography Accelerator Data compression engine Static dictionary compression and expansion Dictionary size up to 64 KB (8K entries) Local 16 KB caches for dictionary data Core 0 Core 1 CP Assist for Cryptographic Function (CPACF) DES (DEA, TDEA2, TDEA3) SHA-1 (160 bit) SHA-2 (224, 256, 384, 512 bit) IB OB TLB 2 nd Level Cache TLB OB IB AES (128, 192, 256 bit) PRNG Accelerator unit shared by 2 cores Cmpr Exp 16K 16K Cmpr Exp Independent compression engines Shared cryptography engines Crypto Cipher Crypto Hash
24 z10 EC SC Hub Chip Connects multiple z10 PU chips 48 GB/Sec bandwidth per processor Shared Level 2 cache 24 MB SRAM Cache Extended directory Partial-inclusive discipline Hub chips can be paired 48 MB shared cache Low-latency SMP coherence fabric Robust SMP scaling Strongly-ordered architecture Multiple hub chips/pairs allow further SMP scaling
25 z10 EC Processor/Memory/HCA and Book SC CHIP PU CHIP Core L1 + L1.5 & HDFU MC L2 Int COP L2 Int Core L1 + L1.5 & HDFU GX Front View HCA2-O HCA2-O Core L1 + L1.5 & HDFU COP Core L1 + L1.5 & HDFU PU PU PU SC SC PU PU FSP FSP HCA2-C HCA2-C HCA2-C HCA2-C MBA MBA
26 z10 EC Book Layout Rear Memory Fanout Cards Front DCA Power Supplies Memory Cooling from/to MRU
27 z10 EC Book Layout Under the covers Fanouts MCM HCA2-O (InfiniBand) Memory FSP cards DCA Power Supplies HCA2-C (I/O cages) MBA (ICB-4) MRU Connections
28 20 PU MCM Structure Memory Memory Memory Memory 2 GX 2 GX 2 GX 2 GX 4 PU cores 4x3MB L1.5 COP 4 PU cores 4x3MB L1.5 COP 4 PU cores 4x3MB L1.5 COP 4 PU cores 4x3MB L1.5 COP 4 PU cores 4x3MB L1.5 COP MC, GX MC, GX MC, GX MC, GX MC, GX 24MB L2 SC 24MB L2 SC Off- Book Interconnect Off- Book Interconnect Off- Book Interconnect
29 z10 EC Inter Book Communications Model E64 The z10 EC Books are fully interconnected in a point to point topology as shown in the diagram Data transfers are direct between Books via the Level 2 Cache chip in each MCM. Level 2 Cache is shared by all PU chips on the MCM 17-way First Book 20-way Third Book 77-way CEC 20-way Second Book 20-way Fourth Book
30 Architettura del processore mainframe
31 Caratteristiche di base della CPU Terminologia 1. Tecnologia di Base: TTL CMOS 2. Codifica dei dati e delle istruzioni ASCII EBCDIC UNICODE 3. Instruction Set CISC (Complex Instruction Set Computer) RISC (Reduced Instruction Set Computer) 4. Indirizzamento della memoria: 24 Bit 31 Bit 64 Bit 5. Velocità di esecuzione (potenza) Ciclo Base (Nanosecondi, picosecondi) Tempo necessario al processore per passare da uno stato definito al successivo Frequenza di Clock (numero di cicli al secondo - Mhz, Ghz) Numero di Istruzioni generiche al secondo (MIPS= Millions of Instructions per Second) Numero di Istruzioni in virgola Mobile (Mflops)
32 Definizione Architetturale del Mainframe la z/architecture Le caratteristiche funzionali dei Sistemi Centrali IBM (detti Sistemi z) sono pubbliche. Esse sono state pubblicate la prima volta nel Sono contenute in due famiglie di volumi: La descrizione dell organizzazione dell unita centrale in un volume intitolato Principles of Operation La descrizione delle connessioni fra unita centrale e dispositivi periferici in un volume intitolato Interface Definition Tali caratteristiche vengono indicate col nome di z/architecture. Elementi essenziali di essa sono: L organizzazione dei Sistemi La gestione della Memoria Le caratteristiche del Sottosistema I/O. Il Set di Istruzioni Funzioni HW rivolte a particolari applicazioni La z/architecture è compatibile con ed estende le precedenti Architetture denominate: S/360 (1964) S/370 (1970) S/370 XA (1983) ESA/370 (1988) ESA/390 (1990) Fonte: Z/Architecture Principles of Operation SA IBM Corporation September 2005
33 IBM z/architecture Instruction Set Continues line of upward-compatible mainframe processors Application compatibility since 1964 Supports all z/architecture-compliant OSes ESA/390 z/architecture 64-bit addressing 370/ESA 370/XA Binary Floating Point S/370 Sysplex S/360 Virtual addressing 31-bit addressing 24-bit addressing s 1980s 1990s 2000s
34 I Sistemi Operativi del Mainframe 1967 CP/ OS/ VM/ MVS/ VM/XA 1982 MVS/XA 1990 VM/ESA 1988 MVS/ESA 2000 Linux/ bit 2002 z/vm 1996 OS/ z/os 2004 z/linux 64 bit 2009
35 Elementi della z/architecture L organizzazione generale dei Calcolatori (secondo lo schema precedente). Il Set di Istruzioni Le modalità di INPUT/OUTPUT e le relative istruzioni. L Organizzazione della Memoria Reale e Virtuale e dei Registri Le Assist a funzioni applicative; ad esempio: Crittografia Compressioni dei dati Gli strumenti per la gestione (avvio/chiusura) del sistema (Operator facilities) Le modalità di Controllo del Complesso Elaborativo (CEC) Le modalità di esecuzione dei programmi Le modalità di interrupt (Interruption Handling - IH) Le modalità di Gestione degli Errori (Machine-Check Handling).
36 La caratteristica fondamentale della z/architecture Compatibilità Binaria all interno delle famiglie di elaboratori che la compongono. Ovvero qualunque programma applicativo utente scritto secondo le regole della z/ Architecture può essere eseguito su qualunque calcolatore con essa compatibile senza la necessità di alcuna modifica, né al codice sorgente, né al programma direttamente eseguibile. Tale caratteristica obbliga tutti i Calcolatori compatibili ad essere in grado di eseguire con lo stesso risultato tutte le istruzioni definite dall Architettura, indipendentemente dalla implementazione Tecnologica del Processore. Molti utenti dei Sistemi Centrali IBM eseguono con successo oggi, programmi che sono stati compilati nel 1964, senza averli mai modificati o rielaborati.
37 Elementi della z/architecture Virtual Memory Memoria Virtuale I Sistemi mainframe usano la tecnica denominata Memoria Virtuale Indice delle Pagine Memoria Centrale Memoria ausiliaria: Immagine della Memoria Virtuale sui dischi Page-in Page-out L operazione di spostamento di dati e programmi dalla Memoria ausiliaria a quella centrale per essere elaborati viene detta page in. Lo Spostamento di dati e programmi non usati dalla memoria centrale ad altri dispositivi viene detta page out
38 Elementi della z/architecture La Dynamic Address Translation (DAT) Il processo detto Dynamic Address Translation (DAT) ha lo scopo di convertire un indirizzo virtuale in un indirizzo reale. ha la capacità di interrompere l esecuzione di programmi per spostare i contenuti relativi dalla memoria centrale su una memoria ausiliaria (dischi) ed in un secondo momento restituire dati e programma alla memoria centrale ponendoli in una differente locazione. Tale operazione viene definita Paginazione e rappresenta il passaggio dalla Memoria Virtuale a quella reale. Le operazioni del DAT sono assolutamente trasparenti al programma. Memoria Virtuale Memoria Ausiliaria Memoria Centrale Programma 1 Programma2 Programma
39 Elementi della z/architecture La traduzione degli indirizzi virutali La traduzione viene effettuata in maniera assistita dall hardware utilizzando tabelle gestite dal sistema operativo Sono possibili 5 livelli di tabelle (3 Region Tables, Segment Table, Page Table) Per ottimizzare le performance si possono evitare livelli di traduzione per address-space di opportuna dimensione All interno del processore i TLB (Translation Lookaside Buffers) sono cache delle traduzioni effettuate.
40 Elementi della z/architecture Tipi di indirizzo Al fine della traduzione si definiscono due indirizzi: Indirizzo Virtuale : Indica una posizione nella memoria Virtuale. Per essere ricondotto ad una posizione reale necessita di una traduzione dell indirizzo. Indirizzo Reale : è un indirizzo di memoria Centrale che viene fatto corrispondere ad un indirizzo virtuale mediante Traduzione dinamica dell indirizzo Memoria Reale Memoria Virtuale Sui Sistemi della z/architecture l indirizzamento puo avvenire con tre modalità(trimodal ADDRESSING): 1. A 24 Bit. Puo indirizzare 16 Megabytes (2 24 )di Memoria Reale o Virtuale. Viene mantenuto per compatibilita con le precedenti architetture. 2. A 31 Bit. Puo indirizzare 2Gigabytes (2 31 )di Memoria Reale o Virtuale. Viene mantenuto per compatibilta con le precedenti architetture. 3. A 64 Bit. Metodo Standard puo indirizzare 16 ExaBytes (2 64 ). Fonte: Z/Architecture Principles of Operation SA IBM Corporation September 2005
41 Elementi della z/architecture La Program Status Word (PSW) La Program Status Word (PSW) è una struttura binaria che contiene in ogni istante l indirizzo della l istruzione da eseguire nel passo successivo ed altre informazioni di controllo sullo stato della CPU. La PSW attiva in ogni istante si chiama Current PSW. Ogni processore ha la sua current PSW. Le CPU della z/architecture hanno la possibilità di interrompere il ciclo di istruzioni in esecuzione (programma) e passare subito ad un altro quando ricevono un particolare segnale detto interruption. Questo switch (PSW switching) avviene in questo modo: 1. La Current PSW viene scritta in una locazione di memoria ben definita dall architettura (Old PSW) e 2. Da un altra locazione di memoria ben definita dall architettura (New PSW) viene caricata una nuova PSW che indirizza l esecuzione alla routine SW che gestisce il tipo di Interrupt. Esistono sei Tipi possibili di Interrupt: 1. External 2. I/O 3. Machine check 4. Program 5. Restart 6. Supervisor Call Fonte: Z/Architecture Principles of Operation SA IBM Corporation September 2005
42 Principali Registri della z/architecture I Registri sono particolari strutture della CPU designate a contenere informazioni di controllo e servizio ovvero i dati da elaborare I Registri si dividono in: 1. General Registers : (16 a 64 bit) Sono i registri di base per il funzionamento della CPU e per l esecuzione delle operazioni elementari (Accumulatori, Program Counter,etc...) 2. Floating Point Registers: (16 a 32 o 64 bit)- Sono usati per le operazioni in virgola mobile a singola o doppia precisione. 3. Floating point Control register : un registro a 32 bit che contiene informazioni di controllo per la gestione delle operazioni in virgola mobile. 4. Control Registers:(16 a 64 bit) Sono usati dalla CPU solo per funzioni di controllo e registrazione 5. Access Registers: (16 a 32 bit) Servono a controllare l accesso ai dataspace (address space che contengono solo dati) Fonte: Z/Architecture Principles of Operation SA IBM Corporation September 2005
43 Elementi della z/architecture il Set di Istruzioni CISC (Instruction set) Le operazioni della CPU sono controllate da una serie di istruzioni, in memoria che, eseguite in maniera sequenziale, ed una per volta, rappresentano un programma. L indirizzo della prossima istruzione da eseguire è sempre indicata nella Current PSW. Questo indirizzo puo essere: 1. Quello dell istruzione adiacente (cioè con indirizzo crescente) in memoria virtuale. 2. Il target di un salto di programma (Branch) 3. L indirizzo contenuto in una New PSW che diventa Current a seguito di un Interrupt 4. L indirizzo contenuto in un campo di memoria che diventa Current PSW a fronte di una istruzione Load PSW. Ogni istruzione e costituita da due parti: Operation Code, che specifica quale operazione deve essere eseguita Operando(s) Indirizzo del dato(i) che si deve elaborare Le istruzioni possono avere quindi lunghezza e formati variabili (i formati previsti dall architettura sono 21) L Instruction set attuale comprende piu di 800 Istruzioni. Fonte: Z/Architecture Principles of Operation SA IBM Corporation September 2005
44 Alcune Istruzioni della z/architecture General Instructions: ADD SUBTRACT BRANCH COMPARE DIVIDE LOAD MOVE MOVE STRING STORE CHARACTER STORE CLOCK TRANSLATE SUPERVISOR CALL Decimal Instructions: EDIT ADD DECIMAL DIVIDE DECIMAL MULTIPLY DECIMAL... Floating point Instructions: CONVERTE BFP to HFP STORE LOAD ZERO... Control Instructions: COMPARE AND SWAP DIAGNOSE MOVE PAGE LOAD PSW SET CLOCK SIGNAL PROCESSOR PAGE IN PAGE OUT STORE CPU ID... Hexadecimal FP Istructions: ADD NORMALIZED CONVERT TO FIXED MULTIPLY SQUARE ROOT LOAD AND TEST... Binary FP Instructions ADD COMPARE LOAD FPC MULTIPLY AND ADD...
45 Il Channel Subsystem Introdotto con l architettura S370/XA (1983 ) Concetti definiti dall architettura Channel Channel Path Control Unit Subchannel Device Uno dei punti di forza dell architettura mainframe Permette ottenere grandi prestazioni nell accesso ai dati Garantisce alti livelli di scalabilità e RAS
46 Componenti del Channel Subsystem (CSS) SAP (System Assist Processor): uno dei tipi di processori dei Sistemi z. connette il CSS ai dispositivi di I/O che sono attaccati ai canali usa la configurazione di caricata nell Hardware System Area (HSA), e conosce quale dispositivo è connesso a ogni canale, e qual è il suo protocollo gestisce la coda di operazioni di I/O passate al CSS dal sistema operativo Canali: piccoli processori che comunicano con le unità di controllo dell I/(Control Unit o CU) gestiscono il trasferimento dei dati dalla memoria centrale al dispositivo esterno. Channel path: Il CSS comunica con i dispositivi di I/O attraverso percorsi di canale (Channel paths) Se un canale è condiviso fra molte partizioni logiche, ogni partizione logica stabilisce un unico percosso di canale verso ciascun dispositivo che usa questo canale Sottocanali Un sottocanale (Subchannel) fornisce l aspetto logico di un dispositivo nei riguardi di un programma e contiene le informazioni richieste per eseguire una singola operazione di I/O Un sottocanale viene fornito per ogni dispositivo di I/O indirizzabile dal CSS.
47 Gestione I/O con il Channel Subsystem CPU Sistema a CHPID USER PGM Start Subchannel Channel PGM SAP Disconnect FREE Sub Channel CU Disconnect Path USER PGM Interrup t FREE Sub Channel Dynamic Path Reconnect CU-Firmware Device L Operazione di I/O viene gestita da diverse CPU indipendenti
48 Struttura di un Server e di un Cluster di server
49 Core CICS DB2 IMS ERP DB2 z/os Mainframe and Virtualization WebSphere Java Java Appl Appl. Busine ss Java Business CICS Appl Object Objects IMS s JVM JVM z/os Linux Linux for System z z/vm Test z/os Native Linux C++ Java Linux for System z DB2 DB2 Linux for System z HiperSockets virtual networking and switching Processor Resource/Systems Manager (PR/SM ) Linux Linux for System z z/vm Native Linux C++ Java Linux for System z DB2 DB2 Linux for System z CP 1 CP 2 CP n Memory IFL 1 IFL n Up to 60 logical partitions on PR/SM; 100 s to 1000 s of virtual servers on z/vm Virtual networking for memory-speed communication, as well as virtual layer 2 and layer 3 networks supported by z/vm Intelligent and autonomic management of diverse workloads and system resources based on business policies and workload performance objectives
50 z10 EC Inter Book and I/O Communications Processor Book 3 L2 Memory Processor Book 0 L2 Memory Processor Book 2 L2 Memory Processor Book 1 L2 Memory HCA2-Cs HCA2-Cs HCA2-Cs HCA2-Cs 12x IB-DDR to I/O card domains 6 GB/sec Slot 5 Mux 0 Mux 1 Interconnect Slot 14 Mux 2 Mux 3 Interconnect Slot 23 Mux 4 Mux 5 Interconnect Slot 28 Mux 6 Mux 7 Interconnect Domain 0 Slot 01 Slot 03 Slot 06 Slot 08 Domain 2 Slot 10 Slot 12 Slot 15 Slot 17 Domain 4 Slot 19 Slot 21 Slot 24 Slot 26 Domain 6 Slot 29 Slot 30 Slot 31 Slot 32 I/O Cage 1 Slot 02 Slot 04 Slot 07 Slot 09 Domain 1 Slot 11 Slot 13 Slot 16 Slot 18 Domain 3 Slot 20 Slot 22 Slot 25 Slot 27 Domain 5
51 z10 EC I/O Infrastructure Book 0 Book 1 Book 2 Book 3 Memory Memory Memory Memory PU PU PU PU PU PU PU PU FBC/L2 Cache HCA (8x) 12x IB-DDR (16x) FBC/L2 Cache PU PU PU PU PU PU PU PU PU PU PU PU HCA (8x) 12x IB-DDR (16x) FBC/L2 Cache HCA (8x) 12x IB-DDR (16x) FBC/L2 Cache HCA (8x) 12x IB-DDR (16x) HCA-O or HCA-C fanout or MBA fanout for ICB-4 1 st level Copper Cables IFB-MP RII Channels IFB-MP IFB-MP RII IFB-MP IFB-MP IFB-MP IFB-MP IFB-MP RII RII 2 GBps msti 1 GBps msti. ISC 500 MBps msti ISC ISC ISC Coupling Links Channels 333 MBps msti ESCON ESCON ESCON ESCON.. Ports 2 GBps msti 2GBps msti 2 nd level Embedded Cargo cage (3x) FICON Express4 1/2/4 Gbps ISC-3 ESCON OSA-Express3 10 GbE Note: 28 I/O cards per cage
52 FICON/FCP IBM System z FICON Express8 FICON Express4 FICON Express2 Networking OSA-Express3 10 Gigabit Ethernet LR Gigabit Ethernet LX and SX OSA-Express2 1000BASE-T Ethernet Gigabit Ethernet LX and SX 10 Gigabit Ethernet LR HiperSockets (Define only) z10 EC Channel Types ESCON STP Coupling Links InfiniBand Coupling Links ISC-3 (Peer mode only) ICB-4 IC (Define only) Crypto Crypto Express2 Configurable Coprocessor or Accelerator
53 z10 EC FICON Express8 2, 4, 8 Gbps auto-negotiated Up to 336 channels LX 10 km, LX 4 km, SX Concurrent repair of optics Personalize as: FC Native FICON Channel-To-Channel (CTC) z/os, z/vm, z/vse, z/tpf, TPF, Linux on System z FCP (Fibre Channel Protocol) Support of SCSI devices z/vm, z/vse, Linux on System z 1, 2, 4 Gbps 1, 2, 4 Gbps 1, 2, 4 Gbps 1, 2, 4 Gbps
54 OSA-Express3 10 GbE New microprocessor 10 Gigabit Ethernet LR (Long Reach) Two ports per feature Small form factor connector (LC Duplex) CHPID type OSD (QDIO) PCI-E PCI-E LC Duplex SM LC Duplex SM Hardware data router Packet construction, inspection and routing preformed in hardware instead of firmware Designed to improve performance for standard (1492 byte) and jumbo frames (8992 byte) Up to 40% reduction in latency compared to OSA-Express2 10 GbE
55 Cluster di Mainframes IBM Parallel Sysplex Cluster IBM zseries E possibile realizzare un Cluster di Sistemi Mainframes z/os: Il Parallel Sysplex. IBM zseries z/os 40 Km CF IBM zseries z/os 40 Km 40 Km IBM zseries z/os 40 Km IBM zseries z/os CF
56 Misurare la potenza del Mainframe
57 Architetture - CISC e RISC CISC (Complex Instruction Set Computer) Tipica di z/architecture & INTEL Molte Centinaia di Istruzioni Istruzioni molto complesse che fanno riferimento anche a diversi operandi in memoria e diversi registri. Pochi Registri nella CPU Ogni istruzione puo richiedere anche molti cicli macchina. Alcuni processori possono presentare un SET di istruzioni CISC, che vengono internamente convertite in istruzioni RISC per essere eseguite in unità RISC (Pentium). RISC (Reduced Instruction Set Computer) Tipica dei sistemi UNIX Poche Centinaia di Istruzioni Istruzioni molto semplici che operano sempre su una posizione di memoria ed un registro (Load & Store) e tra due registri. Molti Registri nella CPU Ogni ciclo macchina viene conclusa una istruzione (Pipeline). Negli ultimi anni tendono a divenire piu complesse.
58 Differenze tra architetture - CISC e RISC Istruzioni da Eseguire per Funzione Ciclo Base CISC= Complex Istruction Set Computer Minimizza la Path Length RISC= Reduced Istruction Set Computer Minimizza i Cicli per istruzione La frequenza di Clock (inverso del Ciclo Base) non e l unico elemento per misurare le prestazioni di un calcolatore Entrambe le implementazioni sono in grado di eseguire piu di una ISTRUZIONE contemporaneamente
59 La potenza dei Processori - Definizioni Ciclo Base (Nanosecondi, picosecondi) Tempo necessario al processore per passare da uno stato definito al successivo Frequenza di Clock (numero di cicli al secondo - Mhz, Ghz) Numero di Istruzioni in virgola Mobile al secondo (MFlOPS = Millions of Floating Point Operations/Second) MIPS (Millions Instructions per Second) = Numero di Istruzioni CISC eseguite al secondo (in milioni). Cicli per Istruzione = Numero medio di istruzioni macchina per istruzione CISC (si ottiene da Frequenza/MIPS) MIPS UNI = Milioni di istruzioni CISC eseguite da una macchina con un solo processore. MIPS Tot = Milioni di istruzioni CISC eseguite da una macchina con il massimo di processori attivi Internal Throughput Rate (ITR) = Numero di unita di lavoro eseguite da un mainframe per secondo di processore utilizzato ITR_Uni = ITR di un mainframe con un processore ITR_N = ITR di un mainframe con n processori
60 Evoluzione dei Processori Metriche dei Processori IBM S/390 & Z 64 Bit
61 Evoluzione dei Processori IBM per i Mainframe
Architettura hardware
Architettura dell elaboratore Architettura hardware la parte che si può prendere a calci Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
DettagliArchitettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore (CPU) la memoria principale (RAM) la memoria secondaria i dispositivi di input/output Il processore
DettagliC. P. U. MEMORIA CENTRALE
C. P. U. INGRESSO MEMORIA CENTRALE USCITA UNITA DI MEMORIA DI MASSA La macchina di Von Neumann Negli anni 40 lo scienziato ungherese Von Neumann realizzò il primo calcolatore digitale con programma memorizzato
DettagliCPU. Maurizio Palesi
CPU Central Processing Unit 1 Organizzazione Tipica CPU Dispositivi di I/O Unità di controllo Unità aritmetico logica (ALU) Terminale Stampante Registri CPU Memoria centrale Unità disco Bus 2 L'Esecutore
DettagliArchitettura del calcolatore
Architettura del calcolatore La prima decomposizione di un calcolatore è relativa a due macro-componenti: Hardware Software Architettura del calcolatore L architettura dell hardware di un calcolatore reale
DettagliSTRUTTURE DEI SISTEMI DI CALCOLO
STRUTTURE DEI SISTEMI DI CALCOLO 2.1 Strutture dei sistemi di calcolo Funzionamento Struttura dell I/O Struttura della memoria Gerarchia delle memorie Protezione Hardware Architettura di un generico sistema
DettagliHardware di un Computer
Hardware di un Computer Monitor Mouse Tastiera Printer Disk CPU Graphics Adapter USB Controller Parallel Port Disk Controller BUS Memoria RAM Memoria ROM (BIOS) DMA CPU esegue istruzioni, effettua calcoli,
DettagliStruttura del calcolatore
Struttura del calcolatore Proprietà: Flessibilità: la stessa macchina può essere utilizzata per compiti differenti, nessuno dei quali è predefinito al momento della costruzione Velocità di elaborazione
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 PRESTAZIONI DEL CALCOLATORE Massimiliano Giacomin Due dimensioni Tempo di risposta (o tempo di esecuzione): il tempo totale impiegato per eseguire un task (include
DettagliDIMENSIONI E PRESTAZIONI
DIMENSIONI E PRESTAZIONI Prof. Enrico Terrone A. S: 2008/09 Le unità di misura Le due unità di misura fondamentali dell hardware sono: i Byte per le dimensioni della memoria gli Hertz (Hz) per le prestazioni
DettagliLaboratorio di Informatica
per chimica industriale e chimica applicata e ambientale LEZIONE 4 La CPU e l esecuzione dei programmi 1 Nelle lezioni precedenti abbiamo detto che Un computer è costituito da 3 principali componenti:
DettagliLa macchina programmata Instruction Set Architecture (1)
Corso di Laurea in Informatica Architettura degli elaboratori a.a. 2014-15 La macchina programmata Instruction Set Architecture (1) Schema base di esecuzione Istruzioni macchina Outline Componenti di un
DettagliReti e Sistemi per l Automazione MODBUS. Stefano Panzieri Modbus - 1
MODBUS Stefano Panzieri Modbus - 1 La Storia Diventa uno STANDARD nel 1979 Nato come protocollo di comunicazione SERIALE si è successivamente adattato alle specifiche TCP/IP Permette una comunicazione
DettagliVIRTUAL INFRASTRUCTURE DATABASE
ALLEGATO B5.3 VIRTUAL INFRASTRUCTURE DATABASE Situazione alla data 30.6.2011 Pag. 1 di 6 AIX Logical Partitions Database L infrastruttura dell ambiente RISC/AIX viene utilizzata come Data Layer; fornisce
DettagliIl memory manager. Gestione della memoria centrale
Il memory manager Gestione della memoria centrale La memoria La memoria RAM è un vettore molto grande di WORD cioè celle elementari a 16bit, 32bit, 64bit (2Byte, 4Byte, 8Byte) o altre misure a seconda
DettagliVirtualizzazione nel Mainframe SISTEMI CENTRALI 2011
Virtualizzazione nel Mainframe SISTEMI CENTRALI 2011 PR/SM Virtualizzazione z/vm Virtualizzazione di rete Hipersockets VLAN VSWITCH 2 Virtualizzazione e Terminologia Resource Manager = PR/SM = z/vm Hypervisor
DettagliUniversità di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14. Pietro Frasca.
Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14 Pietro Frasca Lezione 11 Martedì 12-11-2013 1 Tecniche di allocazione mediante free list Generalmente,
DettagliArchitettura di un sistema di calcolo
Richiami sulla struttura dei sistemi di calcolo Gestione delle Interruzioni Gestione della comunicazione fra processore e dispositivi periferici Gerarchia di memoria Protezione. 2.1 Architettura di un
DettagliCon il termine Sistema operativo si fa riferimento all insieme dei moduli software di un sistema di elaborazione dati dedicati alla sua gestione.
Con il termine Sistema operativo si fa riferimento all insieme dei moduli software di un sistema di elaborazione dati dedicati alla sua gestione. Compito fondamentale di un S.O. è infatti la gestione dell
DettagliEsempio: aggiungere j
Esempio: aggiungere j Eccezioni e interruzioni Il progetto del controllo del processore si complica a causa della necessità di considerare, durante l esecuzione delle istruzioni, il verificarsi di eventi
DettagliCalcolo numerico e programmazione Architettura dei calcolatori
Calcolo numerico e programmazione Architettura dei calcolatori Tullio Facchinetti 30 marzo 2012 08:57 http://robot.unipv.it/toolleeo Il calcolatore tre funzionalità essenziali:
DettagliCalcolatori Elettronici
Calcolatori Elettronici La Pipeline Superpipeline Pipeline superscalare Schedulazione dinamica della pipeline Processori reali: l architettura Intel e la pipeline dell AMD Opteron X4 Ricapitolando Con
DettagliIn un modello a strati il SO si pone come un guscio (shell) tra la macchina reale (HW) e le applicazioni 1 :
Un Sistema Operativo è un insieme complesso di programmi che, interagendo tra loro, devono svolgere una serie di funzioni per gestire il comportamento del computer e per agire come intermediario consentendo
DettagliGriglie computazionali LEZIONE N. 10. Università degli Studi di Napoli Federico II Corso di Laurea Magistrale in Informatica I Anno
Griglie computazionali Università degli Studi di Napoli Federico II Corso di Laurea Magistrale in Informatica I Anno LEZIONE N. 10 Tecnologie di Storage; DAS, NAS, SAN Esempio di SRM: StoRM 1 Introduzione
DettagliDMA Accesso Diretto alla Memoria
Testo di rif.to: [Congiu] - 8.1-8.3 (pg. 241 250) 08.a DMA Accesso Diretto alla Memoria Motivazioni Organizzazione dei trasferimenti DMA Arbitraggio del bus di memoria Trasferimento di un blocco di dati
DettagliModello dei processi. Riedizione delle slide della Prof. Di Stefano
Modello dei processi Riedizione delle slide della Prof. Di Stefano 1 Processi Modello di Processi asincroni comunicanti Process Scheduling Operazioni sui Processi Cooperazione tra Processi Interprocess
DettagliEsame di INFORMATICA
Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Anni 40 i dati e i programmi che descrivono come elaborare i dati possono essere codificati nello
DettagliLezione 3: Architettura del calcolatore
Lezione 3: Architettura del calcolatore Architettura di Von Neumann BUS, CPU e Memoria centrale Ciclo di esecuzione delle istruzioni Architettura del calcolatore Il calcolatore è: uno strumento programmabile
DettagliCorso di Calcolatori Elettronici I A.A. 2010-2011 Il processore Lezione 18
Corso di Calcolatori Elettronici I A.A. 2010-2011 Il processore Lezione 18 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Calcolatore: sottosistemi Processore o CPU (Central Processing
DettagliScheda E allegata al Capitolato Tecnico --- Inventario dell Hardware
ROMA CAPITALE Scheda E allegata al Capitolato Tecnico --- Inventario dell Hardware Procedura Aperta Servizio di gestione, manutenzione, supporto e sviluppo tecnologico delle infrastrutture hardware e software
DettagliArchitetture Informatiche. Dal Mainframe al Personal Computer
Architetture Informatiche Dal Mainframe al Personal Computer Architetture Le architetture informatiche definiscono le modalità secondo le quali sono collegati tra di loro i diversi sistemi ( livello fisico
DettagliArchitetture Informatiche. Dal Mainframe al Personal Computer
Architetture Informatiche Dal Mainframe al Personal Computer Architetture Le architetture informatiche definiscono le modalità secondo le quali sono collegati tra di loro i diversi sistemi ( livello fisico
DettagliGestione della memoria. Paginazione Segmentazione Segmentazione con paginazione
Gestione della memoria Paginazione Segmentazione Segmentazione con paginazione Modello di paginazione Il numero di pagina serve come indice per la tabella delle pagine. Questa contiene l indirizzo di base
Dettaglimemoria virtuale protezione
Memoria Virtuale Le memorie cache forniscono un accesso veloce ai blocchi di memoria usati più di recente La memoria virtuale fornisce un accesso veloce ai dati sulle memorie di massa usati più di recente.
DettagliHardware delle reti LAN
Hardware delle reti LAN Le reti LAN utilizzano una struttura basata su cavi e concentratori che permette il trasferimento di informazioni. In un ottica di questo tipo, i computer che prendono parte allo
DettagliIl SOFTWARE DI BASE (o SOFTWARE DI SISTEMA)
Il software Software Il software Il software è la sequenza di istruzioni che permettono ai computer di svolgere i loro compiti ed è quindi necessario per il funzionamento del calcolatore. Il software può
DettagliOrganizzazione della memoria
Memorizzazione dati La fase di codifica permette di esprimere qualsiasi informazione (numeri, testo, immagini, ecc) come stringhe di bit: Es: di immagine 00001001100110010010001100110010011001010010100010
DettagliIl sistema di I/O. Hardware di I/O Interfacce di I/O Software di I/O. Introduzione
Il sistema di I/O Hardware di I/O Interfacce di I/O Software di I/O Introduzione 1 Sotto-sistema di I/O Insieme di metodi per controllare i dispositivi di I/O Obiettivo: Fornire ai processi utente un interfaccia
DettagliIl calcolatore elettronico. Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi
Il calcolatore elettronico Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi Introduzione Un calcolatore elettronico è un sistema elettronico digitale programmabile Sistema: composto da
DettagliIl processore. Il processore. Il processore. Il processore. Architettura dell elaboratore
Il processore Architettura dell elaboratore Il processore La esegue istruzioni in linguaggio macchina In modo sequenziale e ciclico (ciclo macchina o ciclo ) Effettuando operazioni di lettura delle istruzioni
DettagliIl Processore: i registri
Il Processore: i registri Il processore contiene al suo interno un certo numero di registri (unità di memoria estremamente veloci) Le dimensioni di un registro sono di pochi byte (4, 8) I registri contengono
DettagliInput/Output. Moduli di Input/ Output. gestiscono quantità di dati differenti a velocità diverse in formati diversi. n Grande varietà di periferiche
Input/Output n Grande varietà di periferiche gestiscono quantità di dati differenti a velocità diverse in formati diversi n Tutti più lenti della CPU e della RAM n Necessità di avere moduli di I/O Moduli
DettagliArchitettura di un computer
Architettura di un computer Modulo di Informatica Dott.sa Sara Zuppiroli A.A. 2012-2013 Modulo di Informatica () Architettura A.A. 2012-2013 1 / 36 La tecnologia Cerchiamo di capire alcuni concetti su
DettagliSoftware di sistema e software applicativo. I programmi che fanno funzionare il computer e quelli che gli permettono di svolgere attività specifiche
Software di sistema e software applicativo I programmi che fanno funzionare il computer e quelli che gli permettono di svolgere attività specifiche Software soft ware soffice componente è la parte logica
DettagliLezione 2 Principi Fondamentali di SO Interrupt e Caching. Sommario
Lezione 2 Principi Fondamentali di SO Interrupt e Caching Sommario Operazioni di un SO: principi fondamentali Una visione schematica di un calcolatore Interazione tra SO, Computer e Programmi Utente 1
DettagliIl software impiegato su un computer si distingue in: Sistema Operativo Compilatori per produrre programmi
Il Software Il software impiegato su un computer si distingue in: Software di sistema Sistema Operativo Compilatori per produrre programmi Software applicativo Elaborazione testi Fogli elettronici Basi
DettagliIl Sistema Operativo (1)
E il software fondamentale del computer, gestisce tutto il suo funzionamento e crea un interfaccia con l utente. Le sue funzioni principali sono: Il Sistema Operativo (1) La gestione dell unità centrale
DettagliIBM Power Systems e IBM i: evoluzione e innovazione. Nicoletta Bernasconi Product Manager Power i IBM Italia nicoletta_bernasconi@it.ibm.
e IBM i: evoluzione e innovazione Nicoletta Bernasconi Product Manager Power i IBM Italia nicoletta_bernasconi@it.ibm.com 1 IBM Power Systems e IBM i Power i: un eccellenza italiana e mondiale - 240.000
DettagliCLASSE III A I.T.I. (ABACUS) SISTEMI DI ELABORAZIONE E TRASMISSIONE DEI DATI VERIFICA DI RECUPERO
CLASSE III A I.T.I. (ABACUS) SISTEMI DI ELABORAZIONE E TRASMISSIONE DEI DATI VERIFICA DI RECUPERO 1 Domanda [1 punto] Dato il formato in virgola mobile su 32 bit così definito (precisione singola): o 1
DettagliInformatica - A.A. 2010/11
Ripasso lezione precedente Facoltà di Medicina Veterinaria Corso di laurea in Tutela e benessere animale Corso Integrato: Matematica, Statistica e Informatica Modulo: Informatica Esercizio: Convertire
DettagliIntroduzione alle tecnologie informatiche. Strumenti mentali per il futuro
Introduzione alle tecnologie informatiche Strumenti mentali per il futuro Panoramica Affronteremo i seguenti argomenti. I vari tipi di computer e il loro uso Il funzionamento dei computer Il futuro delle
DettagliIl microprocessore 8086
1 Il microprocessore 8086 LA CPU 8086 Il microprocessore 8086 fa parte della famiglia 80xxx della INTEL. Il capostipite di questa famiglia è stato l 8080, un microprocessore ad 8 bit che ha riscosso un
DettagliLo scenario: la definizione di Internet
1 Lo scenario: la definizione di Internet INTERNET E UN INSIEME DI RETI DI COMPUTER INTERCONNESSE TRA LORO SIA FISICAMENTE (LINEE DI COMUNICAZIONE) SIA LOGICAMENTE (PROTOCOLLI DI COMUNICAZIONE SPECIALIZZATI)
DettagliCalcolatori Elettronici
Calcolatori Elettronici Classificazione dei calcolatori elettronici Sistemi basati sull architettura di von Neumann rchitettura dei calcolatori: definizioni Evoluzione dell architettura rchitettura della
DettagliNuove opportunità per il business: le soluzioni IBM FlashSystem per l'accelerazione applicativa dei Big Data.
Nuove opportunità per il business: le soluzioni IBM FlashSystem per l'accelerazione applicativa dei Big Data. Sergio Resch Enterprise Storage Solutions Leader IBM Italia S.p.A. SIRMI: Che cosa comportano
DettagliSistemi avanzati di gestione dei Sistemi Informativi
Esperti nella gestione dei sistemi informativi e tecnologie informatiche Sistemi avanzati di gestione dei Sistemi Informativi Docente: Email: Sito: eduard@roccatello.it http://www.roccatello.it/teaching/gsi/
DettagliGerarchia delle memorie
Memorie Gerarchia delle memorie Cache CPU Centrale Massa Distanza Capacità Tempi di accesso Costo 2 1 Le memorie centrali Nella macchina di Von Neumann, le istruzioni e i dati sono contenute in una memoria
DettagliCorso di Sistemi di Elaborazione delle informazioni
Corso di Sistemi di Elaborazione delle informazioni Sistemi Operativi Francesco Fontanella Complessità del Software Software applicativo Software di sistema Sistema Operativo Hardware 2 La struttura del
DettagliSistemi Operativi di Rete. Sistemi Operativi di rete. Sistemi Operativi di rete
Sistemi Operativi di Rete Estensione dei Sistemi Operativi standard con servizi per la gestione di risorse in rete locale Risorse gestite: uno o più server di rete più stampanti di rete una o più reti
DettagliLe virtual machine e la memoria virtuale
Le virtual machine e la memoria virtuale Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson 5: 5.6, 5.7. 1/29
DettagliArchitettura dei calcolatori II parte Memorie
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Informatica ed Elementi di Statistica 3 c.f.u. Anno Accademico 2010/2011 Docente: ing. Salvatore Sorce Architettura dei calcolatori
DettagliLezione 1: L architettura LC-3 Laboratorio di Elementi di Architettura e Sistemi Operativi 10 Marzo 2014
Lezione 1: L architettura LC-3 Laboratorio di Elementi di Architettura e Sistemi Operativi 10 Marzo 2014 Ricorda... Il ciclo di esecuzione di un istruzione è composto da sei fasi: FETCH DECODE ADDRESS
DettagliArchitettura dei calcolatori I parte Introduzione, CPU
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica C.I. 1 Informatica ed Elementi di Statistica 2 c.f.u. Anno Accademico 2009/2010 Docente: ing. Salvatore Sorce Architettura dei calcolatori
Dettagli1.4a: Hardware (Processore)
1.4a: Hardware (Processore) 2 23 nov 2011 Bibliografia Curtin, Foley, Sen, Morin Informatica di base, Mc Graw Hill Ediz. Fino alla III : cap. 3.8, 3.9 IV ediz.: cap. 2.6, 2.7 Questi lucidi 23 nov 2011
DettagliMODELLO DLX IN UNISIM
Architettura e descrizione del modello MODELLO DLX IN UNISIM RINGRAZIAMENTI : I materiali per questa presentazione sono tratti dal tutorial ufficiale di UNISIM - https://unisim.org/site/tutorials/start
DettagliICT (Information and Communication Technology): ELEMENTI DI TECNOLOGIA
ICT (Information and Communication Technology): ELEMENTI DI TECNOLOGIA Obiettivo Richiamare quello che non si può non sapere Fare alcune precisazioni terminologiche IL COMPUTER La struttura, i componenti
DettagliL informatica INTRODUZIONE. L informatica. Tassonomia: criteri. È la disciplina scientifica che studia
L informatica È la disciplina scientifica che studia INTRODUZIONE I calcolatori, nati in risposta all esigenza di eseguire meccanicamente operazioni ripetitive Gli algoritmi, nati in risposta all esigenza
Dettagli- Algoritmi ed esecutori di algoritmi - ALGORITMI MACCHINA DI VON NEUMANN
ALGORITMI E MACCHINA DI VON NEUMANN 1 COMPUTER= ELABORATORE NON CERVELLO ELETTRONICO CERVELLO: Capacità decisionali ELABORATORE: Incapacità di effettuare scelte autonome di fronte a situazioni impreviste
DettagliVirtualizzazione con Microsoft Tecnologie e Licensing
Microsoft Virtualizzazione con Microsoft Tecnologie e Licensing Profile Redirezione dei documenti Offline files Server Presentation Management Desktop Windows Vista Enterprise Centralized Desktop Application
DettagliLezione 4 La Struttura dei Sistemi Operativi. Introduzione
Lezione 4 La Struttura dei Sistemi Operativi Introduzione Funzionamento di un SO La Struttura di un SO Sistemi Operativi con Struttura Monolitica Progettazione a Livelli di un SO 4.2 1 Introduzione (cont.)
DettagliDrivers. Introduzione Tipologie Struttura Interazione con il kernel
Drivers Introduzione Tipologie Struttura Interazione con il kernel Driver Un driver è un modulo del sistema operativo Esterno al kernel Dedicato alla gestione di una specifica periferica Come altre funzionalità
DettagliArchitettura di un calcolatore
2009-2010 Ingegneria Aerospaziale Prof. A. Palomba - Elementi di Informatica (E-Z) 7 Architettura di un calcolatore Lez. 7 1 Modello di Von Neumann Il termine modello di Von Neumann (o macchina di Von
DettagliPage 1. Elementi Base del Modello OSI. Il modello di riferimento ISO/OSI OSI: Open Systems Interconnection. Struttura a Livelli.
Università degli Studi di Parma Elementi Base del Modello OSI Sistema A Sistema B Sistema C Sistema D Modello OSI mezzi fisici Connessioni Struttura a Livelli Per ridurre la complessità progettuale, tutte
DettagliInizializzazione degli Host. BOOTP e DHCP
BOOTP e DHCP a.a. 2002/03 Prof. Vincenzo Auletta auletta@dia.unisa.it http://www.dia.unisa.it/~auletta/ Università degli studi di Salerno Laurea e Diploma in Informatica 1 Inizializzazione degli Host Un
DettagliDispensa di Informatica I.1
IL COMPUTER: CONCETTI GENERALI Il Computer (o elaboratore) è un insieme di dispositivi di diversa natura in grado di acquisire dall'esterno dati e algoritmi e produrre in uscita i risultati dell'elaborazione.
DettagliInformatica per la comunicazione" - lezione 8 -
Informatica per la comunicazione - lezione 8 - I multipli 1 KB (kilo) = 1000 B 1 MB (mega) = 1 mln B 1 GB (giga) = 1 mld B 1 TB (tera) = 1000 mld B Codifica binaria dei numeri Numerazione con base 10:
DettagliPkBox Client Smart API
19 aprile 2013 Le informazioni contenute in questo documento sono da considerarsi CONFIDENZIALI e non possono essere utilizzate o riprodotte - sia in parte che interamente - senza un permesso scritto rilasciato
DettagliArchitettura di un sistema operativo
Architettura di un sistema operativo Dipartimento di Informatica Università di Verona, Italy Struttura di un S.O. Sistemi monolitici Sistemi a struttura semplice Sistemi a livelli Virtual Machine Sistemi
DettagliLa macchina di Von Neumann. Archite(ura di un calcolatore. L unità di elaborazione (CPU) Sequenza di le(ura. Il bus di sistema
La macchina di Von Neumann rchite(ura di un calcolatore us di sistema Collegamento Unità di Elaborazione (CPU) Memoria Centrale (MM) Esecuzione istruzioni Memoria di lavoro Interfaccia Periferica P 1 Interfaccia
DettagliInformatica di base. Hardware: CPU SCHEDA MADRE. Informatica Hardware di un PC Prof. Corrado Lai
Informatica di base Hardware: CPU SCHEDA MADRE HARDWARE DI UN PC 2 Hardware (parti fisiche) Sono le parti fisiche di un Personal Computer (processore, scheda madre, tastiera, mouse, monitor, memorie,..).
DettagliIl Sistema Operativo. C. Marrocco. Università degli Studi di Cassino
Il Sistema Operativo Il Sistema Operativo è uno strato software che: opera direttamente sull hardware; isola dai dettagli dell architettura hardware; fornisce un insieme di funzionalità di alto livello.
DettagliANALISI DELLE TECNOLOGIE INTEL-VT E AMD-V A SUPPORTO DELLA VIRTUALIZZAZIONE DELL'HARDWARE
Tesi di laurea ANALISI DELLE TECNOLOGIE INTEL-VT E AMD-V A SUPPORTO DELLA VIRTUALIZZAZIONE DELL'HARDWARE Anno Accademico 2010/2011 Relatore Ch.mo prof. Marcello Cinque Candidato Guido Borriello Matr. 528/1336
DettagliEvoluzione dei sistemi operativi (5) Evoluzione dei sistemi operativi (4) Classificazione dei sistemi operativi
Evoluzione dei sistemi operativi (4) Sistemi multiprogrammati! più programmi sono caricati in contemporaneamente, e l elaborazione passa periodicamente dall uno all altro Evoluzione dei sistemi operativi
DettagliPotenza Elaborativa, Sistemi Operativi e Virtualizzazione
Potenza Elaborativa, Sistemi Operativi e Virtualizzazione Roma, Febbraio 2011 Operating Systems & Middleware Operations Potenza Elaborativa e Sistemi Operativi La virtualizzazione Operating Systems & Middleware
DettagliArchitettura di un calcolatore: introduzione
Corso di Calcolatori Elettronici I Architettura di un calcolatore: introduzione Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie
DettagliSistemi Operativi IMPLEMENTAZIONE DEL FILE SYSTEM. D. Talia - UNICAL. Sistemi Operativi 9.1
IMPLEMENTAZIONE DEL FILE SYSTEM 9.1 Implementazione del File System Struttura del File System Implementazione Implementazione delle Directory Metodi di Allocazione Gestione dello spazio libero Efficienza
DettagliModulo 1.3 Reti e servizi
Modulo 1.3 Reti e servizi 1. Introduzione al Networking Connettere il PC in rete; schede di rete e modem; Panoramica sulle reti ad alta velocita' e reti dial-up; Testare la connettivita' con ping; Introduzione
DettagliIn realtà, non un solo microprocessore, ma un intera famiglia, dalle CPU più semplici con una sola pipeline a CPU molto complesse per applicazioni ad
Principi di architetture dei calcolatori: l architettura ARM. Mariagiovanna Sami Che cosa è ARM In realtà, non un solo microprocessore, ma un intera famiglia, dalle CPU più semplici con una sola pipeline
DettagliIl Sistema Operativo. Di cosa parleremo? Come si esegue un programma. La nozione di processo. Il sistema operativo
Il Sistema Operativo Di cosa parleremo? Come si esegue un programma. La nozione di processo. Il sistema operativo ... ma Cos'è un S.O.? un PROGRAMMA!... ma Cos'è un programma? PROGRAMMA: 1. algoritmo sequenza
DettagliSistema operativo: Gestione della memoria
Dipartimento di Elettronica ed Informazione Politecnico di Milano Informatica e CAD (c.i.) - ICA Prof. Pierluigi Plebani A.A. 2008/2009 Sistema operativo: Gestione della memoria La presente dispensa e
DettagliInformatica. Scopo della lezione
1 Informatica per laurea diarea non informatica LEZIONE 1 - Cos è l informatica 2 Scopo della lezione Introdurre le nozioni base della materia Definire le differenze tra hardware e software Individuare
DettagliComunicazione tra Computer. Protocolli. Astrazione di Sottosistema di Comunicazione. Modello di un Sottosistema di Comunicazione
I semestre 04/05 Comunicazione tra Computer Protocolli Prof. Vincenzo Auletta auletta@dia.unisa.it http://www.dia.unisa.it/professori/auletta/ Università degli studi di Salerno Laurea in Informatica 1
DettagliDistributed Object Computing
Evoluzione Architetturale Distributed omputing entralizzata Monolitica anni 60-70 Reti locali di P anni 80 Reti lient Server anni 80-90 Internet The network is the computer Paolo Falcarin Sistemi Informativi
DettagliARCHITETTURA DEL CALCOLATORE
Orologio di sistema (Clock) UNITÀ UNITÀ DI DI INGRESSO Schema a blocchi di un calcolatore REGISTRI CONTROLLO BUS DEL SISTEMA MEMORIA DI DI MASSA Hard Hard Disk Disk MEMORIA CENTRALE Ram Ram ALU CPU UNITÀ
DettagliPrestazioni CPU Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.
Prestazioni CPU Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Prestazioni Si valutano in maniera diversa a seconda dell
DettagliMateriali per il modulo 1 ECDL. Autore: M. Lanino
Materiali per il modulo 1 ECDL Autore: M. Lanino RAM, l'acronimo per "random access memory", ovvero "memoria ad acceso casuale", è la memoria in cui vengono caricati i dati che devono essere utilizzati
DettagliApplicativo SBNWeb. Configurazione hardware e software di base di un server LINUX per gli applicativi SBNWeb e OPAC di POLO
Applicativo SBNWeb Configurazione hardware e software di base di un server LINUX per gli applicativi SBNWeb e OPAC di POLO Versione : 1.0 Data : 5 marzo 2010 Distribuito a : ICCU INDICE PREMESSA... 1 1.
DettagliApproccio stratificato
Approccio stratificato Il sistema operativo è suddiviso in strati (livelli), ciascuno costruito sopra quelli inferiori. Il livello più basso (strato 0) è l hardware, il più alto (strato N) è l interfaccia
DettagliLivello logico digitale. bus e memorie
Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità
DettagliSistemi Operativi GESTIONE DELLA MEMORIA SECONDARIA. D. Talia - UNICAL. Sistemi Operativi 11.1
GESTIONE DELLA MEMORIA SECONDARIA 11.1 Memoria Secondaria Struttura del disco Scheduling del disco Gestione del disco Gestione dello spazio di swap Struttura RAID Affidabilità Implementazione della memoria
Dettagli