11. Flusso di progetto e CAD per PCB

Transcript

1 11. Flusso di progetto e CAD per PCB Viene di seguito brevemente descritto il flusso e gli strumenti tipici per il progetto di PCB a partire dalla descrizione dello schema elettrico del circuito da realizzare su scheda. Pertanto si danno già per affrontate tutte quelle fasi che dalle specifiche funzionali di un sistema portano, secondo un approccio top-down, al partitioning tra hardware (digitale e/o analogico) e software e poi alla successiva selezione di componenti presenti nel mercato (con sviluppo del software di programmazione o nel caso di PLD/FPGA, di configurazione hardware) accanto all eventuale sviluppo di componentistica dedicata. Il progetto di un PCB, supportato da strumenti CAD commerciali, segue il flusso in figura e si divide in più fasi. Schematic entry e Electrical Rule Check Il primo passo consiste nel disegnare lo schema elettrico del circuito da realizzare su scheda (Schematic): nei CAD commerciali è tipicamente possibile inserire un componente (sia passivi che attivi), selezionandolo da una libreria, tracciare una collegamento (net), inserire un bus, cambiare nome e valore dei componenti, editarli (i.e. cancellarli, spostarli, copiarli, etc.). Dopo avere disegnato lo schematic si effettua un Electrical Rule Check (ERC). La funzione ERC controlla automaticamente lo schema e genera un report in cui sono elencati tutti i problemi (errors) o presunti problemi (warnings) trovati nello schema, come ad esempio pin di ingresso lasciati flottanti o uscite connesse insieme a creare un conflitto elettrico, etc. Queste due fasi nel CAD ORCAD sono supportate nel tool Capture. 162

2 Placement, Routing and Design Rule Check Dopo aver disegnato e validato lo schematic si utilizza un Board Editor (tool Layout in ORCAD) in cui è possibile effettuare il placing (il piazzamento dei componenti sulla scheda) e il routing (la realizzazione dei collegamenti senza incroci tra le diverse net). Il passaggio dallo Schematic Editor al Board Editor è basato sulla creazione di una netlist a partire dallo schematico realizzato (file.mnl in ORCAD). In tale fase è anche necessario specificare, per ciascun componente dello schematico, un footprint che indichi al Board Editor quali sono le dimensioni fisiche e l ingombro sulla scheda del package del componente. Quando si inizia a lavorare sul layout della board, il CAD posiziona sulla scheda ogni componente in modo casuale. La prima operazione da compiere è quindi procedere al piazzamento dei componenti sull area del PCB: questa fase può essere fata dal progettista (applicando le regole di piazzamento con clustering viste nel capitolo 9) oppure può esserci una funzione di automatic placement. I collegamenti tra i componenti sono mostrati come ratsnests, ossia sottili linee rette che si spostano quando il componente viene mosso. Questi collegamenti presentano un alto numero di incroci; dopo il piazzamento, il progettista dovrà trovare per ogni ratsnest un percorso sulla scheda che non intersechi le altre connessioni. Completato il piazzamento dei dispositivi si procede al routing dei collegamenti: per ciascuno di essi è necessario ottenere una track, cioè una pista che senza incrociarsi con le altre realizzi la connessione elettrica voluta. A tal fine, come visto nei capitoli 8 e 9, è di solito necessario utilizzare più layer (livelli di metallizzazione). Il tool Layout di Orcad gestisce schede fino a 16 livelli di metallizzazione: layer top e bottom sulle due facce visibili della scheda su cui, oltre alle connessioni, saranno montati i componenti, e 14 strati di metallizzazione interni (chiamati GND, POWER e INNER LAYER 1,, 12). Una track può essere realizzata utilizzando contemporaneamente più di un layer, e il passaggio da un layer all altro si ha mediante le vias, cioè fori passanti metallizzati che di solito sono inseriti automaticamente dal programma. In tutti i sistemi CAD è possibile impostare la larghezza delle piste, la distanza minima dagli altri componenti o piste, il routing angle cioè se sono utilizzabili, nel tracciare le tracks, angoli retti oppure anche a 45. Visto che il CAD usa dei valori di default, questi vanno modificati dal progettista alla luce delle regole viste nei capitoli 8 e 9. Per lo sbroglio è possibile e consigliabile in prima istanza usare l autorouter, algoritmo tipicamente integrato nel sistema CAD che trova il percorso ottimale per i collegamenti in modo automatico. Se si è effettuato un buon piazzamento dei componenti, lo sbroglio automatico da tipicamente un risultato ottimale in poche iterazioni. Altrimenti si deve ritoccare a mano le tracks non connesse correttamente. Le regole seguite dall'autorouter sono in parte configurabili dal progettista: si ha spesso la possibilità di definire la direzione preferenziale delle piste su ogni layer oppure il massimo numero di passaggi tra layer ammesso, et. 163

3 Come lo Schematic Editor, solitamente anche a livello di Board Editor c è un Design Rule Check (DRC), con cui a PCB terminato è possibile verificarne la conformità con delle regole di progetto specificabili a priori. A questo punto il progetto del circuito stampato è terminato, ma in molti CAD è possibile apportare delle rifiniture: si può ad esempio realizzare un copper pour, cioè definire su uno dei layer un area metallizzata collegata elettricamente a un segnale. Attraverso questa funzione si effettuano, per esempio, i piani di massa. Estrazione parassiti e simulazione La fase successiva è l estrazione dei parassiti (R, L e C auto e mutue) del sistema creato e la simulazione elettrica e logica del circuito effettivamente realizzato. Tale fase è una tra le fasi più importanti dell intero flusso di progetto perché permette di effettuare una validazione del lavoro svolto prima di realizzare fisicamente la scheda. Infatti scoprire gli eventuali errori ha un diverso costo a seconda del momento in cui il difetto stesso viene trovato: se, tramite il simulatore, ci si accorge dell errore quando il progetto è ancora in fase di design, il costo è molto minore rispetto a difetti scoperti quando si è già realizzato un prototipo della board. Il danno cresce ulteriormente se l errore viene trovato durante la produzione in serie della scheda o nel caso peggiore il difetto viene scoperto da un utilizzatore. In ORCAD il tool di simulazione è PSPICE ma manca un tool integrato per estrazione parassiti. Inoltre la simulazione con PSPICE trova limiti per segnali veloci (segnali RF o high-speed digital) per cui si dovrebbe ricorrere a uno studio basato su parametri distribuiti. Gerber files La fase finale della progettazione di una scheda è la generazione di file gerber, che è il formato contente i dati necessari per la produzione industriale della scheda. È possibile creare file che consentono il controllo automatico di plotter e macchine per la foratura e la tracciatura delle piste. CADENCE ORCAD ( ) Come già detto ORCAD è un pacchetto software per la progettazione di schede a circuito stampato di cui sono disponibili il tool Capture per il disegno dello schematico, il tool Layout per il palcement e routing e il simulatore PSpice per analizzare il circuito. Capture ha tutte le funzionalità di base di un applicativo per schematici con una libreria di decine di migliaia di componenti a cui si aggiungono quelli che può creare da se il progettista. Nel tool Layout il progettista ha a disposizione un library manager con migliaia di footprints per componenti discreti, connettori e circuiti integrati di vari tipi e decine di formati standard di schede. Le board realizzabili con questo software hanno dimensione massima di 1,7m 2 ; il placing dei componenti può essere automatizzato, specificando per un gruppo di 164

4 oggetti o per un singolo dispositivo le strategie di piazzamento. Lo sbroglio può occupare fino a 16 layer ed essere svolto in modo manuale o automatico (con l ausilio dell autorouter Specctra). In OrCAD vi sono funzioni per DRC, creazione di aree di rame e generazione di file gerber. Con il simulatore PSpice è possibile effettuare analisi DC, AC, Transient, su effetti termici e rumore, sulle variazioni dei componenti. PROTEL Protel è un sistema per il progetto di board e simulazione elettrica che ha anche un supporto diretto per il design di PCB che usano componenti FPGA. La parte di disegno dello schema presenta un set completo di strumenti e librerie con oltre decine di migliaia di dispositivi, tra cui componenti pre-sintetizzati su FPGA. Per le FPGA, è possibile scegliere sia componenti generici come adder, buffer, comparatori e decoder sia cores per il controllo di periferiche, ad esempio controllori per tastiere, LCD e VGA. Quando lo schematico è completo, è necessario creare la netlist; attraverso una sorta di compilazione, è possibile ricavare da essa sia le informazioni per la parte di scheda PCB sia le istruzioni necessarie per programmare una tra le FPGA supportate (tipicamente Altera e Xilinx). La parte di Board Editing è integrata nella GUI del CAD. Le board realizzabili con il pacchetto hanno massima dimensione 2,5 m 2 e risoluzione minima 2,5 mm. Non esiste possibilità di piazzare automaticamente i componenti, mentre il routing può essere svolto sia manualmente sia con l ausilio di un sistema di autorouting capace di sbrogliare su 16 layer in varie modalità e di creare aree di copper pour connesse a una net. Le simulazioni effettuabili sono divise in simulazioni circuitali (tipo SPICE) come Operating point, Transient, Fourier, AC, DC, Noise, Funzione di trasferimento e Monte Carlo e simulazioni di Signal Integrity come il calcolo dell impedenza di una Track e l analisi degli effetti crosstalk. Il sistema di generazione file gerber è completo. AGILENT EESOF ADS Agilent EEsof Advanced Design System è il pacchetto CAD utilizzato per il progetto di sistemi operanti ad alta frequenza (sistemi RF o digitali high-speed). ADS è dotato di un ampio set di librerie. Rispetto agli altri sistemi CAD presentati le peculiarità sono che si consente al progettista di realizzare piste di forma poligonale customizzate e di estrarre informazioni sulle interconnessioni. Di contro questo ambiente non ha né un algoritmo per il piazzamento automatico dei dispositivi sulla board né un autorouter per sbrogliare i collegamenti in modo assistito. Per quanto riguarda l ambiente di simulazione il pacchetto Agilent comprende simulatori behavioral per validare la correttezza ad alto livello e modelli per propagazione e per architetture Data Flow (simulazioni Ptolemy) per i controlli a basso livello. Vengono svolte analisi DC, Transient, di bilancio armonico e sono possibili RF System Budget Analysis su una cascata di dispositivi che forniscono svariate misure, come SNR e figura di rumore. 165

5 Riferimenti 166