Computer Aided Design. Matteo Montani

Transcript

1 Computer Aided Design Matteo Montani

2 Sommario Gestione di progetti logici complessi Metodologie di progetto (sintesi - verifica) Strategie di implementazione di circuiti digitali - Full custom (layout) - Semicustom (FPGA, GA, SoG, SC)

3 Introduzione La tecnologia microelettronica, basata sull utilizzo dei semiconduttori, ha subito un enorme evoluzione negli ultimi decenni. I circuiti VLSI (Very Large Scale Integration) realizzati con tecnologia CMOS (Complementary Metal Oxide Semiconductor) costituiscono la tecnologia strategica per lo sviluppo dei sistemi digitali. Il continuo incremento del livello di integrazione dei dispositivi microelettronici ha permesso la realizzazione di sistemi di complessità crescente.

4 Principali requisiti del mercato Livello di integrazione Complessità progettuale Prestazioni (ciclo di clock, ritardo o latenza, throughput) Dissipazione di potenza Affidabilità Testabilità Time-to-market Costi Importanza strategica delle metodologie e dei tool CAD (Computer Aided Design) o EDA (Electronic Design Automation) per raggiungere gli obiettivi di progetto nel rispetto dei tempi di sviluppo.

5 Livelli di astrazione Definiscono i livelli di dettaglio della descrizione del modello di un circuito o sistema digitale. Livello Sistema Livello Comportamentale o Behavioral Livello Architetturale o RT (Register Transfer) Livello Logico Livello Geometrico o Layout

6 Fasi di progetto di un circuito VLSI Progettazione: - Modellizzazione - Sintesi e ottimizzazione - Validazione Fabbricazione: - Fabbricazione delle maschere - Fabbricazione dei wafer Testing Packaging - Slicing del wafer - Packaging

7 Metodologia di progetto top-down Realizzata attraverso un metodo di progetto incrementale. Un flusso di operazioni viene ripetutamente applicato ad un progetto fino a raggiungere il più basso livello di astrazione Modello meno dettagliato Raffinamento del modello Modello più dettagliato

8 Metodologia di progetto top-down Applicata attraverso l iterazione di fasi di simulazione e sintesi a partire da una descrizione funzionale o specifica del sistema. Validazione della correttezza e completezza del modello iniziale ad alto livello. Dopo la validazione del modello ad alto livello, la descrizione subisce un processo di raffinamento (aggiunti maggiori dettagli al modello) e ottimizzazione. Validazione delle consistenza dei modelli sviluppati durante le successive fasi di progetto.

9 Metodologie di design Il processo di design attraversa iterativamente 3 livelli di astrazione: behavior, structure and geometry

10 Metodologie di implementazione Approcci per l implementazione di circuiti digitali Custom Semi-custom Cell based Array based Standard cells Macro cells Prediffused (Gate Array) Pre-wired (FPGA)

11 Custom Design Layout editor

12 Custom design tools Design rule checking - Technology file - Molto costoso computazionalmente se applicato su un intero chip -> preservazione della gerarchia Circuit extraction - Deriva lo schematico del circuito dal layout fisico - Il circuito risultante contiene precise informazioni sulle resistenze e capacità parassite - Il circuito estratto è usato per simulare il corretto funzionamento

13 Cell based design Metodo di progettazione basato su una libreria di celle che mettono a disposizione funzioni logiche normalmente usate (NAND, NOR, MUX, comparatori, contattori ) Vantaggi: - Diminuzione dei tempi di progettazione Svantaggi: - Minor ottimizzazione in termini di area, effetti parassiti, potenza dissipata e anche prestazioni

14 Cell based design

15 Standard cells - libreria Lo sviluppo della libreria di celle è un problema rilevante: - Il fan-out delle celle non è conosciuto a priori - Le capacità relative alle linee non sono conosciute a priori La libreria deve contenere molti elementi, e comunque non sarà ottimizzata alla particolare applicazione Generazione automatica

16 Standard cells - Esempio

17 Macro cells Floorplan: Definisce la topologia del design, relativamente al piazzamento dei moduli e il ruoting dei bus, le alimentazioni e i clock.

18 Macrocell - Esempio

19 Cell based approach - Diminuisce il tempo di progettazione a scapito di un riduzione dell ottimizzazione del layout. - Non c è un risparmio in fase di produzione, visto che comunque le maschere di layout vengono generate in base allo specifico progetto Array-based methodology

20 Gate-array

21 Sea of gates

22 Sea-of-gates - Esempio

23 Prewired Arrays Categorie dei prewired arrays: Fuse-based (programmabili una sola volta) Non-volatile EPROM-based RAM - based

24 Dispositivi logici programmabili

25 Field Programmable Gate Array (FPGA) Idea base: consideriamo un array bidimensionale di blocchi logici e di flip-flop, dove l utente possa configurare: - Le interconnessioni tra i blocchi - La funzione logica di ciascun blocco Blocchi logici Interconnessioni

26 Perché usare FPGA Fast prototyping Costi inferiore per una produzione limitata Minor costo di progetto

27 Differenze tra FPGA Le famiglie di FPGA differiscono per come fisicamente viene implementata la programmazione per: - I collegamenti tra i blocchi - Programmazione dei blocchi stessi LB LB I blocchi logici devono essere programmati Le interconnessioni devono essere programmate

28 Programmabilità (FPGA): interconnessioni Fuse-based (ex: Actel) + non volatile + relativamente piccola - non riprogrammabile Latch-based (ex: Xilinx, Altera) + riconfigurabile - volatile - relativamente grande

29 Blocco Logico (FPGA) 4 input look up table (LUT) Implementa qualsiasi funzione combinatoria a 4 ingressi Registro memorizzazione opzionale dell output della LUT

30 4-bit LUT n-bit LUT è implementata come una memoria di dimensione 2 n x 1 Otteniamo un gate general purpose - Possiamo implementare qualsiasi funzione logica

31 Generico processo di design per FPGA Design Entry Design Verification Design Implementation Design Entry - Creare il design file (schematic, VHDL) Design implementation on FPGA - Place and route per la generazione del file di programmazione Design verification - Simulazione con i parametri corretti - Verifica sperimentale del ciruito

32 VHDL Linguaggio di descrizione di un sistema hardware Modella il comportamento funzionale Supporta una programmazione gerarchica, in modo da poter programmare a diversi livelli di astrazione Implementa delle strutture per descrivere le peculiarità di un sistema hardware: - Concorrenza - Sequenzialità - temporizzazioni

33 VHDL - Esempio A B Q CLK

34 VHDL - Esempio