Flusso di Progetto Mixed Signal in ambiente CADENCE. Approccio Analog Centric. Corso di Progettazione Mixed Signal 19/12/2013 Prof.

Transcript

1 Flusso di Progetto Mixed Signal in ambiente CADENCE Approccio Analog Centric

2 Ambiente per Progetto Analogico Full-Custom Ambiente CAD: CADENCE Virtuoso Schematic Virtuoso Schematic Editor Simulation ADE: Analog Design Environment Spectre Electrical Simulator Layout Virtuoso Layout Editor Assura (Verification) Mentor Graphics Calibre (Verification) GDS File

3 Files forniti dalla Fonderia Technology File (TF): contiene le definizioni generali dei dispositivi presenti nel processo (layers di processo etc.) Component Library (schematic, symbol, layout) Component Models Rules (DRC, EXTRACT, ERC )

4 Library Manager Librerie distinte contengono le celle del processo (componenti: transistori, passivi etc.) e i progetti dell utente (organizzati come una gerarchia di celle) Librerie Celle Viste

5 Schematic Editor

6 Electrical Simulations ADE (Analog Design Environment)

7 Layout Design Una volta creato lo schema elettrico, è possibile trasferire tutti i componenti nel layout e procedere in modo manuale al posizionamento e alle interconnessioni.

8 Top Level Floorplan Analogico Vengono stimate le dimensioni dei singoli blocchi e si procede ad una prima disposizione dei blocchi stessi. Viene decisa la collocazione dei vari blocchi in funzione dell ingombro, dell impatto del rumore di substrato, della dissipazione di potenza. Si pianificano eventuali guardring di contatti di substrato per ridurre il cross-talking tra celle. Si predispongono le connessioni di gnd e alimentazione. Si aggiungono i PAD (Pad frame)

9 Flusso di Progetto Digitale A differenza del progetto analogico, il flusso digitale è estremamente automatizzato. VHDL RTL Simulazione CADENCE NC-Launch Sintesi Gate Level CADENCE RTL Compiler Place and Route CADENCE Encounter GDS File

10 Descrizione VHDL Il funzionamento della rete digitale è descritto utilizzando linguaggio ad alto livello che, in molti casi, viene scritta manualmente.

11 Strumenti di progetto digitale ad alto livello Celle Digitali Complesse (Filtri, DSP) possono essere psintetizzate utilizzando strumenti CAD di terze parti (per esempio MATLAB) che, opportunamente configurati, possono produrre la corrispondente descrizione VHDL.

12 Matlab: Esempio Codice VHDL generato da MATLAB

13 Matlab: progetto misto analogico (Simulink) e digitale Progetto di un ADC Sigma Delta

14 Sintesi e Place and Route: Standard Cells Files Contengono blocchi logici predefiniti, sia come schematico, sia come layout: Non sempre disponibili. Verilog Libraries: contiene una descrizione ad alto livello della cella (behavioral), comprensiva delle costanti di tempo (t s, t h, t hl, t lh, etc.) LEF (Library Excange Forrmat ) Files: contengono i layout delle celle, sono utilizzati per la generazione automatica del layout.

15 Flusso di progetto Mixed Signals (MS) Analog Centric Analog Schematic Design Import VHDL RTL MS Schematic MS Simulation Analog Layout ADE + AMS simulator Import Syntesys Place and Route Francesco Del Cesta - Analog Design - University of Pisa PRIME 2013

16 Simulazione Mixed Signal: Importazione di una cella VHDL nello schematic editor analogico entity xor2 is port ( a, b : in bit ; x : out bit ) ; end xor2 ; architecture semplice of xor2 is begin x <= a xor b ; end semplice ; Cell View Symbol Cell View semplice Descrizione VHDL Francesco Del Cesta - Analog Design - University of Pisa PRIME 2013

17 MS Simulation: MS Schematic view It is necessary to define a new cell view for the MS Schematic: The Config view For each cell (instance) inside the schematic, the config includes information about the view to be used in the simulations. Once opened by the ADE environment, the configs lets one choose the connect rules that define the electrical interface : -) Output High and Low levels (e.g. 3.3 V, 0 V) -) Input thresholds (e.g. Vdd/2) -) Output and Input resistance and capacitance. Francesco Del Cesta - Analog Design - University of Pisa PRIME 2013

18 Schematico Mixed-Signal Rete Analogica Rete Digitale

19 Simulazione Mixed Signal Segnale Digitale Segnale Analogico

20 Gate Level Netlist

21 Layout Automatico

22 Layout Automatico

23 Layout Automatico della cella digitale: risultato finale.

24 Layout Misto Il Layout della rete digitale è automaticamente aggiunto al layout della rete analogica come se fosse un componente analogico. Rimangono da effettuare il posizionamento (placing) e le interconnessioni (Routing), che, nell approccio analog centric, vengono eseguite manualmente. Rete Analogica Rete Digitale Rete Analogica Rete Digitale