Informazioni varie. Lezione 18 Il Set di Istruzioni (5) Dove siamo nel corso. Un quadro della situazione
|
|
- Fabrizio Gentili
- 5 anni fa
- Visualizzazioni
Transcript
1 Informazioni varie Lezione 18 Il Set di Istruzioni (5) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno La lezione di martedì 20 maggio (9-12) non si tiene al suo posto la lezione di Analisi 1 (10-12) In sostituzione, la lezione di Mercoledì 21 Maggio durerà 3 ore (9-12) prendendo in prestito le 2 ore della lezione di Analisi 1 del mercoledì E uscita la versione 1.01 del programma SIM possibilità di linee di commento isolate le linee di commento prima del programma vengono visualizzate come Descrizione del programma implementazione della istruzione slti la istruzione jar verrà implementata nella vers di prossima uscita si può scaricare (basta il file SIM.jar!) dal sito 2 Un quadro della situazione Dove siamo nel corso Input/Output Sistema di Interconnessione Registri Central Processing Unit Memoria Principale Unità Aritmetico Logica Interconnessione interna alla Cosa abbiamo fatto circuiti combinatori e sequenziali Dove stiamo andando.. il set di istruzioni Perché: per poter comprendere il funzionamento e poter progettare la Unità di Controllo Il Set di Istruzioni Codifica della informazione Logica Digitale Unità Aritmetico Logica (ALU) Memoria Il set delle istruzioni Processore: unità di elaborazione Processore: unità di controllo Processore: pipeline Valutazione delle prestazioni Unità di Controllo 3
2 Organizzazione della lezione Le erazioni e gli erandi del MIPS Un richiamo su: Operazioni aritmetiche (add e sub) con formato R di trasferimento dati (lw e sw) con formato I di scelta: branch (beq e bne) e di salto (j), la slt Una istruzione per il salto: jr Operandi: uso di costanti Soluzione ad un esercizio (somme con condizione) Operazioni: erazioni aritmetiche erazioni di trasferimento (memoria registri) erazioni di scelta e controllo del flusso erazioni di supporto alle procedure Operandi: accesso ai registri della macchina accesso alla memoria uso di costanti 5 6 Il formato della istruzione add I campi del formato R La istruzione add $8, $17, $18 viene rappresentata in una parola di 32 bit: bit 5 bit 5 bit 5 bit 5 bit 6 bit rs rt rd shamt Questa codifica viene detta formato della istruzione register (R) bit 5 bit 5 bit 5 bit 5 bit 6 bit add $8, $17, $18 rs rt rd shamt Campo : erazione effettuata Campo rs: registro con il primo erando Campo rt: registro con il secondo erando Campo rd: registro destinazione Campo shamt: scorrimento
3 Le erazioni e gli erandi Operazioni di tipo diverso: erazioni aritmetiche erazioni di trasferimento (memoria registri) erazioni di scelta e controllo del flusso erazioni di supporto alle procedure Operandi: accesso ai registri della macchina accesso alla memoria uso di costanti 9 Istruzioni di trasferimento dati: la load-word $8 $ Memoria lw $8, 1000($19) Indirizzamento indicizzato nel registro $8 va caricato l elemento con uguale a il valore in $19 Uso di un registro indice 10 Istruzione di trasferimento dati: la store-word $8 $ Memoria sw $8, 1000($19) Indirizzamento indicizzato l elemento nel registro $8 va memorizzato nel.. l elemento con uguale a il valore in $19 Uso di un registro indice 11 Il formato della istruzione lw La istruzione lw $8, 1000($19) viene rappresentata in una parola: rs rt Questa codifica viene detta formato della istruzione Istruction (I) 12
4 I campi del formato I Istruzioni di branch: Branch-if-EQual (1) lw $8, 1000($19) rs rt Campo : erazione effettuata Campo rs: registro con indice Campo rt: registro destinazione Campo : partenza 13 $8 beq $8,, L1 =? se il valore del registro $8 è uguale al valore del registro allora salta alla istruzione con label L1 beq $8,, L1 lw $8, 1000($19) add $8, $18, $8 sw $8, 1000($19) L1: add $19, $19, $ Istruzioni di branch: Branch-if-EQual (2) Istruzioni di branch:branch ranch-if-not-equal (1) $8 beq $8,, L1 6 =? se il valore del registro $8 è uguale al valore del registro allora salta alla istruzione con label L1 beq $8,, L1 lw $8, 1000($19) add $8, $18, $8 sw $8, 1000($19) L1: add $19, $19, $2... $8 bne $8,, L1 not =? se il valore del registro $8 NON è uguale al valore del registro allora salta alla istruzione con label L1 bne $8,, L1 lw $8, 1000($19) add $8, $18, $8 sw $8, 1000($19) L1: add $19, $19, $
5 Istruzioni di branch:branch ranch-if-not-equal (2) Istruzioni di jump: Jump $8 bne $8,, L1 6 not =? se il valore del registro $8 NON è uguale al valore del registro allora salta alla istruzione con label L1 bne $8,, L1 lw $8, 1000($19) add $8, $18, $8 sw $8, 1000($19) L1: add $19, $19, $2... j L1 salta alla istruzione con label L1... j L1 add $8, $18, $8 sw $8, 1000($19) L1: add $19, $19, $ Il formato I: le istruzioni di branch Il formato I: le istruzioni di branch beq $8,, 1000 bne $8,, rs rt Campo : erazione effettuata Campo rs: registro con il primo erando Campo rt: registro con il secondo erando Campo : della label rs rt Campo : erazione effettuata Campo rs: registro con il primo erando Campo rt: registro con il secondo erando Campo : della label 19 20
6 Il formato J: le istruzioni di jump Istruzioni di scelta: Set-on on-less-than (1) j bit 26 bit Campo : erazione effettuata Campo : della label $10 <? 1 $1 slt $1,, $10 se il valore del registro è minore del valore del registro $10 allora poni a 1 il registro $1, altrimenti poni a 0 il registro $ Istruzioni di scelta: Set-on on-less-than (2) Istruzioni di scelta: Set-on on-less-than (3) slt $1,, $10 slt $1,, $10 $10 7 <? 0 $1 se il valore del registro è minore del valore del registro $10 allora poni a 1 il registro $1, altrimenti poni a 0 il registro $1 $10 6 <? 0 $1 se il valore del registro è minore del valore del registro $10 allora poni a 1 il registro $1, altrimenti poni a 0 il registro $
7 Il formato di slt : il formato R Riepilogo: i formati delle istruzioni bit 5 bit 5 bit 5 bit 5 bit 6 bit slt $1, $2, $3 rs rt rd shamt Campo : erazione effettuata Campo rs: registro con il primo erando Campo rt: registro con il secondo erando Campo rd: registro destinazione Campo shamt: scorrimento Formato R: add $8,$17,$18 sub $8,$17,$18 rs rt rd shamt 6 bit 5 bit 5 bit 5 bit 5 bit 6 bit Formato I: lw $8,1000($19) sw $8,1000($19) beq $8,, L1 rs rt Formato J: slt $1, $2, $3 j L1 6 bit 26 bit bne $8,, L1 26 Organizzazione della lezione Ancora un altra istruzione di scelta Un richiamo su: Operazioni aritmetiche (add e sub) con formato R di trasferimento dati (lw e sw) con formato I di branch e di jump Una istruzione per il salto: jr Operandi: uso di costanti Soluzione ad un esercizio (somme con condizione) Può rendersi necessario che si calcoli l a cui si deve effettuare un jump Un esempio è il costrutto switch: a seconda del valore di k si deve saltare ad un blocco di istruzioni switch (k) { case 0: f=i+j; break; case 1: f=g+h; break; case 2: f=g-h; break; case 3: f=i-j; break; } 27 28
8 Istruzioni di jump:jump Jump-Register Come usare jr per lo switch (1) $8 000 jr $8 Salta all di memoria contenuto in $8 jr $ L1: add $19, $19, $2... Assumiamo che la label L1 sia all Viene creata (in compilazione) un array di indirizzi JumpTable che contiene gli indirizzi di salto necessari switch (k) { case 0: f=i+j; break; case 1: f=g+h; break; case 2: f=g-h; break; case 3: f=i-j; break; } goto JumpTable[k] L0: f = i + j; goto Exit; L1: f = g + h; goto Exit; L2: f = g - h; goto Exit; L3: f = i - j; Exit:... JumpTable JumpTable[0] JumpTable[1] JumpTable[2] JumpTable[3] di L0 di L1 di L2 di L3 30 Come usare jr per lo switch (2) Il formato di jr : il formato R goto JumpTable[k] L0: f = i + j; goto Exit; L1: f = g + h; goto Exit; L2: f = g - h; goto Exit; L3: f = i - j; Exit:... Spiazzamento di Carica JumpTable Indirizzo per il salto add,, #k=2*k add,, #calcolo *k lw $8, JumpTableStart() jr $8 L0: add $16, $19, $20 j Exit L1: add $16, $17, $18 j Exit L2: sub $16, $17, $18 j Exit L3: sub $16, $19, $20 Exit: Assumiamo che il valore di k venga ciato in JumpTableStart JumpTable[0] di L0 JumpTable[1] JumpTable[2] JumpTable[3] di L1 di L2 di L bit 5 bit 5 bit 5 bit 5 bit 6 bit jr $8 rs rt rd shamt Campo : erazione effettuata Campo rs: registro con l erando Campo rt: inutilizzato Campo rd: inutilizzato Campo shamt: scorrimento
9 Riepilogo: i formati delle istruzioni Organizzazione della lezione Formato R: add $8,$17,$18 rs rt rd shamt 6 bit 5 bit 5 bit 5 bit 5 bit 6 bit Formato I: lw $8,1000($19) sw $8,1000($19) beq $8,, L1 rs rt Formato J: j L1 6 bit 26 bit sub $8,$17,$18 slt $1,$10,$11 jr $8 bne $8,, L1 33 Un richiamo su: Operazioni aritmetiche (add e sub) con formato R di trasferimento dati (lw e sw) con formato I di branch e di jump Una istruzione per il salto: jr Operandi: uso di costanti Soluzione ad un esercizio (somme con condizione) 3 Le erazioni e gli erandi Un altro tipo di indirizzamento Operazioni di tipo diverso: erazioni aritmetiche erazioni di trasferimento (memoria registri) erazioni di scelta e controllo del flusso erazioni di supporto alle procedure Operandi: accesso ai registri della macchina accesso alla memoria uso di costanti Tipi di indirizzamento: indirizzamento di un registro indirizzamento indicizzato in memoria Possibile l indirizzamento diretto (con spiazzamento a zero) Cosa altro è necessario? possibilità di specificare delle costanti Indirizzamento immediato (erandi costanti) Vogliamo istruzioni del tipo: Somma 1 al registro 5 Setta il registro 3 se il registro 5 è minore di
10 Istruzioni di somma con erando: addi Istruzioni di scelta con erando: slti addi $10,, slti $1,, 120 $ somma la costante al valore contenuto in e poni il risultato in $10 1 $1 se il valore del registro è minore di 120 allora poni a 1 il registro $1, altrimenti poni a 0 il registro $ Il formato per ind. immediato: il formato I Il formato per ind. immediato: il formato I addi $8,, 32 slti $1, $2, rs rt Campo : erazione effettuata Campo rs: registro destinazione Campo rt: registro con il primo erando Campo : erando da sommare rs rt Campo : erazione effettuata Campo rs: registro destinazione (set) Campo rt: registro con il primo erando Campo : erando da confrontare 39 0
11 Dimensione delle costanti Istruzioni di caricamento costante: lui Un problema: le costanti nel formato I possono essere solamente lunghe 16 bit se abbiamo bisogno di costanti più lunghe? Un commento: nella pratica le costanti sono piccole (0, 1,, etc.) Una soluzione costosa (ai casi meno frequenti): permettere di caricare una costante (16 bit) nei 16 bit più significativi di un registro (load upper immediate) sommare i 16 bit meno significativi (addi) posso usare la costante a 32 bit nel registro 1 lui $10, 127 Formato della lui: carica la costante 127 nei 16 bit più significativi del registro $ $ Il formato per lui: : il formato I lui $10, rs rt Campo : erazione effettuata Campo rs: inutilizzato Campo rt: registro da caricare Campo : erando da caricare 3 Come caricare una costante a 32 bit con la lui e la addi Supponiamo di dover caricare il valore in $10 Vale in binario Scindo il valore in binario in 2 valori a 16 bit: Il valore 127 per i bit più significativi Pari a Il valore 7 per i bit meno significativi Pari a lui $10, 127 # nei bit addi $10, $10, 7 # nei bit 15-0
12 Organizzazione della lezione Esercizio: le somme con condizione Un richiamo su: Operazioni aritmetiche (add e sub) con formato R di trasferimento dati (lw e sw) con formato I di branch e di jump Una istruzione per il salto: jr Operandi: uso di costanti Soluzione ad un esercizio (somme con condizione) Scrivere un programma in Assembler MIPS che partendo da un array A di 100 elementi, memorizzato a partire da ASTART somma solamente gli elementi di A minori di 10 Non si assuma che: le costanti che servono sono memorizzate in registri le variabili di uso sono correttamente inizializzate 5 6 Come si presenta un programma Assembler? Una soluzione all esercizio (1) descrizione dell algoritmo utilizzato (a parole e tramite pseudocodice) (2) descrizione dell utilizzo dei registri: variabili indice, registri per lo spiazzamento, registri per uso temporaneo (per istruzioni lw/sw), memorizzazione di costanti. (3) codice Assembler adeguatamente commentato sum = 0; for (i=0; i < 100; i++) if (A[i] < 10) sum = sum + A[i]; sum = 0; i = 0; Lo: if (!(A[i]<10)) goto Cont; sum = sum + A[i]; Cont: i = i + 1; if (i!=100) goto Lo; Soluzione in C ciclo con if prima della somma Pseudocodice tiene presente il tipo di istruzioni offerti dall assembler 7 8
13 Il programma per l esercizio 1 Esercizio 1: le somme con condizione sum = 0; i = 0; Lo: if (!(A[i]<10)) goto Cont; sum = sum + A[i]; Cont: i = i + 1; if (i!=100) goto Lo; $8 = uso temporaneo (lw) = variabile i $17 = variabile sum $19 = spiazzamento A[i] $1 = uso temporaneo (slti) $22 = costante 100 addi $17, $0, 0 # sum = 0 addi, $0, 0 # i = 0 addi $19, $0, 0 # spiazzamento = 0 addi $22, $0, 100 # costante 100 in $22 Lo: lw $8, ASTART($19) # carica A[i] in $8 slti $1, $8, 10 # if not A[i] < beq $0, $1, Cont #...goto Cont add $17, $17, $8 # sum = sum + A[i] Cont: addi,, 1 # i = i + 1 addi $19, $19, # increm. spiazz. di bne, $22, Lo # se i!= 100 goto Lo 9 Scrivere un programma in Assembler MIPS che partendo da un array A di 100 elementi, memorizzato a partire da ASTART somma solamente gli elementi di A minori di 10 e maggiori di 5 Non si assuma che: le costanti che servono sono memorizzate in registri le variabili di uso sono correttamente inizializzate 50 Esercizio 2: le somme con condizione Esercizio 3: la strcpy (..una.una specie di.. ) Scrivere un programma in Assembler MIPS che partendo da un array A di 100 elementi, memorizzato a partire da ASTART somma solamente gli elementi minori di Notare che la rappresentazione binaria di non entra in 16 bit Non si assuma che: le costanti che servono sono memorizzate in registri le variabili di uso sono correttamente inizializzate Scrivere un programma in Assembler MIPS che Effettui la cia del vettore A ( di partenza memorizzato in locazione 1000) nel vettore B ( di partenza memorizzato in locazione 100) Fino a quando il valore di A[i] non vale 0 (fine stringa). Non si assuma che: le costanti che servono sono memorizzate in registri le variabili di uso sono correttamente inizializzate 51 52
14 Esercizio : cia parziale di vettore Scrivere un programma in Assembler MIPS che Effettui la cia dei soli elementi positivi del vettore A (memorizzato a partire dalla locazione ASTART) nel vettore B (memorizzato a partire dalla locazione BSTART) Il vettore A ha 100 elementi Non si assuma che: le costanti che servono sono memorizzate in registri le variabili di uso sono correttamente inizializzate 53
Lezione 18 Il Set di Istruzioni (4)
Lezione 18 Il Set di Istruzioni (4) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Organizzazione della lezione Un richiamo su: Operazioni aritmetiche (add
DettagliModifiche di orario. Lezione 19 Il Set di Istruzioni (6) Dove siamo nel corso. Un quadro della situazione
Modifiche di orario Lezione 19 Il Set di Istruzioni (6) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Al posto della lezione di domani giovedì 22/5 (12-1)
DettagliUn quadro della situazione. Lezione 15 Il Set di Istruzioni (3) Dove siamo nel corso. Organizzazione della lezione. Cosa abbiamo fatto
Un quadro della situazione Lezione 15 Il Set di Istruzioni (3) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione Registri
DettagliLezione 17 Il Set di Istruzioni (3)
Lezione 17 Il Set di Istruzioni (3) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Organizzazione della lezione Un richiamo su: Operazioni aritmetiche (add
DettagliLe etichette nei programmi. Istruzioni di branch: beq. Istruzioni di branch: bne. Istruzioni di jump: j
L insieme delle istruzioni (2) Architetture dei Calcolatori (lettere A-I) Istruzioni per operazioni logiche: shift Shift (traslazione) dei bit di una parola a destra o sinistra sll (shift left logical):
DettagliUn quadro della situazione. Lezione 15 Il Set di Istruzioni (2) Le operazioni e gli operandi. Dove siamo nel corso. Cosa abbiamo fatto
Un quadro della situazione Lezione 15 Il Set di Istruzioni (2) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione Registri
DettagliIl set istruzioni di MIPS Modalità di indirizzamento. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Il set istruzioni di MIPS Modalità di indirizzamento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliIl set istruzioni di MIPS Modalità di indirizzamento. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Il set istruzioni di MIPS Modalità di indirizzamento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliIstruzioni di trasferimento dati
Istruzioni di trasferimento dati Leggere dalla memoria su registro: lw (load word) Scrivere da registro alla memoria: sw (store word) Esempio: Codice C: A[8] += h A è un array di numeri interi Codice Assembler:
DettagliLinguaggio macchina. Architettura degli Elaboratori e delle Reti. Il linguaggio macchina. Lezione 16. Proff. A. Borghese, F.
Architettura degli Elaboratori e delle Reti Lezione 16 Il linguaggio macchina Proff. A. Borghese, F. Pedeini Dipaimento di Scienze dell Informazione Univeità degli Studi di Milano L 16 1/32 Linguaggio
DettagliUn quadro della situazione. Lezione 14 Il Set di Istruzioni (2) Dove siamo nel corso. I principi di progetto visti finora. Cosa abbiamo fatto
Un quadro della situazione Lezione 14 Il Set di Istruzioni (2) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione Registri
DettagliUn altro tipo di indirizzamento. L insieme delle istruzioni (3) Istruz. di somma e scelta con operando (2) Istruzioni di somma e scelta con operando
Un altro tipo di indirizzamento L insieme delle istruzioni (3) Architetture dei Calcolatori (lettere A-I) Tipi di indirizzamento visti finora Indirizzamento di un registro Indirizzamento con registro base
DettagliIl linguaggio macchina
Architettura degli Elaboratori e delle Reti Lezione 16 Il linguaggio macchina Proff. A. Borghese, F. Pedeini Dipaimento di Scienze dell Informazione Univeità degli Studi di Milano L 16 1/33 Linguaggio
DettagliArchitettura degli Elaboratori
Architettura degli Elaboratori Linguaggio macchina e assembler (caso di studio: processore MIPS) slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello Architettura degli Elaboratori 1 1 Istruzioni
DettagliArchitettura degli elaboratori
Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate Architettura degli elaboratori Programmazione in assembly MIPS Marco Tarini Dipartimento di Scienze Teoriche e Applicate
DettagliUn quadro della situazione. Lezione 13 Il Set di Istruzioni (1) Organizzazione della lezione. Dove siamo nel corso. Cosa abbiamo fatto
Un quadro della situazione Lezione Il Set di Istruzioni (1) Vittorio Scarano Architettura Corso di Laurea in Informatica Input/Output Sistema di Interconnessione Registri Central Processing Unit Principale
DettagliArchitettura degli Elaboratori
Architettura degli Elaboratori Linguaggio macchina e assembler (caso di studio: processore MIPS) slide a cura di Salvatore Orlando, Andrea Torsello, Marta Simeoni " Architettura degli Elaboratori 1 1 Istruzioni
DettagliLinguaggio assembler e linguaggio macchina (caso di studio: processore MIPS)
Linguaggio assembler e linguaggio macchina (caso di studio: processore MIPS) Salvatore Orlando Arch. Elab. - S. Orlando 1 Livelli di astrazione Scendendo di livello, diventiamo più concreti e scopriamo
DettagliUn quadro della situazione. Lezione 18 Il Set di Istruzioni (6) Dove siamo nel corso. Le operazioni e gli operandi del MIPS. Cosa abbiamo fatto
Un quadro della situazione Lezione 18 Il Set di Istruzioni (6) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Memoria Principale Sistema di
DettagliIl Linguaggio Assembly: Controllo del flusso: istruzioni e costrutti
Il Linguaggio Assembly: Controllo del flusso: istruzioni e costrutti Prof. Alberto Borghese Ing. Iuri Frosio Dipartimento di Scienze dell Informazione borghese,frosio@dsi.unimi.it Università degli Studi
DettagliFetch Decode Execute Program Counter controllare esegue prossima
Stored Program Istruzioni sono stringhe di bit Programmi: sequenze di istruzioni Programmi (come i dati) memorizzati in memoria La CPU legge le istruzioni dalla memoria (come i dati) Ciclo macchina (ciclo
DettagliLinguaggio macchina: utilizzo di costanti, metodi di indirizzamento
Architetture degli Elaboratori e delle Reti Lezione 17 Linguaggio macchina: utilizzo di costanti, metodi di indirizzamento Proff. A. Borghese, F. Pedeini Dipaimento di Scienze dell Informazione Univeità
DettagliLezione 12. Assembly II. Set di Istruzioni MIPS Strutture di controllo in Assembly
Architettura degli Elaboratori e delle Reti Lezione 12 Assembly II Set di Istruzioni MIPS Strutture di controllo in Assembly Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università
DettagliAutilia Vitiello Dip. di Informatica ed Applicazioni Stecca 7, 2 piano, stanza 12
Autilia Vitiello Dip. di Informatica ed Applicazioni Stecca 7, 2 piano, stanza 12 vitiello@dia.unisa.it http://www.dia.unisa.it/~avitiello Presentazione Corso di Architettura matricole congruo a 0: prof.
DettagliLezione 20. Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly
Architettura degli Elaboratori Lezione 20 Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly Prof. F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliIstruzioni assembler Istruzione N Registri
Istruzioni assembler Istruzione N Registri Aritmetica add a, b, c a = b+c addi a, b, num a = b + sub a, b, c a = b - c mul a, b, c a = b*c div a, b, c a = b/c utilizzati Descrizione 3 Somma. Somma b e
DettagliRappresentazione dell informazione
Rappresentazione dell informazione Codifica dei numeri Rappresentazioni in base 2, 8, 10 e 16 Rappresentazioni M+S, C1 e C2 Algoritmi di conversione di base Algoritmi di somma, moltiplicazione e divisione
DettagliLezione 15 Il Set di Istruzioni (1)
Lezione 15 Il Set di Istruzioni (1) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Un quadro della situazione Input/Output Sistema di Interconnessione Registri
DettagliUniversità degli Studi di Cassino
Corso di Istruzioni di confronto Istruzioni di controllo Formato delle istruzioni in L.M. Anno Accademico 2007/2008 Francesco Tortorella Istruzioni di confronto Istruzione Significato slt $t1,$t2,$t3 if
Dettaglislt $t1,$t2,$t3 if ($t2<$t3) $t1=1; Confronto tra registri slti $t1,$t2,100 if ($t2<100)$t1=1; Cfr. registro-costante
Istruzioni di confronto Istruzione Significato slt $t1,$t2,$t3 if ($t2
DettagliCorso di Architettura (Prof. Scarano) 09/04/2002
Corso di Architettura (Prof. Scarano) 09/0/2002 Un quadro della situazione Lezione 15 Il Set di Istruzioni (1) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno
DettagliControllo di flusso. Università degli Studi di Milano Corso di Laurea in Informatica, A.A Homepage del corso
Università degli Studi di Milano Corso di Laurea in Informatica, A.A. 2017-2018 Controllo di flusso Homepage del corso Turno A Nicola Basilico Dipartimento di Informatica Via Comelico 39/41-20135 Milano
DettagliLinguaggio macchina e register file
Linguaggio macchina e register file Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4,
DettagliRiassunto. Riassunto. Ciclo fetch&execute. Concetto di programma memorizzato. Istruzioni aritmetiche add, sub, mult, div
MIPS load/store word, con indirizzamento al byte aritmetica solo su registri Istruzioni Significato add $t1, $t2, $t3 $t1 = $t2 + $t3 sub $t1, $t2, $t3 $t1 = $t2 - $t3 mult $t1, $t2 Hi,Lo = $t1*$t2 div
DettagliLa struttura delle istruzioni elementari: il linguaggio Macchina. Sommario
La struttura delle istruzioni elementari: il linguaggio Macchina Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul
DettagliCorso di Calcolatori Elettronici MIPS: Istruzioni di confronto Istruzioni di controllo Formato delle istruzioni in L.M.
di Cassino e del Lazio Meridionale Corso di MIPS: Istruzioni di confronto Istruzioni di controllo Formato delle istruzioni in L.M. Anno Accademico 201/201 Francesco Tortorella Istruzioni di confronto Istruzione
DettagliIstruzioni di controllo del flusso
Istruzioni di controllo del flusso Il flusso di esecuzione è normalmente sequenziale Le istruzioni di controllo cambiano la prossima istruzione da eseguire Istruzioni di salto condizionato branch if equal
DettagliRichiami sull architettura del processore MIPS a 32 bit
Caratteristiche principali dell architettura del processore MIPS Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini E un architettura RISC
DettagliRicevimento inviate una e mail a con oggetto [Tutorato Arch] o [Tutorato Prog1]
Presentazione LE ISTRUZIONI: IL LINGUAGGIO DEI CALCOLATORI Sarro Federica, Phd Student Facoltà di Scienze MM FF NN Università degli Studi di Salerno fsarro@unisa.itit http://www.dmi.unisa.it/people/sarro/www/
DettagliISA e linguaggio assembler
ISA e linguaggio assembler Prof. Alberto Borghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4, D1, D2. 1/39 Introduzione
DettagliL unità di controllo di CPU a singolo ciclo
L unità di controllo di CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4, D,
DettagliLezione 20. della CPU MIPS. Prof. Federico Pedersini Dipartimento di Informatica Università degli Studi di Milano
Architettura degli Elaboratori Lezione 20 ISA (Instruction Set Architecture) della CPU MIPS Prof. Federico Pedersini Dipartimento di Informatica Università degli Studi di Milano L16-20 1/29 Linguaggio
DettagliLezione 20. Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly
Architettura degli Elaboratori Lezione 20 Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly Prof. F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliIl linguaggio del calcolatore: linguaggio macchina e linguaggio assembly
Il linguaggio del calcolatore: linguaggio macchina e linguaggio assembly Percorso di Preparazione agli Studi di Ingegneria Università degli Studi di Brescia Docente: Massimiliano Giacomin Richiamo sull
DettagliIl linguaggio del calcolatore: linguaggio macchina e linguaggio assembly
Il linguaggio del calcolatore: linguaggio macchina e linguaggio assembly Ingegneria Meccanica e dei Materiali Università degli Studi di Brescia Prof. Massimiliano Giacomin ORGANIZZAZIONE DEL CALCOLATORE:
DettagliLezione 20. della CPU MIPS. Prof. Federico Pedersini Dipartimento di Informatica Università degli Studi di Milano
Architettura degli Elaboratori Lezione 20 ISA (Instruction Set Architecture) della CPU MIPS Prof. Federico Pedersini Dipartimento di Informatica Università degli Studi di Milano L16-20 1/29 Linguaggio
DettagliRichiami sull architettura del processore MIPS a 32 bit
Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini Caratteristiche principali dell architettura del processore MIPS E un architettura RISC
DettagliEsercizi da esame di Programmazione Assembler MIPS
Esercizi da esame di Programmazione Assembler MIPS Versione 1.02 (24 Luglio 2003) Corso di Architettura Corso di Laurea in Informatica Università di Salerno Vittorio Scarano Premessa: questa è una raccolta
DettagliIl linguaggio assembly
Il linguaggio assembly Strutture di controllo P.H. cap. 2.6 1 Argomenti Organizzazione della memoria Istruzioni di trasferimento dei dati Array Le strutture di controllo Istruzioni di salto if then do...
DettagliCalcolatori Elettronici Prof. Fabio Roli. Linguaggio Assembly. Capitolo 5. Corso di Laurea di Ingegneria Elettronica
Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea di Ingegneria Elettronica Capitolo 5 Linguaggio Assembly Fonti principali: Patterson, A.D., Hennessy, J., "Struttura, organizzazione e progetto
DettagliCPU a singolo ciclo. Lezione 18. Sommario. Architettura degli Elaboratori e delle Reti
Architettura degli Elaboratori e delle Reti Lezione 18 CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 18 1/2 Sommario!
DettagliEsercizi da esame di Programmazione Assembler MIPS
Esercizi da esame di Programmazione Assembler MIPS Versione 1.04 (16 Gennaio 2004) Corso di Architettura Corso di Laurea in Informatica Università di Salerno Vittorio Scarano Premessa: questa è una raccolta
DettagliSECONDA PROVA INTERMEDIA DEL MODULO DI. 1 giugno 2017 NOME: COGNOME: MATRICOLA:
SECONDA PROVA INTERMEDIA DEL MODULO DI 1 giugno 2017 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (12 punti) 1. (3 punti) Scrivere un frammento di codice Assembly MIPS, che implementi il costrutto C switch-case
DettagliIstruzioni e linguaggio macchina
Istruzioni e linguaggio macchina I linguaggi macchina sono composti da istruzioni macchina, codificate in binario, con formato ben definito processori diversi hanno linguaggi macchina simili scopo: massimizzare
Dettagli21 March : ESERCITAZIONE 01 GESTIONE DELLA MEMORIA VETTORI CONTROLLOO O DI FLUSSO DI UN PROGRAMMA. I. Frosio
02: ESERCITAZIONE 01 21 March 2011 GESTIONE DELLA MEMORIA VETTORI CONTROLLOO O DI FLUSSO DI UN PROGRAMMA I. Frosio 1 SOMMARIO Organizzazione della memoria Istruzioni di accesso alla memoria Vettori Istruzioni
DettagliCPU a singolo ciclo. Lezione 18. Sommario. Architettura degli Elaboratori e delle Reti. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Lezione 8 CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 8 /33 Sommario! La
DettagliIl linguaggio assembly
Il linguaggio assembly Strutture di controllo P.H. cap. 2.6 1 Argomenti Organizzazione della memoria Istruzioni di trasferimento dei dati Array Le strutture di controllo Istruzioni di salto if then do...
DettagliIl Linguaggio Assembly: Gestione della memoria e controllo
Il Linguaggio Assembly: Gestione della memoria e controllo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/42 Sommario L organizzazione
DettagliIl processore: unità di elaborazione
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliControllo di flusso. Università degli Studi di Milano Corso di Laurea in Informatica, A.A
Università degli Studi di Milano Corso di Laurea in Informatica, A.A. 2018-2019 Controllo di flusso Turno A Nicola Basilico Dipartimento di Informatica Via Comelico 39/41-20135 Milano (MI) Ufficio S242
DettagliIl linguaggio macchina
Il linguaggio macchina Istruzioni macchina (PH 2.4) Indirizzamento (PH 2.9) Costanti a 32-bit (PH 2.9) 1 Linguaggio macchina Le istruzioni in linguaggio assembly devono essere tradotte in linguaggio macchina
DettagliAddendum: istruzioni linguaggio macchina. Università di Bergamo - corso di Calcolatori Elettronici 1
Addendum: istruzioni linguaggio macchina Università di Bergamo - corso di Calcolatori Elettronici 1 Control Loop C code: L1: g = g + A[i]; i = i + j; if (i!= h) goto L1; MIPS code: L1: add $t1, $s3, $s3
DettagliProgettazione dell unità di elaborazioni dati e prestazioni. Il processore: unità di elaborazione. I passi per progettare un processore
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliISA (Instruction Set Architecture) della CPU MIPS
Architettura degli Elaboratori Lezione 20 ISA (Instruction Set Architecture) della CPU MIPS Prof. Federico Pedersini Dipartimento di Informatica Uniersità degli Studi di Milano L16-20 1 Linguaggio macchina
DettagliArchitettura dei calcolatori e sistemi operativi. Il processore Capitolo 4 P&H
Architettura dei calcolatori e sistemi operativi Il processore Capitolo 4 P&H 4. 11. 2015 Sommario Instruction Set di riferimento per il processore Esecuzione delle istruzioni Struttura del processore
DettagliL insieme delle istruzioni del processore MIPS. Corso Calcolatori Elettronici presso POLITECNICO DI MILANO
L insieme delle istruzioni del processore MIPS Corso Calcolatori Elettronici presso POLITECNICO DI MILANO Cristina Silvano Università degli Studi di Milano Dipartimento di Scienze dell Informazione email:
DettagliARCHITETTURE DEI CALCOLATORI (canale A-I) - Prima prova in itinere del 16/6/2003 Compito tipo A
ARCHITETTURE DEI CALCOLATORI (canale A-I) - Prima prova in itinere del 16/6/2003 Compito tipo A *** indicano le affermazioni corrette. 1. Con riferimento alle architetture dei calcolatori ed alla valutazione
DettagliArchitettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini
Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità
DettagliArchitettura degli elaboratori CPU a ciclo singolo
Architettura degli elaboratori CPU a ciclo singolo Prof. Alberto Borghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano iferimento sul Patterson: capitolo 4.2, 4.4,
DettagliISA (Instruction Set Architecture) della CPU MIPS32
Architettura degli Elaboratori Lezione 20 ISA (Instruction Set Architecture) della CPU MIPS32 Prof. Federico Pedersini Dipartimento di Informatica Uniersità degli Studi di Milano L16-20 1 Linguaggio macchina
DettagliL'architettura del processore MIPS
L'architettura del processore MIPS Piano della lezione Ripasso di formati istruzione e registri MIPS Passi di esecuzione delle istruzioni: Formato R (istruzioni aritmetico-logiche) Istruzioni di caricamento
DettagliL unità di controllo di CPU a singolo ciclo
L unità di controllo di CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4, D1,
DettagliLinguaggio Assembly e linguaggio macchina
Architettura degli Elaboratori e delle Reti Lezione 11 Linguaggio Assembly e linguaggio macchina Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliISA e linguaggio macchina
ISA e linguaggio macchina Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4, D1, D2. 1/55
DettagliProgetto CPU a singolo ciclo
Architettura degli Elaboratori e delle Reti Progetto CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Informatica Università degli Studi di Milano 1/50 Sommario! La CPU! Sintesi di
DettagliEsercitazione 06 Progettazione di una CPU RISC-V
Esercitazione 06 Progettazione di una CPU RISC-V Gianluca Brilli gianluca.brilli@unimore.it 04/06/19 ARCHITETTURA DEI CALCOLATORI 1 Overview In questa esercitazione andremo a progettare una semplice architettura
DettagliEsercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Capitolo 5 Linguaggio Assembly
Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Capitolo 5 Linguaggio Assembly Richiami: v[i] e &v[i] v[i] è il valore dell elemento i nel vettore
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo
DettagliRichiami: v[i] e &v[i] Organizzazione della memoria. Organizzazione della memoria. Esercitazione di Calcolatori Elettronici Ing. Gian Luca Marcialis
Esercitazione di Ing. Gian Luca Corso di Laurea in Ingegneria Elettronica Capitolo 5 Linguaggio Assembly Richiami: v[i] e &v[i] v[i] è il valore dell elemento i nel vettore v; &v[i] è il suo indirizzo.
DettagliIl linguaggio Assembly. Architettura degli Elaboratori e delle Reti Turno I
Il linguaggio Assembly Architettura degli Elaboratori e delle Reti Turno I Alberto Borghese Università degli Studi di Milano Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it 1 Linguaggio
DettagliArchitettura del processore MIPS
Architettura del processore IPS Prof. Cristina Silvano Dipartimento di Elettronica e Informazione Politecnico di ilano email: : silvano@elet elet.polimi.itit Sommario Instruction Set semplificato Esecuzione
DettagliCorso di Laurea in Ingegneria Biomedica Corso di Laurea in Ingegneria Elettrica, Elettronica ed Informatica
Modulo Calcolatori Elettronici Prof. Gian Luca Marcialis Corso di Laurea in Ingegneria Biomedica Corso di Laurea in Ingegneria Elettrica, Elettronica ed Informatica Capitolo 5 Linguaggio Assembly Fonti
DettagliRichiami: v[i] e &v[i] Organizzazione della memoria. Esercizio 1. Esercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis
Esercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis Corso di Laurea in Ingegneria Biomedica Corso di Laurea in Ingegneria Elettrica, Elettronica ed Informatica Capitolo 5 Linguaggio Assembly
DettagliUn quadro della situazione. Lezione 28 Il Processore: unità di controllo (2) Dove siamo nel corso. Organizzazione della lezione. Cosa abbiamo fatto
Un quadro della situazione Lezione 28 Il Processore: unità di lo (2) Vittorio Scarano rchitettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione
DettagliCorso di Architettura (Prof. Scarano) 10/05/2002
Lezione 0 Il Set di Istruzioni (6) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Le procedure Prima della chiamata di una procedura In ogni linguaggio di
DettagliLinguaggio Assembly e linguaggio macchina
Architettura degli Elaboratori e delle Reti Lezione 11 Linguaggio Assembly e linguaggio macchina Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliLaboratorio di Architettura degli Elaboratori LabArch 2006 Secondo Quadimestre, a.a Docente: H. Muccini
[http://www.di.univaq.it/muccini/labarch] Laboratorio di Architettura degli Elaboratori LabArch 2006 Secondo Quadimestre, a.a. 2005-2006 Docente: H. Muccini Lecture 09: - Modi di indirizzamento del MIPS
DettagliUn quadro della situazione. Lezione 6 Aritmetica in virgola mobile (2) e Codifica dei caratteri. Dove siamo nel corso. Organizzazione della lezione
Un quadro della situazione Lezione 6 Aritmetica in virgola mobile (2) e Codifica dei caratteri Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output
DettagliProgetto CPU a singolo ciclo
Architettura degli Elaboratori e delle Reti Progetto CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Informatica Università degli Studi di Milano 1/60 Sommario v La CPU v Sintesi di
DettagliArchitettura degli Elaboratori Lez. 3 ASM: Strutture di controllo. Prof. Andrea Sterbini
Architettura degli Elaboratori Lez. 3 ASM: Strutture di controllo Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Argomenti della lezione - Il simulatore MARS - Le strutture di controllo - Esempi
Dettagli5 April LABORATORIO 03 CONTROLLO DEL FLUSSO DI UN PROGRAMMA JUMP ADDRESS TABLE. I. Frosio
5 April 2012 04 LABORATORIO 03 CONTROLLO DEL FLUSSO DI UN PROGRAMMA JUMP ADDRESS TABLE I. Frosio 1 SOMMARIO If... Then... If... Then... Else... For... Break... While... Do Do... While Switch (jump address
DettagliLinguaggio Assembly e linguaggio macchina
Architettura degli Elaboratori e delle Reti Lezione 11 Linguaggio Assembly e linguaggio macchina Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliArchitettura degli elaboratori CPU a ciclo singolo
Architettura degli elaboratori CPU a ciclo singolo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo
DettagliLa ALU. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
La ALU Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: sezione C.5 1/38 Sommario ALU ad 1 bit ALU a 3
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 18 Febbraio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 18 Febbraio 2015 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
Dettagli1. Si effettui la divisione di 7/5 utilizzando un efficiente algoritmo e illustrando la corrispondente architettura hardware.
1. Si effettui la divisione di 7/5 utilizzando un efficiente algoritmo e illustrando la corrispondente architettura hardware. 2. Spiegare i diversi tipi di indirizzamento usati dalle istruzioni del set
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 19 Febbraio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 19 Febbraio 2016 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
Dettagli