Architettura dei Calcolatori
|
|
- Norma Rostagno
- 5 anni fa
- Visualizzazioni
Transcript
1 Architettura dei Calcolatori Proposte Progettuali Prof. Prof. Dr. Andrea Marongiu Marko Bertogna Gianluca Brilli 03/06/19 ARCHITETTURA DEI CALCOLATORI 1
2 Lista progetti La composizione dei gruppi e la lista dei progetti assegnati sarà aggiornata sul link seguente: c0xkppqgzobnhh2dulyr7ijszpymjyfk/edit?usp=shari ng Richiedere l assegnamento del progetto tramite . 03/06/19 ARCHITETTURA DEI CALCOLATORI 2
3 Progetto 01 Radix Sort Implementazione in assembly RISC-V dell algoritmo di ordinamento Radix Sort. Un algoritmo di ordinamento non basato sul confronto degli elementi da ordinare. Prevede di ordinare gli elementi, partendo con l analisi della cifra meno significativa e raggruppando gli elementi in base al valore di tale cifra. 03/06/19 ARCHITETTURA DEI CALCOLATORI 3
4 Progetto 01 Radix Sort Di seguito è riportato un esempio di funzionamento dell algoritmo: Come algoritmo di ordinamento stabile, usare ad esempio Counting Sort. 03/06/19 ARCHITETTURA DEI CALCOLATORI 4
5 Progetto 02 Merge Sort Implementazione in assembly RISC-V dell algoritmo di ordinamento ricorsivo Merge Sort. 03/06/19 ARCHITETTURA DEI CALCOLATORI 5
6 Progetto 03 Quick Sort Implementazione in assembly RISC-V dell algoritmo di ordinamento ricorsivo Quick Sort. 03/06/19 ARCHITETTURA DEI CALCOLATORI 6
7 Progetto 04 printf Realizzare un implementazione in assembly RISC-V di una versione semplificata della funzione printf del C, basata sulla write vista in classe. Esempio: printf( You are %d years old\n, 15); Che in assembly sarebbe ad esempio:.section.data str:.space 50.section.text _start: # init printf registers... la a0, str jal ra, printf 03/06/19 ARCHITETTURA DEI CALCOLATORI 7
8 Progetto 05 Sparse Matrix Multiplication Realizzare in assembly RISC-V una variante del prodotto matriciale visto a lezione. L implementazione deve tenere conto della struttura delle matrici da moltiplicare, nello specifico fornire un implementazione per matrici sparse, ovvero matrici che contengono un elevato numero di zeri al loro interno. Gruppo: 2 persone. 03/06/19 ARCHITETTURA DEI CALCOLATORI 8
9 Progetto 05 Sparse Matrix Multiplication Utilizzare ad esempio il formato Yale Sparse Matrix Format: A: elementi!= 0; IA: numero di elementi!= 0 nella riga i - 1 della matrice. JA: indice di colonna dell elemento A(i). Gruppo: 2 persone. 03/06/19 ARCHITETTURA DEI CALCOLATORI 9
10 Progetto 06 Ricerca Binaria Implementare in assembly RISC-V un algoritmo di ricerca binaria su un vettore. Partire implementando un algoritmo di ricerca sequenziale. Dopodiché confrontare l implementazione con una versione binaria, operante su un vettore ordinato. 03/06/19 ARCHITETTURA DEI CALCOLATORI 10
11 Progetto 06 Ricerca Binaria Di seguito si riporta un possibile pseudocodice che risolve il problema della ricerca binaria: 03/06/19 ARCHITETTURA DEI CALCOLATORI 11
12 Progetto 07 FIR Filter Un filtro è un sistema che realizza una funzione di trasformazione di un segnale di ingresso x(n). L operazione di filtraggio può essere quella di eliminare alcune bande di frequenza. Possibile formalizzazione di un FIR: 03/06/19 ARCHITETTURA DEI CALCOLATORI 12
13 Progetto 07 FIR Filter Implementare in assembly RISC-V un filtro Finite Impulse Response ( FIR ). Fare riferimento ad esempio alle seguenti trattazioni: /06/19 ARCHITETTURA DEI CALCOLATORI 13
14 Progetto 08 Trasformata DCT La Trasformata Discreta del Coseno (DCT) è un operazione spesso usata nell image processing, essa è in grado di rilevare le variazioni di informazione tra un'area e quella contigua di un'immagine digitale trascurando le ripetizioni. Di seguito una possibile formalizzazione: 03/06/19 ARCHITETTURA DEI CALCOLATORI 14
15 Progetto 08 Trasformata DCT L utilizzo principale della Trasformata DCT è come blocco di compressione nel formato JPEG: Fornire un implementazione assembly RISC-V della DCT, eventualmente prendendo spunto dalla seguente pagina web: orithm-program/ 03/06/19 ARCHITETTURA DEI CALCOLATORI 15
16 Progetto 09 Depth First Search Implementare in assembly RISC-V l algoritmo su grafo di visita in profondità ( DFS ). Per l implementazione dell algoritmo prendere spunto dal seguente esempio: 03/06/19 ARCHITETTURA DEI CALCOLATORI 16
17 Progetto 10 Breadth First Search Implementare in assembly RISC-V l algoritmo su grafo di visita in ampiezza ( BFS ). Per l implementazione dell algoritmo prendere spunto dal seguente esempio: 03/06/19 ARCHITETTURA DEI CALCOLATORI 17
18 Progetto 11 Circuito Divisore Utilizzare il tool Logisim per realizzare un circuito divisore ( come visto a lezione ), utilizzando i blocchi fondamentali realizzati durante le esercitazioni. Gruppo: 2 persone. 03/06/19 ARCHITETTURA DEI CALCOLATORI 18
19 Progetto 12 Circuito Moltiplicatore Utilizzare il tool Logisim per realizzare un circuito moltiplicatore ( come visto a lezione ), utilizzando i blocchi fondamentali realizzati durante le esercitazioni. Gruppo: 2 persone. 03/06/19 ARCHITETTURA DEI CALCOLATORI 19
20 Progetto 13 Versione Pipelined di RISC-V Implementare in Logisim un sottoinsieme di RISC-V in versione pipelined, come visto a lezione. Partire dal processore di esempio che si è costruito durante le esercitazioni. Gruppo: 3 persone. 03/06/19 ARCHITETTURA DEI CALCOLATORI 20
21 Progetto 14 Realizzazione di un Sistema di Cache Implementare in Logisim una piccola gerarchia di memoria, nella quale è presente un livello di cache, tra i registri del processore e la memoria. Il sistema deve essere integrato nell architettura di esempio realizzata durante le esercitazioni. Gruppo: 3 persone. 03/06/19 ARCHITETTURA DEI CALCOLATORI 21
22 Progetto 15 RISC-V Dual Issue Durante il corso si è vista una versione basilare di RISC-V, il quale è in grado di svolgere un istruzione per ciclo di clock. Prototipare tramite Logisim, una versione Multiple- Issue di RISC-V, in grado di eseguire più istruzioni nello stesso ciclo di clock. Gruppo: 3 persone. 03/06/19 ARCHITETTURA DEI CALCOLATORI 22
23 Progetto 16 Ascensore Realizzare un controllore digitale per un ascensore di un edificio a 25 piani. Il controllore si deve interfacciare con un certo numero di pulsanti che permettono di selezionare il piano a cui andare e genera in uscita l indicazione del piano al quale si trova l ascensore. Progettare l FSM ( di Mealy o Moore ), specificare la codifica degli stati e sintetizzare tramite mappe di Karnaugh, successivamente realizzare il circuito in Logisim. 03/06/19 ARCHITETTURA DEI CALCOLATORI 23
24 Progetto 17 Controllore Semaforico Realizzare un controllore semaforico, posto al centro di un incrocio stradale. All interno dell incrocio sono presenti due sensori di traffico ( Ta e Tb ), tali sensori indicano 0 o 1 rispettivamente se rilevano traffico o meno. Progettare una macchina a stati come in figura, avente i sensori, CLK e Reset come input e lo stato dei semafori come output. Progettare l FSM, specificare la codifica degli stati, sintetizzare con mappe di Karnaugh e realizzare il circuito in Logisim. 03/06/19 ARCHITETTURA DEI CALCOLATORI 24
25 Progetto 18 Riconoscitore di Sequenze Realizzare un circuito digitale in grado di riconoscere le sequenze binarie A = 1101 o B = 1110, successivamente implementare due contatori, per ogni sequenza e collegarli a due display a 7 segmenti, in modo tale da avere un conteggio di quante sequenze sono state riconosciute ( es: 4 sequenze A e 5 sequenze B ). Progettare l FSM ( di Mealy o Moore ), specificare la codifica degli stati e sintetizzare tramite mappe di Karnaugh, successivamente realizzare il circuito in Logisim. 03/06/19 ARCHITETTURA DEI CALCOLATORI 25
26 Progetto 19 Distributore Automatico Realizzare un circuito digitale in grado di gestire un distributore automatico di bottigliette. Ogni bottiglietta costa 50 centesimi. Il distributore accetta monete da 5, 10, 20 e 50 centesimi: quando il totale è sufficiente eroga la bottiglietta e restituisce l eventuale resto. Progettare una FSM dotata di un ingresso per moneta e le seguenti uscite: Eroga, Rendi5, Rendi10, Rendi20 e Rendi50. Quando l importo raggiunge o supera 50 si deve attivare Eroga ed eventualmente Rendi. Sequire il workflow visto a lezione e testare il circuito in Logisim. 03/06/19 ARCHITETTURA DEI CALCOLATORI 26
27 Progetto 20 Contatore a Codice Gray Progettare un contatore modulo 8 a codice Gray, senza ingressi e con tre uscite ( si ricordi che un contatore modulo N conta da 0 a N-1, quindi riparte da 0 ). Il contatore parte da 000 e generare in uscita il prossimo codice Gray a ogni fronte di salita del clock. Progettare la FSM relativa, specificare la codifica degli stati, sintetizzare il sistema tramite mappe di Karnaugh e testare il circuito in Logisim. 03/06/19 ARCHITETTURA DEI CALCOLATORI 27
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
Laboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
Esercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
Calcolatori Elettronici
Calcolatori Elettronici RETI SEQUENZIALI : ESERCIZI Massimiliano Giacomin 1 Implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente il suo stato secondo una regola
Esercitazione 03. Memorie e Registri. Gianluca Brilli 03/05/19 ARCHITETTURA DEI CALCOLATORI 1
Esercitazione 03 Memorie e Registri Gianluca Brilli gianluca.brilli@unimore.it 03/05/19 ARCHITETTURA DEI CALCOLATORI 1 Obiettivi - ALU Unità Aritmetico- Logica. Vista nel blocco di esercitazioni precedente
Sintesi Sequenziale Sincrona
Sintesi Sequenziale Sincrona Sintesi comportamentale di reti sequenziali sincrone senza processo di ottimizzazione Sintesi comportamentale e architettura generale Diagramma degli stati Tabella degli stati
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9 Prof. Rosario Cerbone rosario.cerbone@libero.it a.a. 2005-2006 http://digilander.libero.it/rosario.cerbone Sintesi di Reti Sequenziali Sincrone In
Introduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
Esercizio 1. Esercizio 1. Esercitazioni su circuiti sequenziali. Esercizio 1. Mimimizzazione. Macchina a stati finiti di Moore F* = A~S + F~S
Esercitazioni su circuiti sequenziali Salvatore Orlando & Marta Simeoni Macchina a stati finiti di Moore 2 stati F=0 : motore spento F=1: motore acceso AS F A S F* F O 0 0 0 0 0 0 0 0 1 0 1 1 0 1 0 1 0
Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D
Reti Sincrone Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Le variabili di stato future sono quelle all ingresso dei FF-D mentre le variabili di stato presente sono le uscite dei
Sintesi Sequenziale Sincrona
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
Esercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
Circuiti Sequenziali & Somma FP
Circuiti Sequenziali & Somma FP Circuiti Sequenziali : Esercizio 1 Esercizio 1: progettare una rete sequenziale per il controllo di un motore elettrico. La rete riceve in input i segnali relativi a due
Terza esercitazione. Progetto di una rete di controllo. Obiettivi Progetto e analisi di macchine a stati finiti. a.a
1 Terza esercitazione Progetto di una rete di controllo Obiettivi Progetto e analisi di macchine a stati finiti 2 Macchina a Stati Finiti (FSM) Z(n)=f(x(n)) => Sistema Combinatorio Z(n)=f(x(n),x(n-1),x(n-2),..)
Automa a Stati Finiti (ASF)
Automa a Stati Finiti (ASF) E una prima astrazione di macchina dotata di memoria che esegue algoritmi Introduce il concetto fondamentale di STATO che informalmente può essere definito come una particolare
Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)
Cognome e Nome: Matr.: Architettura degli Elaboratori Inf A 23 Gennaio 2012 Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti)
PROGRAMMA DEL DÌ AUTOMATICI
MINISTERO DELL ISTRUZIONE DELL UNIVERSITA E DELLA RICERCA UFFICIO SCOLASTICO REGIONALE DEL LAZIO I.I.S.S. VIA SILVESTRI,301 Distretto 24 Municipio XVI - Cod. Mec. RMIS10800g Cod. Fisc. 97804460588 Email:
Macchine sequenziali. Automa a Stati Finiti (ASF)
Corso di Calcolatori Elettronici I Macchine sequenziali Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso
Macchine a Stati finiti
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@dsi.unimi.it Università degli Studi di Milano /29 Sommario Macchine a stati finiti Esempio: sintesi di un
Sintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone Sintesi di Reti Sequenziali Sincrone Una macchina sequenziale è definita dalla quintupla I è l insieme finito dei simboli d ingresso U è l insieme finito dei simboli
PROVA SCRITTA DEL MODULO DI
PROVA SCRITTA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA, ELETTRONICA, ED INFORMATICA CORSO DI LAUREA ININGEGNERIA BIOMEDICA 25 giugno 2019 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO 1 (9 punti)
Algoritmi e Strutture Dati
Strutture Elementari Maria Rita Di Berardini, Emanuela Merelli 1 1 Dipartimento di Matematica e Informatica Università di Camerino 29 ottobre 2008 Strutture Dati Astratte Il concetto di dato Il concetto
Reti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
Introduzione - Modello. Introduzione - progetto e strumenti
intesi equenziale incrona intesi Comportamentale di reti equenziali incrone di Macchine enza Processo di Ottimizzate a Livello Comportamentale Introduzione intesi comportamentale e architettura generale
FSM: Macchine a Stati Finiti
FSM: Macchine a Stati Finiti Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Metodo per descrivere macchine di tipo
Macchine a Stati finiti
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento al Patterson: Sezione B. /29 Sommario Macchine
Macchine a Stati finiti
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@dsi.unimi.it Università degli Studi di Milano /27 Sommario Macchine a stati finiti Esempio: sintesi di un
Algoritmi e Strutture Dati
Maria Rita Di Berardini, Emanuela Merelli 1 1 Dipartimento di Matematica e Informatica Università di Camerino A.A. 2006/07 Il concetto di dato Il concetto di tipo di dato Insertion Sort for j 2 to lenght[a]
Esercitazione 06 Progettazione di una CPU RISC-V
Esercitazione 06 Progettazione di una CPU RISC-V Gianluca Brilli gianluca.brilli@unimore.it 04/06/19 ARCHITETTURA DEI CALCOLATORI 1 Overview In questa esercitazione andremo a progettare una semplice architettura
Sintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
Macchine a Stati finiti. Sommario
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento al Patterson: Sezione B. /3 Sommario Macchine
Algoritmi e Strutture Dati
Maria Rita Di Berardini 2, Emanuela Merelli 1 1 Dipartimento di Matematica e Informatica Università di Camerino 2 Polo di Scienze Università di Camerino ad Ascoli Piceno Il concetto di dato Il concetto
Progettazione di un sistema digitale
Progettazione di un sistema digitale Calcolatori Elettronici Progettazione di un sistema digitale Può essere vista come la progettazione di un sistema formato da due componenti: Il datapath, che esegue
Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)
Cognome e Nome: Matr.: Architettura degli Elaboratori Inf A 14 febbraio 2013 Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti)
Esercitazione 11. Control-Unit. Data-Path
Esercitazione 11 Sommario Unità di controllo cablate 1. Unità di controllo L architettura interna di una CPU può essere modellata attraverso una struttura costituita da 2 unità interagenti: percorso dati
Macchine Sequenziali
Macchine Sequenziali CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Tassonomia dei circuiti digitali Circuiti combinatori» Il valore
Somma 3-bit. somma 3-bit con I/O sequenziale. somma 3-bit con I/O sequenziale. Osservazione
RETI COMBINATORIE In una rete combinatoria l uscita è funzione dei soli ingressi u = f () ADDIZIONATORE PARALLELO Addizionatore parallelo (a propagazione di riporto - ripple carry) per numeri binari di
Esercitazione 6 Algorithmi e Strutture Dati (Informatica) A.A 2015/2016
Esercitazione 6 Algorithmi e Strutture Dati (Informatica) A.A 2015/2016 Tong Liu April 14, 2016 Elementi Fondamentali Rappresentazione n = V numero di vertici (nodi) m = E numero di archi Matrice di adiacenza:
NOME e COGNOME (stampatello): Compito A. Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo.
NOME e COGNOME (stampatello): Compito A Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo. 0 1 S1 S7/01 S2/11 S2 S2/10 S3/11 S3 S0 S2/01 S4 S0 S5/01 S5 S6/10 S4/11 S6 S5/10
UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A
UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A anno accademico 2006-2007 prof. Stefano CASELLI prof. William FORNACIARI Appello del 19 gennaio 2007 Bozza soluzioni del 22
Architetture Digitali
Corso di Lezione 3 Sintesi RTL Federico Pedersini Laboratorio di (DALab) Dipartimento di Scienze dell Informazione Università degli Studi di Milano Riferimenti bibliografici: [1] F. Fummi, M. Sami, C.
Tutorato architettura degli elaboratori modulo I (lezione 4)
Tutorato architettura degli elaboratori modulo I (lezione 4) Moretto Tommaso 7 December 27 Automa di Moore Un automa di Moore può essere definito come una quintupla (S, Σ, G,, T) costituita da: un insieme
L approccio controllore-data path.
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 7 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it a.a. 2007-2008 http://digilander.libero.it/rosario.cerbone L approccio controllore-data path.
PROVA SCRITTA DEL MODULO DI NOME: COGNOME: MATRICOLA:
PROVA SCRITTA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA - 6 CFU Settembre 204 NOME: COGNOME: MATRICOLA: ESERCIZIO RETI LOGICHE (0 punti) Si vuole implementare
Informatica/ Ing. Meccanica/ Edile/ Prof. Verdicchio/ 30/06/2016/ Foglio delle domande / VERSIONE 1
Informatica/ Ing. Meccanica/ Edile/ Prof. Verdicchio/ 30/06/2016/ Foglio delle domande/ VERSIONE 1 1) In Python, se scrivo v = [ ] in un programma, vuol dire che a) v è un quadrato b) v è un insieme vuoto
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero
RETI LOGICHE T Ingegneria Informatica. Esercitazione 3 Reti Sequenziali Sincrone
RETI LOGICHE T Ingegneria Informatica Esercitazione 3 Reti Sequenziali Sincrone Marco Lippi (marco.lippi3@unibo.it) [Lucidi realizzati da Samuele Salti] Esercizio Sintesi RSS Si vuole progettare una rete
Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
Grafi: visite. Una breve presentazione. F. Damiani - Alg. & Lab. 04/05 (da C. Demetrescu et al - McGraw-Hill)
Grafi: visite Una breve presentazione Visite di grafi Scopo e tipi di visita Una visita (o attraversamento) di un grafo G permette di esaminare i nodi e gli archi di G in modo sistematico Problema di base
Reti Logiche Compito d esame del 22/3/97
Compito d esame del 22/3/97 Si progetti una FSM semplice per gestire il controllo di una bussola di ingresso ad una banca. La FSM deve gestire il blocco e lo sblocco delle due porte tramite due segnali
Elementi di Architettura e Sistemi Operativi. problema punti massimi i tuoi punti problema 1 7 problema 2 8 problema 3 5 problema 4 10 totale 30
Elementi di Architettura e Sistemi Operativi Bioinformatica - Tiziano Villa 29 Giugno 2017 Nome e Cognome: Matricola: Posta elettronica: problema punti massimi i tuoi punti problema 1 7 problema 2 8 problema
Sistemi di Elaborazione delle Informazioni
SCUOLA DI MEDICINA E CHIRURGIA Università degli Studi di Napoli Federico II Corso di Sistemi di Elaborazione delle Informazioni Dott. Francesco Rossi a.a. 2016/2017 1 I linguaggi di programmazione e gli
Il Processore. Informatica di Base -- R.Gaeta 27
Il Processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI
ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI 1 Classificazione dei circuiti logici Un circuito è detto combinatorio se le sue uscite (O i ) sono determinate univocamente dagli ingressi (I i ) In pratica
AUTOMA A STATI FINITI
Gli Automi Un Automa è un dispositivo, o un suo modello in forma di macchina sequenziale, creato per eseguire un particolare compito, che può trovarsi in diverse configurazioni più o meno complesse caratterizzate
Informatica/ Ing. Meccanica/ Edile/ Prof. Verdicchio/ 25/02/2016/ Foglio delle domande / VERSIONE 1
Informatica/ Ing. Meccanica/ Edile/ Prof. Verdicchio/ 25/02/2016/ Foglio delle domande/ VERSIONE 1 1) In Python, se scrivo v = [ ] in un programma, vuol dire che a) v è un quadrato b) v è una list c) v
Informatica/ Ing. Meccanica/ Edile/ Prof. Verdicchio/ 08/02/2017/ Foglio delle domande / VERSIONE 1
Informatica/ Ing. Meccanica/ Edile/ Prof. Verdicchio/ 08/02/2017/ Foglio delle domande/ VERSIONE 1 1) Nella ricorsione, quando il problema ha soluzione immediata siamo a) nell ipotesi ricorsiva b) nel
Reti Logiche Sequenziali
Reti Logiche Sequenziali 00.e Cenni sugli Automi a stati finiti Automa a stati finiti: definizione Un automa a stati finiti deterministico (DFA Deterministic Finite Automaton) è una quintupla (Q, Σ, δ,
I Componenti di un Sistema Digitale e Progetto Controllore data path
I Componenti di un Sistema Digitale e Progetto Controllore data path Maurizio Palesi Maurizio Palesi 1 Buffer (o Driver) Dispositivo che non ha nessuna funzione logica, se non quella presentare l uscita
Il processore. Istituzionii di Informatica -- Rossano Gaeta
Il processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
Compito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati
Compito A Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati stato/input x=0 x=1 A B/0 A/0 B C/0 A/0 C B/0 D/1 D B/0 E/0 E B/0 D/1 Esercizio 2. (17 punti) Realizzare
2) La P di CPU sta per a) Processing b) Process c) Processor d) nessuna delle precedenti
Informatica/ Ing. Meccanica/ Edile/ Prof. Verdicchio/ 12/02/2015/ Foglio delle domande/ VERSIONE 1 Matricola Cognome Nome 1) L architettura della maggior parte dei calcolatori in uso oggi si deve a a)
Esempio di Tema di Esame
Esempio di Tema di Esame Esercizio 1 Progettare una rete RC ( a livello RTL) che riconosca validi gli indirizzi da 300H a 30FH nel banco DFxxxH ADDR MEMRQ 20 DECODER INDIRIZZI CS Suggerimenti ES 1 Gli
CALCOLATORI ELETTRONICI 9 settembre 2011
CALCOLATORI ELETTRONICI 9 settembre 2011 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche AND, OR e NOT la funzione combinatoria (a
Elementi di Architettura e Sistemi Operativi. problema punti massimi i tuoi punti problema 1 9 problema 2 6 problema 3 5 problema 4 10 totale 30
Elementi di Architettura e Sistemi Operativi Bioinformatica - Tiziano Villa 18 Settembre 2018 Nome e Cognome: Matricola: Posta elettronica: problema punti massimi i tuoi punti problema 1 9 problema 2 6
CALCOLATORI ELETTRONICI M - Z
DIPARTIMENTO DI INGEGNERIA ELETTRICA ELETTRONICA E INFORMATICA Corso di laurea in Ingegneria informatica Anno accademico 2018/2019-3 anno CALCOLATORI ELETTRONICI M - Z ING-INF/05-9 CFU - 1 semestre Docente
orario ricevimento via e-mail: orario ufficio risposta entro 3 giorni
FACOLTA : INGEGNERIA CORSO DI LAUREA: INFORMATICA INSEGNAMENTO: CONTROLLI DIGITALI Modulo 1 NOME DOCENTE: Prof. Giovanni Fedecostante indirizzo e-mail: giovanni.fedecostante@uniecampus.it orario ricevimento
PROVA SCRITTA DEL MODULO DI. 3 luglio 2018 NOME: COGNOME: MATRICOLA:
PROVA SCRITTA DEL MODULO DI 3 luglio 208 NOME: COGNOME: MATRICOLA: ESERCIZIO (8 punti) Si progetti una rete sequenziale in grado di riconoscere le sequenze 00 e 0. La rete è dotata di un unico ingresso
CALCOLATORI ELETTRONICI
DIPARTIMENTO DI INGEGNERIA ELETTRICA ELETTRONICA E INFORMATICA Corso di laurea in Ingegneria elettronica Anno accademico 2017/2018-3 anno CALCOLATORI ELETTRONICI 9 CFU - 2 semestre Docente titolare dell'insegnamento
Macchine dedicate e Macchine programmabili
Macchine dedicate e Macchine programmabili Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Obiettivo Progettare circuiti
Esempi di possibili domande d esame.
INFORMATICA INDUSTRIALE N.O. Esempi di possibili domande d esame. N.B. ogni prova scritta prevede indicativamente 3 o 4 domande. Indicare brevemente le operazioni svolte dal LIVELLO DI ACQUISIZIONE durante
Implementazione di DFA in C
Implementazione di DFA in C Dispensa di Laboratorio di Linguaggi di Programmazione Sommario Corrado Mencar, Pasquale Lops, Stefano Ferilli Questa dispensa fornisce le linee guida per l implementazione,
Calcolatori Elettronici B a.a. 2004/2005
Calcolatori Elettronici B a.a. 2004/2005 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Unità funzionali Unità funzionali: Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in
Calcolo Parallelo e Distribuito. a.a
Calcolo Parallelo e Distribuito a.a. 2005-2006 1 Problema Progettare un algoritmo parallelo per l ordinamento di un vettore su un calcolatore MIMD a memoria distribuita con p processori Sorting Bitonico
ESERCIZI SU AUTOMI A STATI FINITI
ESERCIZI SU AUTOMI A STATI FINITI ESERCIZIO 1 Progettare un automa che emette in uscita un biglietto dopo che sono state inserite due monete da 0,2. L'automa funziona solo con monete da 0,2. ESERCIZIO
Esercizi su Python. 14 maggio Scrivere una procedura che generi una stringa di 100 interi casuali tra 1 e 1000 e che:
Esercizi su Python 14 maggio 2012 1. Scrivere una procedura che generi una stringa di 100 interi casuali tra 1 e 1000 e che: 1. conti quanti elementi pari sono presenti nella lista; 2. conti quanti quadrati
Sintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito
ESAME DI ARCHITETTURA I COMPITO A
ESAME DI ARCHITETTURA I COMPITO A Esercizio (6 punti) Si consideri l automa di Mealy specificato dalla seguente tabella: S S/ S S S2/ S3/ S2 S2/ S3/ S3 S/ S/ S4 S/ S S5 S2/ S3/ ) Disegnare l automa. 2)
Reti Logiche (Nettuno) Test di autovalutazione del 19/5/94
Test di autovalutazione del 19/5/94 Al fine di rilevare errori di trasmissione, un dato numerico compreso tra 0 e 9 viene trasmesso utilizzando il cosiddetto codice 2 su 5, ossia trasmettendo 5 bit nei
UNIVERSITÀ DEGLI STUDI DI FIRENZE CORSO DI LAUREA IN INFORMATICA Corso di Architettura degli Elaboratori Esercitazione del 19/01/2018
UNIVERSITÀ DEGLI STUDI DI FIRENZE CORSO DI LAUREA IN INFORMATICA Corso di Architettura degli Elaboratori Esercitazione del 19/01/2018 Esercizio 1 La porta di ingresso di un istituto bancario è controllata
Esercizi per il corso di Algoritmi, anno accademico 2011/12
Esercizi per il corso di Algoritmi, anno accademico 2011/12 Esercizi sulla Tecnica Divide et Impera N.B. Tutti gli algoritmi vanno scritti in pseudocodice (non in Java, nè in C++, etc. ). Di tutti gli
Programmazione Modulare
Programmazione Modulare Indirizzo: Elettronica ed Elettrotecnica Disciplina: Sistemi Automatici Classe: IV Ae Ore settimanali previste: 5 ( ore Teoria - ore Laboratorio) La disciplina, nell ambito della
Il calcolatore. Architettura di un calcolatore (Hardware)
Il calcolatore Prima parlare della programmazione, e' bene fare una brevissima introduzione su come sono strutturati i calcolatori elettronici. I calcolatori elettronici sono stati progettati e costruiti
Laboratorio di Architettura degli Elaboratori A.A. 2014/15 Programmazione Assembly
Laboratorio di Architettura degli Elaboratori A.A. 2014/15 Programmazione Assembly Scrivere il codice ARM che implementi le specifiche richieste e quindi verificarne il comportamento usando il simulatore
Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo.
Compito A Esercizio (2 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S / S 2 / S 3 / S 4 / S 5 / Esercizio 2 (5 punti) Progettare un circuito il cui output
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 14 Settembre 2004
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO 4 Settembre 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (0 punti) () (5 punti)
Prova d esame di Reti Logiche T 10 Giugno 2016
Prova d esame di Reti Logiche T 10 Giugno 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
Dispense per i corsi di Informatica generale Corso di laurea in Matematica e. Introduzione agli Algoritmi Corso di laurea in Informatica
Dispense per i corsi di Informatica generale Corso di laurea in Matematica e Introduzione agli Algoritmi Corso di laurea in Informatica Prof. Tiziana Calamoneri Prof. Giancarlo Bongiovanni Questi appunti
Cos è una wavelet? Applicazioni della trasformata wavelet. Analisi multirisoluzione
Cos è una wavelet? Applicazioni della trasformata wavelet Analisi multirisoluzione Tre tecniche: Piramidi di immagine Trasformata di Haar Codifica per sottobande Il numero totale di pixel nel caso di una
Algoritmi e Strutture Dati
Algoritmi e Strutture Dati Università di Camerino Corso di Laurea in Informatica (12 CFU) I periodo didattico Emanuela Merelli email:emanuela.merelli@unicam.it Argomenti della lezione Elementi di un linguaggio
Il Processore: l unità di controllo
Il Processore: l unità di controllo La frequenza con cui vengono eseguiti i cicli di esecuzione è scandita da una componente detta clock Ad ogni impulso di clock la UC esegue un ciclo di esecuzione di
Fondamenti di Informatica B
Fondamenti di Informatica B Lezione n. 10 Alberto Broggi Gianni Conte A.A. 2005-2006 Fondamenti di Informatica B CPU-MEMORIA CICLO PRINCIPALE CPU ARCHITETTURA BASE UNITÀ DI ESECUZIONE E UNITÀ DI CONTROLLO
Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali
Reti Logiche Prof. B. Buttarazzi A.A. 29/2 Reti Sequenziali Sommario Analisi di Reti Sequenziali Sintesi di Reti Sequenziali Esercizi 3/6/2 Corso di Reti Logiche 29/ 2 Analisi di Reti Sequenziali Passare
Architettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore la memoria principale (memoria centrale, RAM) la memoria secondaria i dispositivi di input/output La
Elementi di Architettura e Sistemi Operativi. problema punti massimi i tuoi punti problema 1 6 problema 2 7 problema 3 7 problema 4 10 totale 30
Elementi di Architettura e Sistemi Operativi Bioinformatica - Tiziano Villa 28 Settembre 2012 Nome e Cognome: Matricola: Posta elettronica: problema punti massimi i tuoi punti problema 1 6 problema 2 7
3. Indicare cosa sta a significare la figura geometrica del rombo in un diagramma a blocchi
0.1.1.1 Definire un algoritmo 1. Con il termine algoritmo si intende: a) il software utilizzato in un calcolatore b) l elenco finito di istruzioni necessario per risolvere un problema c) un elaboratore
Informatica/ Ing. Meccanica/ Edile/ Prof. Verdicchio/ 18/01/2017/ Foglio delle domande / Versione 1
Informatica/ Ing. Meccanica/ Edile/ Prof. Verdicchio/ 18/01/2017/ Foglio delle domande/ Versione 1 1) La parte -matica della parola informatica deriva da a) telematica b) matematica c) automatica 2) Un