Introduzione - Modello. Introduzione - progetto e strumenti
|
|
|
- Aurelio Palmieri
- 9 anni fa
- Visualizzazioni
Transcript
1 intesi equenziale incrona intesi Comportamentale di reti equenziali incrone di Macchine enza Processo di Ottimizzate a Livello Comportamentale Introduzione intesi comportamentale e architettura generale Diagramma degli stati Tabella delle Transizioni: Codifica dello tato Tabella delle Eccitazioni: celta degli elementi di memoria Esempi versione 5/2/2 Introduzione Le uscite di un circuito sequenziale in un dato istante di tempo dipendono: Dallo condizione iniziale del circuito; Dalla sequenza di ingressi, applicata in un arco temporale finito, fino all istante considerato. uesto aspetto implica che il dispositivo ha memoria degli eventi passati. In un generico istante t l informazione relativa al contenuto di questa memoria è rappresentata nel concetto di stato. Nota: le reti combinatorie possono essere considerate un caso particolare di sistema sequenziale dove lo stato è unico Introduzione - progetto e strumenti Introduzione - Modello Progetto di reti combinatorie I metodi sono noti e ben assestati i ricercano nuove soluzioni che aumentino l efficienza: Computazionale degli strumenti automatici Nell uso delle risorse (es. BDD) Metodologica (es. ignature Cube - 92) Progetto di reti sequenziali L'ottimizzazione di circuiti sequenziali è in costante evoluzione Esistono buoni metodi ma non di uso generale Lo sviluppo di software efficienti necessita di ulteriori sforzi Il modello di un circuito sincrono può essere: Comportamentale (descrive l evoluzione degli stati e delle uscite) La transizione degli stati è descritta in termini di tabelle o diagrammi Le informazioni sugli stati sono esplicite Le informazioni sull'area e sui ritardi sono implicite trutturale Il modello del circuito è una netlist ovvero un insieme di componenti, registri e logica combinatoria, collegati tra loro Le informazioni sugli stati sono implicite Le informazioni sull'area e ritardi sono esplicite
2 Introduzione - Modello comportamentale intesi comportamentale di FM Il modello generale delle macchine sequenziali cui si fa riferimento è quello delle Macchine a tati Finiti Deterministiche (Finite tate Machine - FM) con questo modello le macchine sequenziali vengono descritte tramite la teoria degli automi su questo modello si basano la metodologia e le tecniche di sintesi esposte Macchine a stati finiti deterministiche fisica realizzabilità: il numero di stati è finito e il comportamento della macchina in un istante t non dipende da eventi futuri dato uno stato ed una configurazione di ingresso il nuovo stato è identificato univocamente. i considera la sintesi di FM sincrone Una macchina sequenziale è definita dalla quintupla (I,U,,,) I - Alfabeto di Ingresso E' costituito dall'insieme finto dei simboli di ingresso Con n linee di ingresso si hanno 2 n simboli U - Alfabeto d'uscita E' costituito dall'insieme finto dei simboli d'uscita Con m linee d'uscita si hanno 2 m simboli. - Insieme degli tati Insieme finito e non vuoto degli stati. pesso viene definito anche uno stato iniziale,in cui la macchina deve portarsi all accensione o all applicazione del segnale di reset - Funzione stato prossimo - Funzione d uscita intesi comportamentale di FM Macchine di Mealy e Macchine di Moore Funzione stato prossimo Ad ogni stato presente e per ogni simbolo di ingresso la funzione associa uno stato futuro: : I Ad ogni coppia {stato, simbolo di ingresso} è associato, se specificato, uno ed uno solo stato futuro. Definisce l evoluzione della macchina nel tempo, in risposta agli eventi in ingresso Funzione d'uscita Genera il simbolo d'uscita Macchine di Mealy: l uscita dipende sia dallo stato sia dall ingresso: : I U Macchine di Moore: l uscita dipende solamente dallo stato: : U Macchine di Mealy la funzione di uscita costituisce la risposta della macchina quando, trovandosi in un certo stato presente, riceve un simbolo di ingresso nelle macchine di Mealy, l uscita va letta mentre la macchina subisce una transizione di stato Macchine di Moore la funzione di uscita costituisce la risposta della macchina associata allo stato in cui si trova nelle macchine di Moore, l uscita viene letta mentre la macchina si trova in un determinato stato E possibile trasformare una macchina di Mealy in una macchina equivalente di Moore, e viceversa
3 Architettura generale Architettura generale: macchina di Mealy truttura generale di una macchina sequenziale (Huffman): truttura generale di una macchina di Mealy: x x 2 x n Ingressi RETE COMBINATORIA ; z z 2 z n Uscite x x 2 x n Ingressi RETE COMBINATORIA RETE COMBINATORIA z z 2 z n Uscite tato Presente t y Y tato Prossimo t+ FF tato Presente t y Y tato Prossimo t+ FF y 2 Y 2 y 2 Y 2 FF 2 FF 2 Nota: la Memoria di stato coincide con i Registri di stato solo nel caso di bistabili di tipo D y k FF k Memoria di stato Y k Clock Nota: la Memoria di stato coincide con i Registri di stato solo nel caso di bistabili di tipo D y k FF k Memoria di stato Y k Clock Architettura generale: macchina di Moore Architettura generale truttura generale di una macchina di Moore: x x 2 x n Ingressi RETE COMBINATORIA La sintesi comportamentale di una rete sequenziale consiste nella: Identificazione delle le funzioni e intesi della rete combinatoria che le realizza z z 2 z n Uscite RETE COMBINATORIA y k y 2 y tato Presente t FF FF 2 FF k Memoria di stato Y Y 2 Y k Clock tato Prossimo t+ Nota: la Memoria di stato coincide con i Registri di stato solo nel caso di bistabili di tipo D Gli elementi di memoria sono costituiti da Flip-Flop I flip-flop di tipo D sono quelli usati più comunemente La funzione di stato prossimo dipende dal tipo di bistabili utilizzati. La funzione di uscita non dipende dal tipo di bistabili utilizzati
4 Architettura generale La funzione dipende dai bistabili utilizzati: x x 2 x n Ingressi tato Presente t y k y 2 y FUNZIONI ; FF FF 2 FF k Registri di stato TATO PROIMO/ INGREI FLIP-FLOP Y Clock Y 2 Uscite Y k z z 2 z n tato Prossimo t+ Il comportamento di una FM può essere descritto mediante la Indici di colonna sono i simboli di ingresso i I Indici di riga sono i simboli di stato s j che indicano lo stato presente Elementi della tabella sono: Macchine di Mealy: la coppia {u,s j }: u = (i, s j ) è il simbolo di uscita s j = (i, s j ) è il simbolo stato prossimo Macchine di Moore: Il simbolo stato prossimo s j : s j = (i, s j ) è il simbolo stato prossimo i simboli d'uscita sono associati allo stato presente Diagramma degli stati Macchine di Mealy Macchine di Moore t 2 t.. i i 2.. t t+ j / u j t+ k / u k.... t 2 t+ m / u m t+ l / u l i i 2.. t+ j t+ k.... t+ m t+ l u u pesso, la stesura della stati è preceduta da una rappresentazione grafica ad essa equivalente, denominata Diagramma degli stati Il diagramma degli stati è un grafo orientato G(V,E,L) V - Insieme dei nodi Ogni nodo rappresenta uno stato Ad ogni nodo è associato un simbolo d'uscita (macchine di Moore) E - Insieme degli archi Ogni arco rappresenta le transizioni di stato Ad ogni arco è associato un simbolo di uscita (macchina di Mealy) L - Insieme degli: Ingressi e Uscite (macchina di Mealy) Ingressi (macchina di Moore) - 6 -
5 Macchina di Mealy: Esempio Macchina di Moore: Esempio Equivalenza delle due rappresentazioni nel caso di una macchina di Mealy Equivalenza delle due rappresentazioni nel caso di una macchina di Moore Diagramma degli stati Diagramma degli stati / s s 2 / / / / / s s 3 / / / 2 / 3 / 2 / 2 / 3 / 3 3 / / / / 2 / 3 / U La sintesi si svolge nei seguenti passi: intesi di una FM (i) Realizzazione del diagramma degli stati a partire dalle specifiche funzionali (informali) del comportamento del sistema e il passo che richiede maggior intuito, anche se è più semplice rispetto al costruire direttamente la tabella degli stati una volta identificato lo stato iniziale, si applicano a tale stato tutte le possibili configurazioni di ingresso. stato iniziale: identificazione univoca e non ambigua di uno stato da cui iniziare la stesura del diagramma degli stati stato di reset: se questo è definito esplicitamente nella specifica funzionale ogni configurazione di ingresso può portare a uno stato già esistente oppure a un nuovo stato che viene aggiunto al diagramma per ogni nuovo stato introdotto, si applicano tutte le sequenze di ingresso. Il procedimento termina quando non vengono più introdotti nuovi stati intesi di una FM (ii) Costruzione della tabella degli stati a partire da diagramma degli stati non introduce alcuna informazione aggiuntiva. Definisce la cardinalità iniziale degli stati e le funzioni e in forma astratta Riduzione del numero degli stati: ottimizzazione Identificazione di una macchina equivalente (o compatibile) minima a quella rappresentata dalla tabella degli stati I criteri di riduzione del numero degli stati per equivalenza e compatibilità verranno affrontati in seguito - 2 -
6 intesi di una FM (iii) intesi di una FM (iv) Costruzione della tabella delle transizioni In modo informale, si può dire che questo passo traduce la tabella degli stati in una tabella rappresentata tramite funzioni di commutazione. Nota: ad una tabella degli stati corrispondono più tabelle delle transizioni Definisce l assegnamento degli stati e cioè: il numero di variabili di stato necessarie a rappresentare la cardinalità degli stati (codice). In questo modo viene determinato il numero di flip-flop necessari a relizzare la macchina assegna una codifica (configurazione tra quelle disponibili nel codice) ad ogni stato. La scelta della codifica influenza in modo significativo la realizzazione e complessità circuitale della funzione stato prossimo (anche in funzione dei bistabili utilizzati) I criteri di assegnamento verranno affrontati in seguito Costruzione della tabella delle eccitazioni celta degli elementi di memoria. Una volta scelti gli elementi di memoria, la tabella delle eccitazioni della macchina è ottenuta dalla tabella delle transizioni della macchina e da quella delle eccitazioni del bistabile scelto Al termine di questo passo, per ogni bistabile (e cioè per ogni variabile di stato) si hanno le funzioni di commutazione relative ai suoi ingressi che consentono le transizione stato presente - stato prossimo intesi ottimizzata sia della rete combinatoria che realizza la funzione stato prossimo sia della rete combinatoria che realizza la funzione d'uscita Diagramma degli stati - Esempio Diagramma degli stati - Esempio : specifiche Controllore di parità (dispari). Una macchina sequenziale sincrona ha un ingresso x e un uscita z. L uscita z assume il valore se e solo se sull ingresso si sono presentati un numero dispari di. In ogni altro caso è z uguale a. All accensione la macchina riconosce parità dispari non verificata. Considerazioni: specifiche funzionali analitiche: non è necessario ulteriore raffinamento delle specifiche dalle specifiche, la macchina da sintetizzare è una macchina di Moore Reset Pari / Disp / P P D D D P Una macchina sequenziale sincrona ha un ingresso x e un uscita z. L uscita z assume il valore se e solo se sull ingresso si sono presentati almeno due seguiti esattamente da due (z va a in corrispondenza del secondo su x). In ogni altro caso è z uguale a. Considerazioni: specifiche funzionali analitiche: non è necessario ulteriore raffinamento delle specifiche dalle specifiche, la macchina da sintetizzare è una macchina di Mealy la macchina è un riconoscitore di sequenze nella forma x =... z =
7 Diagramma degli stati - Esempio : stato iniziale - caso (a) (a) celta dello stato iniziale per la stesura del diagramma degli stati dalle specifiche:.. z assume il valore se e solo se sull ingresso si sono presentati almeno due seguiti esattamente da due.. una sequenza di tre o più su x, indipendentemente dalla successione di valori di x ricevuti precedentemente, porta la macchina in uno stato in cui si aspetta una sequenza da riconoscere. Inoltre, sicuramente al terzo l uscita vale. Chiamiamo questa sequenza di tre o più non utile a fini del riconoscimento la sequenza di esattamente tre su x è la minima sequenza non utile Nota: una sequenza di soli due non sarebbe univoca per l uscita, in quanto in corrispondenza del secondo l uscita potrebbe valere (sequenza precedente riconosciuta) oppure (sequenza precedente non riconosciuta) stato iniziale = stato derivante da tre su x, indipendentemente dai valori precedenti Diagramma degli stati - Esempio : stato iniziale - caso (b) (b) celta dello stato iniziale per la stesura del diagramma degli stati dalle specifiche:.. z assume il valore se e solo se sull ingresso si sono presentati almeno due seguiti esattamente da due.. una sequenza di due o più su x, indipendentemente dalla successione di valori di x ricevuti precedentemente, porta la macchina in uno stato in cui si è presentata la parte iniziale, indispensabile, della sequenza da riconoscere. Inoltre, sicuramente l uscita vale. Chiamiamo questa sequenza di due o più utile a fini del riconoscimento la sequenza di esattamente due su x è la minima sequenza utile stato iniziale = stato derivante da due su x, indipendentemente dai valori precedenti Diagramma degli stati - Esempio - caso (a) - Esempio - caso (a) / / A: attesa sequenza da riconoscere / / A B C D / B: primo C: secondo / B / / D: primo dopo almeno due B / / E: secondo sequenza riconosciuta A E / A B, A, B C, A, C C, D, D B, E, E B, A,
8 Diagramma degli stati - Esempio - caso (b) Diagramma degli stati - Esempio 2: specifiche (i) / / A: riconosciuti almeno due B: primo dopo almeno due / / A B D / C: primo / C D: secondo sequenza riconosciuta / / / / E / C E: sequenza non utile i vuole realizzare un controllore di semaforo all incrocio tra via Mazzini e via Garibaldi tramite una macchina sequenziale sincrona. La macchina riceve un segnale di sincronismo con periodo di un minuto. Esiste un pulsante P per attraversamento pedonale. Normalmente il semaforo alterna un minuto VERDE su via Mazzini e ROO su via Garibaldi, poi un minuto VERDE su via Garibaldi e ROO su via Mazzini, e così via e si preme il pulsante P, alla scadenza del minuto si porta il ROO su entrambe le strade e lo si mantiene per due minuti indipendentemente da P al termine dei due minuti riparte il funzionamento normale con la configurazione VERDE-ROO per la via in cui precedentemente ai due minuti era ROO e successivamente, dopo una nuova alternanza, si prende in considerazione P Diagramma degli stati - Esempio 2: specifiche (ii) Considerazioni: le specifiche funzionali non sono adatte allo scopo: è utile un ulteriore raffinamento dalle specifiche, la macchina da sintetizzare è una macchina di Moore: infatti le uscite devono mantenere il loro valore stabile nell intervallo tra due impulsi di sincronismo Riscrittura delle specifiche due uscite G e M, l uscita vale se semaforo rosso, se semaforo verde ingresso primario: P, se premuto, altrimenti Diagramma degli stati - Esempio 2: stato iniziale celta dello stato iniziale per la stesura del diagramma degli stati stato in cui non è richiesto attraversamento pedonale: ad esempio, stato con uscite e ingresso b/ ; ; ; d/ f/ h/ b/ Una macchina sequenziale sincrona ha un ingresso P e due uscite G e M. e P=, le due uscite si alternano a ad ogni impulso di sincronismo. e P=, le due uscite vanno a per due impulsi di sincronismo. uccessivamente, ritornano ad alternarsi con un su quella che precedentemente era. olo dopo una nuova alternanza, P viene preso in considerazione a/ c/ e/ g/ a/ ; ; ;
9 ; intesi: Passi e 2 - Esempio 3 i utilizza la più semplice macchina a stati finiti che è possibile realizzare (due soli stati) come strumento per esporre il tutto processo di sintesi. pecifica: realizzare una FM sincrona con due ingressi ed una uscita che abbia il seguente comportamento: Configurazione di ingressi : l uscita non cambia valore Configurazione di ingressi : l uscita assume valore Configurazione di ingressi : l uscita assume valore Configurazione di ingressi : l uscita cambia valore dopo ogni fronte di salita del clock Diagramma degli stati ; U / / ; ; La viene trasformata in Tabella delle Transizioni intesi: Codifica degli stati (passo 4) Due problemi paralleli: celta del codice. A minimo numero di bit Numero di Elementi di memoria= log 2 One-Hot Numero di Elementi di memoria= Distanza Minima Gli stati che sono in corrispondenza delle transizioni più frequenti sono poste alla distanza di hamming più piccola possibile ponendo il vincolo del minor numero possibile di bit. Codifica di ogni stato Binario Naturale Il numero di bit è quello minimo al primo stato corrisponde la configurazione di bit associata a, al secondo stato corrisponde la configurazione di bit associata ad... L ordinamento degli stati è quello determinato in fase di realizzazione della tabella degli stati intesi: Codifica degli stati - Esempio 3 intesi: celta del Bistabile (passo 5) Tabella delle transizioni Codifica Naturale U =; = oppure =; = U U La tabella delle transizioni descrive la relazione tra i bit di stato presente e quelli di stato futuro. La configurazione in bit dello stato presente è in diretta corrispondenza con le uscite degli elementi di memoria La configurazione in bit dello stato futuro precisa quello che si desidera ottenere. Cambiando il tipo di bistabile variano i segnali che devono essere generati per realizzare la transizione stato presente stato prossimo desiderata I segnali di ingresso di un bistabile prendono il nome di eccitazioni. La tabella delle eccitazioni di un bistabile rappresenta il mezzo di collegamento tra la tabella delle transizioni e la tabella delle eccitazioni di una specifica macchina a stati
10 intesi: celta del Bistabile (passo 5) Richiamo: Tabelle delle transizioni e eccitazioni truttura generale Ingressi tato Presente t Rete combinatoria derivata dalla tabella delle transizioni eccitazioni Registri di stato Uscite Rete combinatoria per la trasformazione stato-eccitazione Memoria di stato tato Prossimo t+ Rete combinatoria derivata dalla tabella delle eccitazioni Tabelle delle Transizioni: C R * C J K * - - Tabelle delle Eccitazioni: * C R * C J K C D * - * C D - - C T * - * C T intesi: celta del Bistabile - R intesi: celta del Bistabile - R Codifica Naturale ( =; =) Codifica Naturale ( =; =) cont. Tabella delle transizioni della FM U Tabella delle eccitazioni FF R * C R Tabella delle eccitazioni i della FM (con FF R) L U Tabella delle eccitazioni della FM (con FF R) U Nota: L uscita corrisponde al bit di stato. La funzione d uscita è U=. Mappa di Karnaugh - - =! * Mappa di Karnaugh R - - R= * (J) C (K) FF R R
11 intesi: celta del Bistabile - JK intesi: celta del Bistabile - JK Codifica Naturale ( =; =) Codifica Naturale ( =; =) cont. Tabella delle transizioni della FM U Tabella delle eccitazioni FF JK * C J K Tabella delle eccitazioni i della FM (con FF JK) L U Tabella delle eccitazioni della FM (con FF JK) U Nota: L uscita corrisponde al bit di stato. La funzione d uscita è U=. Mappa di Karnaugh J J= Mappa di Karnaugh K K= (J) C (K) J FF JK K intesi: celta del Bistabile - D intesi: celta del Bistabile - D Codifica Naturale ( =; =) Tabella delle transizioni della FM U Tabella delle eccitazioni della FM (con FF D) U Codifica Naturale ( =; =) cont. Tabella delle eccitazioni della FM (con FF D) Mappa di Karnaugh di D Tabella delle eccitazioni FF D * C D - - Nota: Nel caso si faccia uso di FF D, la tabella delle eccitazioni coincide esattamente con la tabella delle transizioni. uesto aspetto rende più semplice prevedere l affetto della codifica sulla realizzazione e ben si presta per l applicazione di euristiche. U D=! * + *! (J) (K) C D FF D
12 Trasformazioni Trasformazioni Facendo riferimento al caso a codice a minor numero di bit, l esempio svolto è relativo alla trasformazione di un elemento di memoria in un altro. Ottenere un JK utilizzando R, JK, D e T. Le trasformazioni sono molto utili quando è richiesto uno specifico elemento di memoria ma non è disponibile. Un modo differente per raggiungere lo stesso obiettivo è quello di utilizzare le equazioni caratteristiche: Flip Flop R *=C +C(+R ) Flip Flop JK *=C +C(J +K ) Flip Flop D *=C +CD Flip Flop T *=C +C(T +T ) T utilizzando un R Flip Flop R *=C +C(+R ) Flip Flop T *=C +C(T +T ) R utilizzando un T Flip Flop T *=C +C(T +T ) Flip Flop R *=C +C(+R ) =: +R =T+T =T =: +R =T+T +R =T R=T uindi quando T= deve essere = e R= mentre quando T= deve essere =; R= oppure =; R= ma non =; R= =T +T R=T =: T+T =+R T= =: T+T =+R T =+R T= R T= +( R) intesi: Esempio 4 intesi: Esempio 4 i sintetizzi la funzione di stato prossimo della seguente FM nell ipotesi di utilizzare bistabili di tipo R Z Codifica Tabella delle transizioni Z Tabella delle transizioni Tabella delle eccitazioni di un bistabile di tipo R R I I Tabella delle eccitazioni (con R)
13 intesi: Esempio 4 Le quattro mappe di Karnaugh che si ottengono sono quindi: I I I I et = I +I I = I +et et = I I I I Res = I I I Res =I I = I Res
Introduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
Sintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
Sintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero
Sintesi Sequenziale Sincrona. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Sintesi Sequenziale Sincrona Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-2007- Introduzione Le uscite di un circuito sequenziale in un dato istante di tempo t dipendono: Dalla condizione iniziale
Macchine sequenziali. Automa a Stati Finiti (ASF)
Corso di Calcolatori Elettronici I Macchine sequenziali Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso
Esercitazioni di Reti Logiche. Lezione 5
Esercitazioni di Reti Logiche Lezione 5 Circuiti Sequenziali Zeynep KIZILTAN [email protected] Argomenti Circuiti sequenziali Flip-flop D, JK Analisi dei circuiti sequenziali Progettazione dei circuiti
Macchine sequenziali
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali Lezione 14 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Automa a Stati Finiti (ASF) E una prima astrazione di
Sintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ) dove: I è l insieme finito dei simboli d ingresso
FSM: Macchine a Stati Finiti
FSM: Macchine a Stati Finiti Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Metodo per descrivere macchine di tipo
I Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
Reti sequenziali. Nord
Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella
Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali
Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti
COMPITO A Esercizio 1 (13 punti) Dato il seguente automa:
COMPITO A Esercizio 1 (13 punti) Dato il seguente automa: 1/0 q8 1/0 q3 q1 1/0 q4 1/0 q7 1/1 q2 1/1 q6 1/1 1/1 q5 - minimizzare l automa usando la tabella triangolare - disegnare l automa minimo - progettare
Automi a stati finiti
1. Automi a stati finiti: introduzione Automi a stati finiti Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio
1. Automi a stati finiti: introduzione
1. Automi a stati finiti: introduzione Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio tra due strade regolate
Esercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Sequenziali Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico 2007/2008 Sintesi dei circuiti sequenziali
Progetto di Contatori sincroni. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Progetto di Contatori sincroni Mariagiovanna Sami Corso di reti Logiche 8 Anno 08 Introduzione Per le reti sequenziali esistono metodologie di progettazione generali, che partendo da una specifica a parole
I Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
Flip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
Reti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori
Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto
Circuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
Calcolatori Elettronici
Calcolatori Elettronici RETI SEQUENZIALI : ESERCIZI Massimiliano Giacomin 1 Implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente il suo stato secondo una regola
Esercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci [email protected] ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
Prova d esame di Reti Logiche T 10 Giugno 2016
Prova d esame di Reti Logiche T 10 Giugno 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
I CONTATORI. Definizioni
I CONTATORI Definizioni. I contatori sono dispositivi costituiti da uno o più flip-flop collegati fra loro in modo da effettuare il conteggio di impulsi applicati in ingresso. In pratica, i flip-flop,
Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo.
Compito A Esercizio (2 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S / S 2 / S 3 / S 4 / S 5 / Esercizio 2 (5 punti) Progettare un circuito il cui output
Calcolatori Elettronici
Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano
Compito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati
Compito A Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati stato/input x=0 x=1 A B/0 A/0 B C/0 A/0 C B/0 D/1 D B/0 E/0 E B/0 D/1 Esercizio 2. (17 punti) Realizzare
Minimizzazione di Reti Logiche Combinatorie Multi-livello. livello
Minimizzazione di Reti Logiche Combinatorie Multi-livello livello Maurizio Palesi Maurizio Palesi 1 Introduzione I circuiti logici combinatori sono molto spesso realizzati come reti multi-livello di porte
Sintesi di Reti Sequenziali Sincrone
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9 Prof. Rosario Cerbone [email protected] a.a. 2007-2008 http://digilander.libero.it/rosario.cerbone Sintesi di Reti Sequenziali Sincrone
Circuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese Dipartimento di Scienze dell Informazione [email protected] Università degli Studi di Milano A.A. 23-24 /27 Sommario Circuiti sequenziali Latch asincroni
Circuiti sequenziali. Gli elementi di memoria: i bistabili I registri. Circuiti sequenziali e bistabili. Bistabili: : classificazione
ircuiti sequenziali Gli elementi di memoria: i bistabili I registri Nei circuiti sequenziali il valore delle uscite in un determinato istante dipende sia dal valore degli ingressi in quello stesso istante
Calcolatori Elettronici Reti Sequenziali Asincrone
Calcolatori Elettronici eti equenziali Asincrone Ing. dell Automazione A.A. 2/2 Gabriele Cecchetti eti equenziali Asincrone ommario: Circuito sequenziale e bistabile Definizione di rete sequenziale asincrona
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
Minimizzazione di Reti Logiche Combinatorie Multi-livello
Minimizzazione di Reti Logiche Combinatorie Multi-livello Maurizio Palesi Maurizio Palesi 1 Introduzione I circuiti logici combinatori sono molto spesso realizzati come reti multi-livello di porte logiche
RIDUZIONE DEL NUMERO DI STATI DI UN AUTOMA
RIDUZIONE DEL NUMERO DI STATI DI UN AUTOMA Il numero degli stati di un automa può risultare elevato, perché l insieme stesso degli stati può essere ridondante, in quanto vi possono essere più stati che
Introduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per:
INTRODUZIONE AI CONTATORI Introduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per: o Conteggio di eventi o Divisione di frequenza o Temporizzazioni Principi
Esercitazione : REALIZZAZIONE IMPIANTO SEMAFORICO
Esercitazione : REALIZZAZIONE IMPIANTO SEMAFORICO Strumenti utilizzati Strumento Marca e modello Caratteristiche Alimentatore Scheda ALTERA Fotocamera digitale Topward electronics TPS- 4000 ALTERA Max
LATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
Macchine a stati finiti. Sommario. Sommario. M. Favalli. 5th June 2007
Sommario Macchine a stati finiti M. Favalli 5th June 27 4 Sommario () 5th June 27 / 35 () 5th June 27 2 / 35 4 Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:
Flip-flop Macchine sequenziali
Flip-flop Macchine sequenziali Introduzione I circuiti digitali possono essere così classificati Circuiti combinatori Il valore delle uscite ad un determinato istante dipende unicamente dal valore degli
Macchine Sequenziali
Macchine Sequenziali Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella [email protected] Limiti delle reti combinatorie Ogni funzione di n variabili
Reti sequenziali sincrone
Reti sequenziali sincrone Un approccio strutturato (7.1-7.3, 7.5-7.6) Modelli di reti sincrone Analisi di reti sincrone Descrizioni e sintesi di reti sequenziali sincrone Sintesi con flip-flop D, DE, T
Macchine a stati finiti. Sommario. Sommario. M. Favalli. Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:
Sommario Macchine a stati finiti M. Favalli Engineering Department in Ferrara 4 Sommario (ENDIF) Analisiesintesideicircuitidigitali / 35 (ENDIF) Analisiesintesideicircuitidigitali 2 / 35 4 Le macchine
Calcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin
Calcolatori Elettronici A a.a. 2008/2009 RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin 1 Esercizio 1: implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente
Funzioni booleane. Vitoantonio Bevilacqua.
Funzioni booleane Vitoantonio Bevilacqua [email protected] Sommario. Il presente paragrafo si riferisce alle lezioni del corso di Fondamenti di Informatica e Laboratorio di Informatica dei giorni 9
LATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
Macchine a stati finiti G. MARSELLA UNIVERSITÀ DEL SALENTO
Macchine a stati finiti 1 G. MARSELLA UNIVERSITÀ DEL SALENTO Introduzione Al più alto livello di astrazione il progetto logico impiega un modello, la cosiddetta macchina a stati finiti, per descrivere
Richiami di Algebra di Commutazione
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n Prof. Rosario Cerbone [email protected] http://digilander.libero.it/rosario.cerbone a.a. 6-7 Richiami di Algebra di Commutazione In questa
Registri. Registri semplici
Registri Registri semplici........................................ 795 Registri a scorrimento................................... 797 Contatori asincroni con flip-flop T........................798 Contatori
(competenze digitali) CIRCUITI SEQUENZIALI
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
Flip flop: tempificazione latch ed edge-triggered
Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità
ITIS E. BARSANTI POMIGLIANO D ARCO CORSO DI SISTEMI ELETTRONICI AUTOMATICI Prof. Paolo Bisconti AUTOMA A STATI FINITI
1. GENERALITA AUTOMA A STATI FINITI L automa a stati finiti è un sistema digitale, con un numero finito di ingressi ed uscite digitali e con un numero finito di stati che, essendo numerabili, possono essere
Esercizio 1. semaforo verde semaforo rosso T V1 VG 1. semaforo verde-giallo semaforo rosso T G V 2. semaforo rosso semaforo verde T V2 VG 2
Esercizio 1 Il sistema di controllo di un impianto semaforico posto all incrocio di due strade deve operare secondo due distinte modalità di funzionamento, selezionate rispettivamente dal valore logico
un insieme finito di segnali d uscita U (nell ascensore U={stare fermo, salire, scendere})
Automi Il termine automa viene usato nel linguaggio corrente per indicare un dispositivo in grado di svolgere un attività senza l intervento dell uomo. Nella quotidianità siamo letteralmente circondati
Flip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
Flip-flop e loro applicazioni
Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop trasparenti Architettura master-slave Flip-flop non trasparenti
Esercizio sugli automi di Moore
Esercizio sugli automi di Moore 1. Sintesi di un automa di Moore: Gestione di un sistema di inscatolamento. Si vuole costruire una rete sequenziale che controlli un sistema di inscatolamento. Braccio1
Circuiti di commutazione, codifica e decodifica
Circuiti di commutazione, codifica e decodifica Vediamo ora i più comuni circuiti per la codifica, decodifica e commutazione di informazioni rappresentate sotto forma binaria. Tali circuiti costituiscono
Dalla tabella alla funzione canonica
Dalla tabella alla funzione canonica La funzione canonica è la funzione logica associata alla tabella di verità del circuito che si vuole progettare. Essa è costituita da una somma di MinTerm con variabili
Domande di Reti Logiche compito del 29/1/2016
Domande di Reti Logiche compito del 29/1/2016 Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco Usare lo spazio bianco sul retro
I bistabili ed il register file
I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione [email protected] Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni
Indice. Prefazione. sommario.pdf 1 05/12/
Prefazione xi 1 Introduzione 1 1.1 Evoluzione della progettazione dei sistemi digitali 1 1.2 Flusso di progettazione dei sistemi digitali 2 1.3 Obiettivi del libro 6 1.4 Struttura ragionata del libro 7
Circuiti sequenziali. Circuiti sequenziali e applicazioni
Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti
Macchine sequenziali sincrone. Macchine sincrone
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali sincrone Lezione 27 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea in Ingegneria
Circuiti sincroni Circuiti sequenziali: i bistabili
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni Circuiti sequenziali: i bistabili Proff. A. Borghese, F. Pedersini ipartimento di Scienze dell Informazione Università degli Studi
Reti sequenziali. Esempio di rete sequenziale: distributore automatico.
Reti sequenziali 1 Reti sequenziali Nelle RETI COMBINATORIE il valore logico delle variabili di uscita, in un dato istante, è funzione solo dei valori delle variabili di ingresso in quello stesso istante.
Modelli e Metodi per la Simulazione (MMS)
Modelli e Metodi per la Simulazione (MMS) [email protected] Programma La simulazione ad eventi discreti, è una metodologia fondamentale per la valutazione delle prestazioni di sistemi complessi (di
Reti Logiche Appello del 1 marzo 2011
Politecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi prof.ssa Cristiana Bolchini Esercizio n. 1 Si consideri la macchina sequenziale sincrona a
Calcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche
Calcolatori Elettronici T Complementi ed Esercizi di Reti Logiche Introduzione Reti Logiche: sintesi mediante approccio formale Specifiche del Problema Grafo degli Stati Tabella di Flusso Tabella delle
Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010 ASF
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 ASF Sommario Introduzione alle reti sequnziali La definizione di ASF ASF di Mealy e Moore Diagrammi di stato e Tabelle di flusso Automi equivalenti Minimizzazione
PROCESSI NON SEQUENZIALI E TIPI DI INTERAZIONE
PROCESSI NON SEQUENZIALI E TIPI DI INTERAZIONE 1 ALGORITMO, PROGRAMMA, PROCESSO Algoritmo Procedimento logico che deve essere eseguito per risolvere un determinato problema. Programma Descrizione di un
Macchine a Stati finiti
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione [email protected] Università degli Studi di Milano Riferimento al Patterson: Sezione B.0 /3 Sommario Macchine
orario ricevimento via e-mail: orario ufficio risposta entro 3 giorni
FACOLTA : INGEGNERIA CORSO DI LAUREA: INFORMATICA INSEGNAMENTO: CONTROLLI DIGITALI Modulo 1 NOME DOCENTE: Prof. Giovanni Fedecostante indirizzo e-mail: [email protected] orario ricevimento
PSPICE Circuiti sequenziali principali
PSPICE Circuiti sequenziali principali Davide Piccolo Riccardo de Asmundis Elaboratori 1 Circuiti Sequenziali Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato
Mappe di Karnaugh G. MARSELLA UNIVERSITÀ DEL SALENTO
Mappe di Karnaugh 1 G. MARSELLA UNIVERSITÀ DEL SALENTO Introduzione Le semplificazioni di una funzione logica possono essere effettuate mediante i teoremi dell'algebra di Boole. Esiste però un metodo molto
Fondamenti di Informatica - 1. Prof. B.Buttarazzi A.A. 2011/2012
Fondamenti di Informatica - 1 Prof. B.Buttarazzi A.A. 2011/2012 Sommario Rappresentazione dei numeri naturali (N) Rappresentazione dei numeri interi (Z) Modulo e segno In complemento a 2 Operazioni aritmetiche
PORTE LOGICHE. Si effettua su due o più variabili, l uscita assume lo stato logico 1 se almeno una variabile di ingresso è allo stato logico 1.
PORTE LOGICHE Premessa Le principali parti elettroniche dei computer sono costituite da circuiti digitali che, come è noto, elaborano segnali logici basati sullo 0 e sull 1. I mattoni fondamentali dei
Calcolatori Elettronici
Calcolatori Elettronici Lezione 11 -- 19/1/2012 Reti Logiche: esercizi sulle le reti combinatorie Emiliano Casalicchio [email protected] Argomenti della lezione Reti combinatorie Decoder,
Circuiti per l Elaborazione del Segnale: Capacità Commutate
Circuiti per l Elaborazione del Segnale: Capacità Commutate Lucidi del Corso di Microelettronica Parte 6 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica
Corso di Reti Logiche
Corso di Reti Logiche Minimizzazione degli Stati nelle Macchine Sequenziali Dipartimento di Informatica e Sistemistica Università Degli Studi di Napoli Federico II 1 Le Macchine o Automi E necessario individuare
I REGISTRI. Reti autonome e contatori
I REGISTRI Il flip-flop Fc carica il valore di F a ogni impulso c. Si può allora dotare la rete di un nuovo ingresso A, che "abilita" (A=1) il caricamento di F, o blocca (A=0) il flip-flop sul suo stato
Architettura dei Calcolatori Reti Sequenziali Sincrone
Architettura dei Calcolatori Reti Sequenziali Sincrone Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Reti Sequenziali Sincrone Sommario: Introduzione, tipi e definizione Condizioni per il corretto
I CONTATORI SINCRONI
I CONTATORI SINCRONI Premessa I contatori sincroni sono temporizzati in modo tale che tutti i Flip-Flop sono commutato ( triggerati ) nello stesso istante. Ciò si realizza collegando la linea del clock
Macchine combinatorie: encoder/decoder e multiplexer/demultiplexer
Corso di Calcolatori Elettronici I A.A. 2011-2012 Macchine combinatorie: encoder/decoder e multiplexer/demultiplexer Lezione 12 Prof. Antonio Pescapè Università degli Studi di Napoli Federico II Facoltà
PSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore
PSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore Laboratorio di Architettura degli Elaboratori - A.A. 24/25 Il flip flop di tipo Master/Slave
LA METAFORA DELL UFFICIO
LA METAFORA DELL UFFICIO Lavagna di lavoro Lavagna di programma Sportello utenti Impiegato Capo Ufficio LAVAGNA DI LAVORO Chiamiamo variabili le posizioni sulla lavagna, identificate ognuna da un nome
Esercitazioni di Reti Logiche. Lezione 4
Esercitazioni di Reti Logiche Lezione 4 Progettazione dei circuiti logici combinatori Zeynep KIZILTAN [email protected] Argomenti Procedura di analisi dei circuiti combinatori. Procedura di sintesi
Operations Management
La schedulazione dei progetti Estratto da Operations Management Modelli e metodi per la logistica II Edizione Autore: Giuseppe Bruno Edizioni Scientifiche Italiane I problemi di scheduling 21 6.8 - LA
Descrizione delle operazioni di calcolo. Espressioni costanti semplici
Descrizione delle operazioni di calcolo Come abbiamo detto l interprete è in grado di generare nuovi valori a partire da valori precedentemente acquisiti o generati. Il linguaggio di programmazione permette
