Esercitazioni di Reti Logiche. Lezione 5
|
|
- Gaspare Santoro
- 7 anni fa
- Visualizzazioni
Transcript
1 Esercitazioni di Reti Logiche Lezione 5 Circuiti Sequenziali Zeynep KIZILTAN zeynep@cs.unibo.it
2 Argomenti Circuiti sequenziali Flip-flop D, JK Analisi dei circuiti sequenziali Progettazione dei circuiti sequenziali
3 Sistemi Digitali I circuiti digitali finora considerati sono circuiti combinatori. Molti sistemi digitali includono: sia parti realizzate con circuiti combinatori; sia elementi di memoria descritti come circuiti sequenziali in grado di immagazzinare informazioni binarie.
4 Circuiti Sequenziali Un circuito sequenziale: riceve informazioni binarie dall ambiente esterno, attraverso gli ingressi; insieme allo stato presente memorizzato negli elementi di memoria, determina il valore delle uscite e lo stato futuro. Quindi, l uscita di un circuito sequenziale è funzione: sia degli ingressi; sia dello stato presente.
5 Elementi di Memoria Latch elementi di memoria di base usati nella realizzazione dei flip-flop. Flip-flop elementi di memoria nei circuiti sequenziali con ingresso di clock. possono cambiare stato soltanto in presenza di un impulso di clock (sincroni).
6 Tipi di flip-flop I due tipi di flip-flop più diffusi sono D e JK. Sono rappresentati graficamente da un blocco rettangolare con ingressi a sinistra e uscite a destra: D, J e K si riferiscono agli ingressi binari; C si riferisce al ingresso di clock; Q si riferisce allo stato standard; Q si riferisce all uscita complementata.
7 Il comportamento dei flip-flop Una tabella di caratteristica definisce le proprietà logiche di un flip-flop: Q(t) si riferisce allo stato presente; Q(t+) si riferisce allo stato futuro;! t si riferisce all istante di applicazione dell impulso di clock. Nella tabella, lo stato futuro Q(t+) è descritto come una funzione degli ingressi (D oppure J e K) e dello stato presente Q(t).
8 Tabelle caratteristiche Lo stato futuro di un flip-flop D dipende soltanto dall ingresso D, ed è indipendente dallo stato presente: Q(t+) = D(t)
9 Tabelle caratteristiche Lo stato futuro di un flip-flop JK dipende dagli ingressi J e K: uguale allo stato presente quando J=0 e K=0; è 0 quando J=0 e K=; è quando J= e K=0; uguale allo stato complemento dello stato presente quando J= e K=. Q(t+) può essere descritto da J(t)Q (t) + K (t)q(t).
10 Procedura d analisi L obiettivo dell analisi di un circuito sequenziale è dare una descrizione dell evoluzione temporale degli ingressi, delle uscite e dello stato. Un circuito sequenziale è composto da: uno o più flip-flop; una rete combinatoria. La parte del circuito combinatorio che genera i segnali applicati agli ingressi dei flip-flop può essere descritta da funzioni booleane denominate equazioni d ingresso ai flip-flop.
11 Procedura d analisi A partire dallo schema circuitale, il processo d analisi individua: le equazioni d ingresso ai flip-flop; la tabella di stato oppure il diagramma di stato per descrivere il funzionamento del circuito sequenziale.
12 Esercitazione Analizzare il circuito seguente. Determinare le equazioni d ingresso D A e D B ai flip-flop, l uscita Y, e la tabella/il diagramma di stato del circuito.
13 Esercitazione Poiché ci sono 2 flip-flop, si utilizzano dei pedici per distinguere tra le due equazioni d ingresso. D A D B
14 Esercitazione Le equazioni d ingresso sono ottenute analizzando la parte combinatoria: D A = AX+BX D B = A X Similmente: Y = (A+B)X D A D B
15 Esercitazione La tabella di stato è formata da 4 sezioni: stato presente, ingresso, stato futuro, uscita Nella parte stato presente: tutti i possibili stati per i flip-flop all istante t. Nella parte ingresso: i possibili valori degli ingressi per ogni possibile stato presente. Nella parte stato futuro: i possibili stati dei flip-flop all istante t+. Nella parte uscita: i valori delle uscite all istante t per ogni combinazione dello stato presente e degli ingressi.
16 Esercitazione La tabella elenca tutte le combinazioni dello stato presente e degli ingressi. Lo stato futuro è ottenuto dalle equazioni d ingresso: A(t+) = D A = AX + BX B(t+) = D B = A X L uscita Y è ottenuta dall espressione Y = (A+B)X
17 Esercitazione Una rappresentazione alternativa della tabella separa gli stati futuri, a seconda del valore dell ingresso.
18 Esercitazione Le informazioni disponibili nella tabella di stato possono essere rappresentate graficamente in forma di diagramma di stato: stati presenti sono rappresentati da cerchi; le transizioni tra gli stati sono indicate da archi orientati; gli archi sono etichettati con gli ingressi e le uscite.
19 Esercitazione
20 Esercitazione
21 Esercitazione ingresso uscita Stato presente Stato futuro
22 Analisi con flip-flop JK Nel caso del flip-flop D, i valori dello stato futuro sono ottenuti direttamente dalle equazioni d ingresso. L analisi con flip-flop JK invece richiede più passaggi.
23 Analisi con flip-flop JK. Tramite le equazioni d ingresso, determinare i valori degli ingressi ai flip-flop per tutte le combinazioni dello stato presente e degli ingressi. 2. Utilizzare la tabella caratteristica del flip-flop JK per determinare lo stato futuro.
24 Esercitazione 2 Analizzare il circuito sequenziale, con due flip-flop JK, indicati con A e B, un ingresso X e le seguenti equazioni di ingresso ai flip-flop: J A = B J B = X K A = BX K B = AX + A X
25 Esercitazione 2 La tabella elenca tutte le combinazioni dello stato presente e degli ingressi, come prima. Si derivano i valori di J A, K A, J B, K B utilizzando le equazioni d ingresso. Si derivano i valori dello stato futuro, utilizzando la tabella caratteristica. Present state Input Flip-flop inputs Future state A B X J A K A J B K B A B
26 Progettazione di circuiti sequenziali La progettazione dei circuiti sequenziali: parte dalla descrizione verbale del problema; si conclude con un diagramma logico o un elenco di funzioni booleane da cui il diagramma può essere ottenuto. Abbiamo visto che un circuito sequenziale è definito da una tabella di stato. Il primo passo della procedura di progettazione ha lo scopo di ottenere la tabella o il diagramma di stato del circuito voluto.
27 Esercitazione 3 Costruire il diagramma di stato e la tabella di stato di un circuito che deve riconoscere le sequenze di bit 0 all interno di una sequenza più lunga.
28 Esercitazione 3 Gli stati di un circuito sequenziale sono utilizzati per ricordare la storia degli ingressi precedenti. Nel nostro caso, il valore dell uscita è quando si incontra una sottosequenza 0. Quando si incontra un, occorre assicurarsi che gli ingressi precedenti siano stati 0 per restituire.
29 Esercitazione 3 Il diagramma ha 4 stati per ricordare la sottosequenza 0. Il circuito: si trova nello stato A all inizio; si porta dallo stato A allo stato B con l ingresso. si porta dallo stato B allo stato C con l ingresso. si porta dallo stato C allo stato D con l ingresso 0. si porta dallo stato D allo stato B con l ingresso. si trova nello stato B per ogni sottosequenza riconosciuta.
30 Esercitazione 3
31 La procedura di progettazione (segue) Una volta ottenuta la tabella di stato:. Assegnare codici binari agli stati denominati da lettere. 2. Derivare le equazioni d ingresso ai flip-flop. 3. Derivare le equazioni di uscita dalle colonne relative alle uscite. 4. Semplificare le equazioni d ingresso e di uscita tramite K-mappe. 5. Disegnare il diagramma logico utilizzando flip-flop.
32 Esercitazione 4 Progettare un circuito sequenziale che operi secondo la tabella di stato della esercitazione 3. Utilizzare flip-flop D.
33 Esercitazione 4. Assegnare codici binari agli stati denominati da lettere.
34 Esercitazione 4 2. Derivare le equazioni d ingresso ai flip-flop dalle colonne relative allo stato futuro. 3. Derivare le equazioni di uscita dalle colonne relative alle uscite. A(t+) = D A (A,B,X) = Σ m(3,6,7) B(t+) = D B (A,B,X) = Σ m(,3,5,7) Z(A,B,X) = Σ m(5)
35 Esercitazione 4 4. Semplificare le equazioni d ingresso e di uscita tramite K-mappe. D A (A,B,X) = Σ m(3,6,7) Z(A,B,X) = Σ m(5) D B (A,B,X) = Σ m(,3,5,7)
36 Esercitazione 4 5. Disegnare il diagramma logico utilizzando flip-flop. D A = AB + BX Z = AB X D B = X
37 Progettazione con stati non utilizzati Un circuito con n flip-flop può avere fino a 2 n stati binari distinti. Una tabella di stato può pertanto avere m stati dove m 2 n. Gli stati non utilizzati (2 n -m) non sono riportati nella tabella, ma possono essere trattati come condizioni di non-specificazione durante la semplificazione delle equazioni.
38 Esercitazione 5 Progettare un circuito sequenziale che opera secondo la tabella di stato seguente, utilizzando flip-flop D.
39 Esercitazione 5. Gli stati sono già indicati con codici binari. 2. Derivare le equazioni d ingresso ai flip-flop: D A = Σ m(5,7,8,9,), D B = Σ m(3,4), D C = Σ m(2,4,6,8,0) 3. Non ci sono uscite.
40 Esercitazione 5 4. Semplificare le equazioni d ingresso tramite K- mappe. Tre stati (000), (00), () non sono utilizzati e non sono inclusi nella tabella. Considerando l ingresso X, ci sono 6 possibili combinazioni non utilizzate per lo stato presente e gli ingressi: 0000, 000, 00, 0, 0, possono essere trattate come mintermini nonspecificati
41 Esercitazione 5 4. Semplificare le equazioni d ingresso tramite K- mappe. Includendo le condizioni di non-specificazione nelle mappe:
42 Progettazione con flip-flop JK Nel caso del flip-flop D, le equazioni d ingresso sono ottenute direttamente dalle colonne relativo allo stato futuro. La procedura di progettazione con flip-flop JK invece richiede più lavoro: specificatamente, le equazioni d ingresso sono ricavate utilizzando tabelle di eccitazione.
43 Tabelle di eccitazione Le tabelle caratteristiche forniscono i valori dello stato futuro, dati i valori degli ingressi e dello stato presente. In una tabella di stato, sono note le transizioni dagli stati presenti agli stati futuri, ma non sono presenti le condizioni d ingresso ai flip-flop che danno luogo a tali transizioni. Le tabelle di eccitazione però forniscono tali informazioni: indicando quali ingressi sono necessari da applicare per generare una determinata transizione.
44 Tabelle di eccitazione + Lo stato non cambia e rimane 0. O J=0 e K=0 oppure J=0 e K=. + Lo stato cambia da 0 a. O J= e K=0 oppure J= e K=.
45 Progettazione con flip-flop JK (segue) La procedura di progettazione dei circuiti sequenziali con flip-flop JK è la stessa per i circuiti con flip-flop D, tranne il secondo passaggio: i valori degli ingressi ai flip-flop sono determinati secondo la tabella di eccitazione; le equazioni d ingresso sono ricavate dalle colonne degli ingressi ai flip-flop.
46 Esercitazione 6 Progettare un circuito sequenziale che opera secondo la tabella di stato seguente, utilizzando flip-flop JK. Present state Input Future state A B X A B
47 Esercitazione 6. Gli stati sono già indicati con codici binari. 2. a) Derivare gli ingressi ai flip-flop. 2. b) Derivare le equazioni d ingresso ai flip-flop: J A =Σ m(2,4,5,6,7) K A =Σ m(0,,2,3,7) J B =Σm(,2,3,5,6,7) K B =Σ m(0,,2,4,5,7) Present state Input Future state Flip-flop inputs A B X A B J A K A J B K B X 0 X 0 X X X X 0 X X 0 X 0 0 X X 0 X X 0 X 0 X X
48 Esercitazione 6 3. Non ci sono uscite. Present state Input Future state Flip-flop inputs A B X A B J A K A J B K B X 0 X 0 X X X X 0 X X 0 X 0 0 X X 0 X X 0 X 0 X X
49 Esercitazione 6 4. Semplificare le equazioni d ingresso tramite K- mappe. BX A BX A X X X X X X X X J A = B X K A = B X BX A X X BX A X X X X X X J B = X K B = AX + A X
50 Esercitazione 6 5. Disegnare il diagramma logico utilizzando flip-flop. X A A Clock B B
Esercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Sequenziali Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico 2007/2008 Sintesi dei circuiti sequenziali
DettagliEsercitazioni di Reti Logiche. Lezione 4
Esercitazioni di Reti Logiche Lezione 4 Progettazione dei circuiti logici combinatori Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Procedura di analisi dei circuiti combinatori. Procedura di sintesi
DettagliEsercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Combinatorie & Complementi sulle Reti Combinatorie Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico
DettagliI Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
DettagliPORTE LOGICHE. Si effettua su due o più variabili, l uscita assume lo stato logico 1 se almeno una variabile di ingresso è allo stato logico 1.
PORTE LOGICHE Premessa Le principali parti elettroniche dei computer sono costituite da circuiti digitali che, come è noto, elaborano segnali logici basati sullo 0 e sull 1. I mattoni fondamentali dei
DettagliFondamenti di informatica II 1. Sintesi di reti logiche sequenziali
Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti
DettagliCompito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati
Compito A Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati stato/input x=0 x=1 A B/0 A/0 B C/0 A/0 C B/0 D/1 D B/0 E/0 E B/0 D/1 Esercizio 2. (17 punti) Realizzare
DettagliUniversità degli Studi di Cassino
di assino orso di alcolatori Elettronici I Elementi di memoria e registri Anno Accademico 27/28 Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario utilizzare
DettagliCOMPITO A Esercizio 1 (13 punti) Dato il seguente automa:
COMPITO A Esercizio 1 (13 punti) Dato il seguente automa: 1/0 q8 1/0 q3 q1 1/0 q4 1/0 q7 1/1 q2 1/1 q6 1/1 1/1 q5 - minimizzare l automa usando la tabella triangolare - disegnare l automa minimo - progettare
DettagliReti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori
Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto
DettagliEsercitazioni di Reti Logiche. Algebra Booleana e Porte Logiche
Esercitazioni di Reti Logiche Algebra Booleana e Porte Logiche Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico 2007/2008 Notizie Il primo parziale
DettagliSintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
DettagliEsercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
DettagliEsercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo.
Compito A Esercizio (2 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S / S 2 / S 3 / S 4 / S 5 / Esercizio 2 (5 punti) Progettare un circuito il cui output
DettagliCircuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
DettagliUniversità degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri
di assino e del Lazio Meridionale orso di alcolatori Elettronici Elementi di memoria e Registri Anno Accademico Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario
DettagliIntroduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliIntroduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per:
INTRODUZIONE AI CONTATORI Introduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per: o Conteggio di eventi o Divisione di frequenza o Temporizzazioni Principi
DettagliSintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero
DettagliI Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
DettagliEsercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche
Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Esercitazione 1 (Capitolo 2) Reti Logiche Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie
Dettaglix y z F x y z F 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario
Esercitazione di Calcolatori Elettronici Prof. Gian Luca Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
DettagliReti sequenziali. Nord
Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito
DettagliIntroduzione - Modello. Introduzione - progetto e strumenti
intesi equenziale incrona intesi Comportamentale di reti equenziali incrone di Macchine enza Processo di Ottimizzate a Livello Comportamentale Introduzione intesi comportamentale e architettura generale
Dettagli(competenze digitali) CIRCUITI SEQUENZIALI
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliElementi di informatica
Elementi di informatica Algebra di Boole Algebra di Boole I circuiti logici sono componenti hardware che manipolano informazione binaria. I circuiti di base sono detti PORTE LOGICHE (logical gate). Allo
DettagliAutomi a stati finiti
1. Automi a stati finiti: introduzione Automi a stati finiti Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio
Dettagli1. Automi a stati finiti: introduzione
1. Automi a stati finiti: introduzione Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio tra due strade regolate
Dettagli"Elettronica di Millman 4/ed" Jacob Millman, Arvin Grabel, Pierangelo Terreni Copyright 2008 The McGraw-Hill Companies srl
Esercii Cap. 14 14.3) Eseguire le seguenti sottraioni nel sistema numerico binario. 1101 110 11001.1 1011 1001 11.01 101.01 10.1 e) 100.1101 11.101 f) 1011 10.11 Utiliando il metodo standard di esecuione
DettagliCalcolatori Elettronici
Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano
DettagliAlgebra di Boole X Y Z V. Algebra di Boole
L algebra dei calcolatori L algebra booleana è un particolare tipo di algebra in cui le variabili e le funzioni possono solo avere valori 0 e 1. Deriva il suo nome dal matematico inglese George Boole che
DettagliI CONTATORI. Definizioni
I CONTATORI Definizioni. I contatori sono dispositivi costituiti da uno o più flip-flop collegati fra loro in modo da effettuare il conteggio di impulsi applicati in ingresso. In pratica, i flip-flop,
DettagliMacchine sequenziali. Automa a Stati Finiti (ASF)
Corso di Calcolatori Elettronici I Macchine sequenziali Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso
DettagliPSPICE Circuiti sequenziali principali
PSPICE Circuiti sequenziali principali Davide Piccolo Riccardo de Asmundis Elaboratori 1 Circuiti Sequenziali Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato
DettagliFSM: Macchine a Stati Finiti
FSM: Macchine a Stati Finiti Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Metodo per descrivere macchine di tipo
DettagliAlgebra di Boole Algebra di Boole
1 L algebra dei calcolatori L algebra booleana è un particolare tipo di algebra in cui le variabili e le funzioni possono solo avere valori 0 e 1. Deriva il suo nome dal matematico inglese George Boole
DettagliEsercitazione : REALIZZAZIONE IMPIANTO SEMAFORICO
Esercitazione : REALIZZAZIONE IMPIANTO SEMAFORICO Strumenti utilizzati Strumento Marca e modello Caratteristiche Alimentatore Scheda ALTERA Fotocamera digitale Topward electronics TPS- 4000 ALTERA Max
DettagliFlip-flop Macchine sequenziali
Flip-flop Macchine sequenziali Introduzione I circuiti digitali possono essere così classificati Circuiti combinatori Il valore delle uscite ad un determinato istante dipende unicamente dal valore degli
DettagliDomande di Reti Logiche compito del 29/1/2016
Domande di Reti Logiche compito del 29/1/2016 Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco Usare lo spazio bianco sul retro
DettagliEsercizio 4.3. Esercizio 4.4
4 Esercizio 4.3 La rete di Figura 4.1 del testo è un latch realizzato con porte NOR. Sostituendo le porte NOR con porte NAND si ottiene la rete di Figura 4.1. Figura 4.1 Rete dell Esercizio 4.3. Nella
DettagliDalla tabella alla funzione canonica
Dalla tabella alla funzione canonica La funzione canonica è la funzione logica associata alla tabella di verità del circuito che si vuole progettare. Essa è costituita da una somma di MinTerm con variabili
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliVerifica di Sistemi. 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0
Verifica di Sistemi 1.Qual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano direttamente
DettagliAppunti di informatica. Lezione 3 anno accademico Mario Verdicchio
Appunti di informatica Lezione 3 anno accademico 2015-2016 Mario Verdicchio Numeri binari in memoria In un calcolatore, i numeri binari sono tipicamente memorizzati in sequenze di caselle (note anche come
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliFlip-flop e loro applicazioni
Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop trasparenti Architettura master-slave Flip-flop non trasparenti
DettagliPIANO DI LAVORO DEI DOCENTI
Pag. 1 di 5 Docente: Materia insegnamento: ELETTRONICA GENERALE Dipartimento: Anno scolastico: ELETTRONICA ETR Classe 1 Livello di partenza (test di ingresso, livelli rilevati) Il corso richiede conoscenze
DettagliProgetto di Contatori sincroni. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Progetto di Contatori sincroni Mariagiovanna Sami Corso di reti Logiche 8 Anno 08 Introduzione Per le reti sequenziali esistono metodologie di progettazione generali, che partendo da una specifica a parole
DettagliRegistri. Registri semplici
Registri Registri semplici........................................ 795 Registri a scorrimento................................... 797 Contatori asincroni con flip-flop T........................798 Contatori
DettagliCalcolatori Elettronici Reti Sequenziali Asincrone
Calcolatori Elettronici eti equenziali Asincrone Ing. dell Automazione A.A. 2/2 Gabriele Cecchetti eti equenziali Asincrone ommario: Circuito sequenziale e bistabile Definizione di rete sequenziale asincrona
DettagliModuli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali
Moduli logici Moduli logici Interfacciamento di dispositivi logici Parametri statici e dinamici Circuiti logici combinatori Circuiti logici sequenziali Esempi e misure su circuiti digitali Esempi ed esercizi
DettagliPROGRAMMAZIONE MODULARE
PROGRAMMAZIONE MODULARE ANNO SCOLASTICO 2013-2014 Indirizzo: ELETTROTECNICA - SIRIO Disciplina: ELETTRONICA Classe: 3^ Sezione: AES Numero di ore settimanali: 2 ore di teoria + 2 ore di laboratorio Modulo
DettagliEsercitazioni di Reti Logiche. Lezione 1 Rappresentazione dell'informazione. Zeynep KIZILTAN zkiziltan@deis.unibo.it
Esercitazioni di Reti Logiche Lezione 1 Rappresentazione dell'informazione Zeynep KIZILTAN zkiziltan@deis.unibo.it Introduzione Zeynep KIZILTAN Si pronuncia Z come la S di Rose altrimenti, si legge come
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI SEQUENZIALI : ESERCIZI Massimiliano Giacomin 1 Implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente il suo stato secondo una regola
DettagliFlip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
DettagliFlip flop: tempificazione latch ed edge-triggered
Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità
DettagliCircuiti sincroni Circuiti sequenziali: i bistabili
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni Circuiti sequenziali: i bistabili Proff. A. Borghese, F. Pedersini ipartimento di Scienze dell Informazione Università degli Studi
DettagliEsercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)
Cognome e Nome: Matr.: Architettura degli Elaboratori Inf A 14 febbraio 2013 Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti)
DettagliRichiami di Algebra di Commutazione
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n Prof. Rosario Cerbone rosario.cerbone@libero.it http://digilander.libero.it/rosario.cerbone a.a. 6-7 Richiami di Algebra di Commutazione In questa
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano A.A. 23-24 /27 Sommario Circuiti sequenziali Latch asincroni
DettagliMacchine Sequenziali
Macchine Sequenziali Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Limiti delle reti combinatorie Ogni funzione di n variabili
Dettagli1 ELEMENTI DI ALGEBRA BOOLEANA I postulati dell'algebra di Boole Alcuni teoremi I teoremi di De Morgan
1 ELEMENTI DI LGER OOLEN... 1 1.1 I postulati dell'lgebra di oole... 1 1.2 lcuni teoremi... 5 1.3 I teoremi di De Morgan... 6 1.4 Esercizi... 8 1.1 1 ELEMENTI DI LGER OOLEN 1.1 I postulati dell'lgebra
DettagliA.C. Neve Esercizi Digitali 1
Esercizi di Elettronica Digitale.. Neve Esercizi Digitali 1 Porte logiche Elementari ND OR NND NOR EXOR EXNOR 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 1 1 1 0 0 0 1 * Reti logiche con interruttori
DettagliMappe di Karnaugh G. MARSELLA UNIVERSITÀ DEL SALENTO
Mappe di Karnaugh 1 G. MARSELLA UNIVERSITÀ DEL SALENTO Introduzione Le semplificazioni di una funzione logica possono essere effettuate mediante i teoremi dell'algebra di Boole. Esiste però un metodo molto
DettagliESERCIZI DEL CORSO DI INFORMATICA
ESERCIZI DEL CORSO DI INFORMTIC Questa breve raccolta di esercizi vuole mettere in luce alcuni aspetti della prima parte del corso e fornire qualche spunto di riflessione. Il contenuto del materiale seguente
DettagliCircuiti sequenziali. Circuiti sequenziali e applicazioni
Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti
DettagliPIANO DI LAVORO E DI ATTIVITA DIDATTICA. Classe 3 Sezione. A INFORMATICA TELECOMUNICAZIONI Indirizzo (ARTICOLAZIONE INFORMATICA) TELECOMUNICAZIONI
Anno scolastico 2014/2015 Classe 3 Sezione A INFORMATICA TELECOMUNICAZIONI Indirizzo (ARTICOLAZIONE INFORMATICA) Materia TELECOMUNICAZIONI Docente/i Nome e cognome Firma Nome e cognome Firma Finalità e
DettagliMacchine sequenziali
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali Lezione 14 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Automa a Stati Finiti (ASF) E una prima astrazione di
DettagliPSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore
PSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore Laboratorio di Architettura degli Elaboratori - A.A. 24/25 Il flip flop di tipo Master/Slave
DettagliEsercizi svolti Y Z. 1. Date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari AND, OR, NOT.
Esercizi svolti 1. Date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari ND, OR, NOT. a) F= b) F= F= 2. Date le seguenti funzioni logiche ricavare le
DettagliProva d esame di Reti Logiche T 10 Giugno 2016
Prova d esame di Reti Logiche T 10 Giugno 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliI Circuiti combinatori: LOGISIM
1 ISTITUTO DI ISTRUZIONE SUPERIORE ANGIOY I Circuiti combinatori: LOGISIM Prof. G. Ciaschetti 1. Le porte logiche Un circuito combinatorio (o sistema combinatorio o rete combinatoria) è un circuito elettrico,
DettagliPROGRAMMA DI ELETTRONICA classe 3B a.s. 2014/15
PROGRAMMA DI ELETTRONICA classe 3B a.s. 2014/15 Caratteristiche elettriche dei materiali Leggi di Ohm Generatori di tensione e di corrente Resistori in serie e in parallelo Partitori di tensione e di corrente
DettagliI REGISTRI. Reti autonome e contatori
I REGISTRI Il flip-flop Fc carica il valore di F a ogni impulso c. Si può allora dotare la rete di un nuovo ingresso A, che "abilita" (A=1) il caricamento di F, o blocca (A=0) il flip-flop sul suo stato
DettagliFondamenti di Informatica
Fondamenti di Informatica Algebra di Boole e Circuiti Logici Prof. Christian Esposito Corso di Laurea in Ingegneria Meccanica e Gestionale (Classe I) A.A. 2016/17 Algebra di Boole e Circuiti Logici L Algebra
DettagliAritmetica in virgola mobile Algebra di Boole e reti logiche Esercizi. Mercoledì 8 ottobre 2014
Aritmetica in virgola mobile Algebra di Boole e reti logiche Esercizi Mercoledì 8 ottobre 2014 Notazione scientifica normalizzata La rappresentazione in virgola mobile che adotteremo si basa sulla notazione
DettagliAlgebra Booleana, Funzioni Logiche e Circuiti Logici
Algebra Booleana, Funzioni Logiche e Circuiti Logici Esercizio 1 Si scriva, utilizzando gli operatori booleani AND, OR, NOT, la funzione booleana che riceve in ingresso un numero binario puro su 3 bit
DettagliElettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali
Elettronica dei Sistemi igitali Registri di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
Dettagli(competenze digitali) ESERCIZI SUI CIRCUITI SEQUENZIALI
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliI.T.I.S. TRASFORMATA DI LAPLACE DIAGRAMMI DI BODE
I.T.I.S. APPUNTI DI ELETTRONICA TRASFORMATA DI LAPLACE E DIAGRAMMI DI BODE PREMESSA Per lo studio dei sistemi di controllo si utilizzano modelli matematici dinamici lineari. L analisi o il progetto di
DettagliI bistabili ed il register file
I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni
DettagliCodifica binaria. Rappresentazioni medianti basi diverse
Codifica binaria Rappresentazione di numeri Notazione di tipo posizionale (come la notazione decimale). Ogni numero è rappresentato da una sequenza di simboli Il valore del numero dipende non solo dalla
DettagliISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" - ALBA (CN) ANNO SCOLASTICO 2015/2016
ISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" - ALBA (CN) ANNO SCOLASTICO 2015/2016 CLASSE: 3 I articolazione Automazioni ITI indirizzo Elettronica ed Elettrotecnica Disciplina: Tecnologia e Progettazione
DettagliEsercizi svolti e da svolgere sugli argomenti trattati nella lezione 25
Esercizi svolti e da svolgere sugli argomenti trattati nella lezione 25 Esercizi svolti Es.. Si progetti in dettaglio il circuito che, dati quattro registri sorgente Si e quattro registri destinazione
DettagliProgrammazione I Paolo Valente /2017. Lezione 6. Notazione posizionale
Lezione 6 Notazione posizionale Ci sono solo 10 tipi di persone al mondo: quelle che conoscono la rappresentazione dei numeri in base 2, e quelle che non la conoscono... Programmazione I Paolo Valente
DettagliMacchine combinatorie: encoder/decoder e multiplexer/demultiplexer
Corso di Calcolatori Elettronici I A.A. 2011-2012 Macchine combinatorie: encoder/decoder e multiplexer/demultiplexer Lezione 12 Prof. Antonio Pescapè Università degli Studi di Napoli Federico II Facoltà
DettagliCalcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin
Calcolatori Elettronici A a.a. 2008/2009 RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin 1 Esercizio 1: implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente
DettagliMetodo di Quine- McCluskey
Metodo di Quine- McCluskey Maurizio Palesi Maurizio Palesi Definizioni Date due funzioni f(x,x 2,,x n ) e g(x,x 2,,x n ) si dice che f copre g (oppure g implica f) e si scrive f g se f(x,x 2,,x n )= quando
DettagliChapter 1. Circuiti sequenziali: macchine a stati
Chapter 1 Circuiti sequenziali: macchine a stati Nella prima parte del corso ci siamo occupati dei circuiti combinatori. In un circuito combinatorio con un ouput Z funzione degli input X 1 ; : : : X n,
DettagliTopward electronics TPS ALTERA Max EPM7128SLC84-15
Esercitazione : CONVERTITORE A/D Strumenti utilizzati Strumento Marca e modello Caratteristiche Alimentatore Scheda ALTERA Fotocamera digitale Topward electronics TPS- 4000 ALTERA Max EPM7128SLC84-15 Olympus
DettagliAlberi e alberi binari I Un albero è un caso particolare di grafo
Alberi e alberi binari Un albero è un caso particolare di grafo È costituito da un insieme di nodi collegati tra di loro mediante archi Gli archi sono orientati (ogni arco esce da un nodo origine ed entra
DettagliArchitetture degli Elaboratori I II Compito di Esonero (A) - 16/1/1997
1 II Compito di Esonero (A) - 16/1/1997 Non è ammessa la consultazione di nessun testo, nè l utilizzo di nessun tipo di calcolatrice. Ogni esercizio riporta, fra parentesi, il suo valore in trentesimi
DettagliProva scritta del 14 Luglio 2009 (secondo appello)
A.A. 2008-2009 - Corso di Teoria dei Circuiti Digitali Docente: Prof. Simone Buso Prova scritta del 4 Luglio 2009 (secondo appello) Cognome e nome: Matricola: Risolvere i seguenti problemi, indicando le
DettagliEsercitazioni di Reti Logiche. Lezione 2 Algebra Booleana e Porte Logiche. Zeynep KIZILTAN zkiziltan@deis.unibo.it
Esercitazioni di Reti Logiche Lezione 2 Algebra Booleana e Porte Logiche Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Algebra booleana Funzioni booleane e loro semplificazioni Forme canoniche Porte
DettagliAlgebra & Circuiti Elettronici. Algebra booleana e circuiti logici. Blocco logico. Tabelle di Verità e Algebra Booleana
lgebra & Circuiti Elettronici lgebra booleana e circuiti logici Salvatore Orlando I computer operano con segnali elettrici con valori di potenziale discreti sono considerati significativi soltanto due
DettagliAlgebra di Boole. Tavole di verità. Fondamenti di Informatica Algebra di Boole. Si basa su tre operazioni logiche: AND (*) OR (+) NOT (!
Fondamenti di Informatica Algebra di Boole Prof.ssa Enrica Gentile Informatica e Comunicazione Digitale a.a. 2-22 Algebra di Boole Si basa su tre operazioni logiche: AND (*) OR () NOT (!) Gli operandi
DettagliCircuiti sequenziali e elementi di memoria
Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock
DettagliAlgebra di Boole. Algebra di Boole. Algebra di Boole. Algebra di Boole. Esercizi. Architettura degli Elaboratori A.
lgebra di oole Un insieme I di elementi a,b,c, e de operazioni α e β ormano n algebra di oole =(I, α, β se le de operazioni sono binarie chise e godono della proprietà commtativa ed associativa ciascna
Dettagli