Flip flop: tempificazione latch ed edge-triggered
|
|
- Isidoro Natali
- 7 anni fa
- Visualizzazioni
Transcript
1 Corso di Calcolatori Elettronici I A.A Flip flop: tempificazione latch ed edge-triggered Lezione Università degli Studi di Napoli Federico II Facoltà di Ingegneria
2 I flip flop - 1 Generalità Elementi fondamentali (semplici reti sequenziali) per la memorizzazione per la costituzione di registri per la costruzione di reti sequenziali Memorizzano un bit avendo in uscita 2 stati stabili stato di SET, o alto, o stato "l : Q=1, Q=0; stato di RESET, o basso, o stato "0 : Q=0, Q=1 Hanno in ingresso diversi segnali da cui traggono il nome, p.e. R,S; flip-flop RS D; flip-flop D T; J,K: flip-flop T, flip flop JK
3 I flip flop - 2 Tempificazione Flip-flop abilitato (o sincronizzato): possiede un segnale di ingresso, A, che ne abilita il funzionamento Un flip-flop abilitato può essere: Latch:cattura gli ingressi sempre che sia A=attivo (p.e. A=1) Edge triggered: cattura gli ingressi in corrispondenza di una variazione di A (fronte di salita:0 1, o di disceso 1 0) Latch Edge A A 3
4 I flip flop - 3 Struttura Un Flip-flop è caratterizzato da. Struttura interna, che può essere di una rete asincrona (vedi esempio di RS) o sincrona (vedi in seguito). Una equazione di stato, che (al di là della struttura) indica l uscita seguente in funzione dell uscita precedente e degli ingressi.
5 I flip flop - 4 Flip-flop A memorizzazione dell ingresso (RS, D) A commutazione (T, JK) Misti
6 Esempio: Flip-flop RS Memorizza un bit di informazione Ingressi impulsivi à mai alti contemporaneamente Vincolo RS=0 Impulso su S (set) à Q=1,!Q=0 Impulso su R (reset) à Q=0,!Q=1 Per R=S=0 mantiene l uscita precedente Escluse transizioni RS =...à 00à 01à 10à 00 (alee multiple)
7 Flip flop RS fondamentale Descrizione comportamento Dati tre ingressi R,S e Qp Equazione di stato
8 Flip flop RS fondamentale
9 Retroazione:durata del segnale
10 Flip-flop RS: analisi del funzionamento y 0 y 0 y 1 y 1 10
11 Flip-flop RS: stati stabili e transizioni RS y 0 y
12 Flip-flop RS: tempificare durata dell input Le NAND hanno un ritardo di 4 unità di tempo Gli impulsi in ingresso hanno durata 10 unità di tempo
13 Che succede per tempificazione errrata? o o o Si parte da stato 10 sotto ingessi RS=00 Ritardo di porte = 4 unità di tempo τ Input d=5 τ (errore di progetto) Tra 5τ e 8τ lo stato è 00, sotto l ingresso RS=00 La macchina comincia ad oscillare tra gli stati 00 e 11 sotto l ingresso RS=00
14 Flip-flop RS: tempificare durata dell input RS = 00 à 01 à 00 Stato = 10 à 00 à.. à 11 à 00 à 11 à La macchina non ha il tempo di spostarsi sul nuovo stato stabile y 0 y 1 RS
15 Un RS abilitato con tempificazione latch Possibile realizzazione di un flip-flop RS abilitato con tempificazione di tipo latch a partire da un RS asincrono
16 I segnali elettrici come funzioni del tempo Un segnale elettrico è una tensione variabile nel tempo Vdd Vdd/2 0 I segnali binari sono rappresentati tipicamente mediante due livelli di tensione di un segnale elettrico Vdd t Vdd/2 0 t
17 I segnali elettrici come funzioni del tempo Il segnale binario è un segnale variabile con continuità In un intervallo di tempo t=t 1 -t 0 il segnale assume infiniti valori, corrispondenti agli infiniti istanti tra t 0 e t 1 Si ricorre al concetto di tempo discreto in cui il numero di istanti discreti in un intervallo t=t 1 -t 0 è finito Vdd Vdd/2 0 1 t 0 t
18 Il segnale di clock Il valore del segnale elettrico viene letto o campionato in istanti determinati Gli istanti in cui deve essere campionato il segnale elettrico sono scanditi da un apposito segnale detto clock Un clock ha le seguenti caratteristiche: E un segnale binario E un segnale periodico Spesso nei sistemi digitali, tutti i componenti con memoria (flip-flop e memorie) leggono gli ingressi nello stesso istante, scandito dal segnale di clock 1 Fronte di discesa 0 Fronte di salita Periodo
19 Il concetto di tempo Nel periodo T CK, o ciclo di clock, il segnale assume: Il valore logico 1 per un tempo T H Il valore logico 0 per un tempo T L Il rapporto T H / T CK è detto duty-cycle Il passaggio dal valore 0 al valore 1 è detto fronte di salita Il passaggio dal valore 1 al valore 0 è detto fronte di discesa In genere, uno o entrambi i fronti del clock attivano i componenti con memoria (flip-flop e memorie) 1 0 Fronte di salita Fronte di discesa T L T H Periodo T CK
20 Clock ideale impulsivo su fronte
21 Clock a più fasi
22 Problemi di tempificazione con i Latch D Q Y Clock C Q Clock Y
23 Tempificazione edge triggered
24 RS: sincronizzazione latch ed edge triggered R Q RS stati i S Q A a) A=0 A= Q q 0 q 0 q 0 -- q 0 q 0 q 1 -- q 0 0 q 1 q 1 q 1 -- q 1 q 1 q 1 -- q 0 1 b) Latch RS stati i A=0 A= Q q 00 q 00 q q 00 q 00 q q 00 q 01 q 00 q q 00 q 00 q q 00 q 10 q 11 q q 10 q 11 q q 00 q 11 q 11 q q 10 q 11 q q 11 A variazione del fronte (edge-triggered) 0 1
25 Un RS sincronizzato edge-triggered RS stati i A=0 A= Q q 00 q 00 q q 00 q 00 q q 00 q 01 q 00 q q 00 q 00 q q 00 0 S R A q 10 q 11 q q 10 q 11 q q 00 q 11 q 11 q q 10 q 11 q q 11 1 q 00 q 01 q 11 q 11 q 11
26 RS edge-triggered Possibile realizzazione di un flip-flop RS sincronizzato edge-triggered sul fronte di salita: quando A=0, il latch di sinistra cattura il segnale su R o su S e appena A passa da 0 ad 1 (fronte di salita), y2 è ricopiato in y1=q mentre gli ingressi del latch di sinistra restano neutri lasciandolo bloccato
27 Flip flop D D Q Q A a) Equazione di stato: Q = AD + AQ p
28 Flip flop D D A stati i D A=0 A= Q q 0 q 0 q 0 q 0 q 1 0 q 1 q 1 q 1 q 0 q 1 1 a) Q Q D stati i A=0 A= Q q 00 q 00 q 01 q 00 q 00 q 01 q 00 q 01 q 00 q 11 q 10 q 10 q 11 q 00 q 11 q 11 q 10 q 11 q 11 q latch b) c) edge
29 Flip flop D D stati i A=0 A= Q q 00 q 00 q 01 q 00 q 00 q 01 q 00 q 01 q 00 q 11 0 D A q 00 q 01 q 11 q 11 q 10 q 10 q 10 q 11 q 00 q 11 q 11 q 10 q 11 q 11 q 11 1 c)
30 Flip-flop D: realizzazione come latch Di concezione semplice, si realizza con RS S = AD R = AD
31 Registri Registro parallelo-parallelo a 4 bit D0 D1 D2 D3 D Q D Q D Q D Q /Q /Q /Q /Q Clock Q0 Q1 Q2 Q3 bistabile
32 Registri Registro serie-serie a 4 bit (Shift Register) D D Q D Q D Q D Q Q /Q /Q /Q /Q Clock
33 Registri a scorrimento In Out c F 1 F 2 F N- 1 F N In P-Out S-Out c F 1 F 2 F N- 1 F N
34 Trasferimento seriale Out F 1 F 2 F N- 1 F N c In F 1 F 2 F N- 1 F N
35 Trasferimento parallelo F 1 F 2 F N-1 F N c P-Out à P-In F 1 F 2 F N- 1 F N
36 Contatori Un Contatore modulo n (mod n) è una macchina che ha: N stati di uscita ordinati u : fissato un criterio per ritenere u i >u j si suppone u i >u j per i > j (u 0 stato iniziale e u n-1 stato finale Un ingresso di conteggio che quando presente provoca la variazione dell uscita da u i a u i+1 per i diverso da n-1 e da u n-1 a u 0 per i = n-1 E detto mod n in quanto se, a partire dall uscita u i, si applica una sequenza di ingresso contenente r volte il valore di conteggio c, il contatore finirà nello stato u k, con k = (i + r) mod n
37 Contatori Ulteriori classificazioni sui contatori: Contatore binario: la sequenza delle uscite è codificata in aritmetica binaria Contatore decimale: n = 10 e le uscite sono un codice per la rappresentazione delle cifre decimali Contatore a crescere e a decrescere
38 Contatori Oltre alle uscite di conteggio un contatore può disporre di altre uscite, dette uscite divisore: si presenta in uscita con un periodo che è n volte il periodo del valore di conteggio Oltre agli ingressi fondamentali, un contatore può possedere ingressi ausiliari: Ingresso di reset (u = u 0 ) Ingressi che settano il valore di n Ingressi che selezionano la modalità di conteggio (crescere o a decrescere) Ingresso di preset o load, che pone il contatore in uno stato definito dall esterno
39 Bus I bus rappresentano insiemi di linee elettriche che collegano diverse parti di un sistema digitale Esempi di bus sono essere le linee che collegano le uscite di alcuni registri agli ingressi di altri, come nella figura sottostante reg 01 reg 02 reg 03 reg 04
40 Trasferimento dati su bus unico Trasferimento da bus a registro (caricamento di un registro) si effettua abilitando il registro in lettura attraverso un apposito segnale di abilitazione Trasferimento da registro a bus (caricamento da un registro) si effettua collegando il registro al bus di uscita, attraverso un multiplexer o una porta di trasmissione (buffer tristate) c c R R A A
41 Porte di parola Parola: Vettore di bit V = {v o, v 1,, v n } Porta di parola: αv à αv i i=1,, n
42 AND tristate Quando l abilitazione α è alta, l uscita è collegata all ingresso. Quando α è bassa, l uscita è in alta impedenza, ovvero non influenza il valore elettrico del segnale di uscita In tal caso, sull uscita potrà quindi essere collegato qualsiasi altro circuito senza interferenze elettriche È la tecnica più diffusa per realizzare il collegamento di diverse "sorgenti" (ad es. registri) verso un bus comune α Buffer tristate con abilitazione 0-attiva α Buffer tristate invertente
43 Abilitazione di un bus Un buffer tristate è anche rappresentato come una porta di trasmissione (vedi figura a destra) Può essere usato per multiplexare su un unica uscita segnali provenienti da diverse sorgenti Ad esempio, nella figura a destra il buffer tristate collegato ad A è attivo, mentre gli altri sono disattivati, ovvero posti in alta impedenza in modo da non interferire elettricamente con la linea comune di uscita A B C Y = ax X α 1 0 Y A NOTA: solo un buffer può essere attivo in un dato istante 0
44 OR di bus Connessione delle sorgenti, ciascuna sostenuta da un buffer tristate A B α Y Realizza il collegamento di più registri in uscita verso un bus X β ξ
45 Bus bidirezionali Le due porte non devono mai essere attivate contemporaneamente!!
46 Trasferimento dati con due bus Consente trasferimenti in parallelo
47 Flip-Flop a commutazione un valore di ingresso provoca la commutazione dello stato piuttosto che indicarne esplicitamente il valore due tipi T: ha solo l ingresso di commutazione JK: analogo all RS, con ingressi JK=11 corrispondenti all ingresso di commutazione
48 Flip-Flop T T Q Q Equazione di stato: Q = Q p T + Q a) p T La macchina che implementa questo funzionamento deve essere necessariamente asincrona o sincrona impulsiva
49 Flip-Flop T stati i T attivo Q q 0 q 1 0 Flip-flop T come macchina asincrona 0 1 Q q 1 q 0 1 Flip-flop T come macchina sincrona impulsiva q 0 0 q 0 1 q 1 1 q 1 0 q 00 q 01 0 q 11 q 01 q 11 q 10 1 q 00 q 10 q 00 : l'uscita è 0 e sarà tale anche dopo la variazione di T; q 01 : l'uscita è 0 e sarà 1 dopo la variazione di T; q 11 : l'uscita è 1 e sarà tale anche dopo la variazione di T; q 10 : l'uscita è 1 e sarà 0 dopo la variazione di T.
50 Flip-Flop T Codificando gli stati con due variabili binarie y 1 ed y 2 y 1 y 2 T T y 1 y T y 1 y ' 1 = T y1 Ty 2 y + b) ' 2 = T y1 Ty 2 y + c)
51 Flip-Flop T abilitato T c Q Q L impulso sull abilitazione c fa commutare il flip-flop se T è attivo. In sostanza, T fa da abilitazione, mentre c diventa l ingresso di commutazione
52 Flip-Flop T: realizzazione Possibili realizzazioni circuitali del flip-flop T come macchina sincrona impulsiva con RS fondamentale con RS sincronizzato
53 Flip-Flop T sincrono con RS latch: tempificazione Rete sequenziale sincrona Contatore modulo 2 (utilizzato anche per il controllo di parità) Tabella sincrona fondamentale Commutazione dello stato stati uscita S 0 S 1 0 S 1 S 0 1 a)
54 Flip-Flop T sincrono con RS latch: tempificazione Equazioni caratteristiche R S = T F = T F F!F La corretta tempificazione dipende dalla durata di T
55 Flip-Flop T sincrono con RS latch: tempificazione Siano W la durata dell impulso in ingresso R il ritardo delle porte OR C il ritardo dell intera rete combinatoria (AND) Vincoli W > 2R affinchè il ff RS (asincrono!) possa effettuare la transizione di stato W < C affinchè il ff T non (sincrono!) non si porti in uno stato indesiderato Condizione 2R<w<2R+C
56 Le Alee essenziali Un'alea essenziale puo' generarsi ogni volta che nella tavola di flusso esiste uno stato S i e un ingresso x tali che tre variazioni consecutive di x a partire da S i portino il circuito in uno stato S k diverso da quello S j in cui giunge dopo un'unica variazione di x. si genera quando la variazione di una variabile interna,conseguente ad una variazione di un ingresso, si propaga nel circuito piu' rapidamente del cambiamento dell'ingresso che l'ha generata. Si verifica in molti circuiti, come ad esempio in quasi tutti i contatori. Il suo effetto può essere eliminato solamente controllando con estrema cura il ritardo totale di tutti i loop di reazione.
57 Le alee essenziali: un esempio Il flip flop T asincrono (contatore modulo 2) può presentare il fenomeno delle alee essenziali Ingresso di conteggio FF edge triggered sul fronte di salita stati S 0 T 0 1 S 0 S 1 uscita 0 S 1 S2 S 1 1.per via dell alea essenziale il contatore conta invece che S 2 S 2 S S 3 l'alea trasforma la transizione 0à 1 in quella 0à 2, corrispondente alle tre variazioni dell input 0à 1à 0à 1 S 0 S 3 1 0
58 Le alee essenziali: un esempio Il fenomeno si verifica perchè il ritardo sulle linee di reazione è minore del ritardo della rete combinatoria Tutti i ritardi = 5 Ritardo di Tn = 20 la transizione dell ingresso è molto più lenta
59 Flip-Flop JK E un flip-flop sincronizzato definito come segue: quando l'ingresso impulsivo di sincronizzazione A è attivo, i due ingressi a livello J, K si comportano rispettivamente come S, R se sono attivi separatamente.. mentre producono la commutazione se lo sono simultaneamente. Q = jq p + Qpk = AJ Q p + Qp K + Q p A
60 Flip-Flop JK JK sincrono impulsivo JK asincrono edge-triggered
61 Flip-Flop JK: realizzazioni Possibili realizzazioni circuitali del flip-flop JK come macchina sincrona impulsiva Con RS fondamentale Con RS sincronizzato
Corso di Calcolatori Elettronici I Flip-flop
Corso di Calcolatori Elettronici I Flip-flop Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso di Laurea in Ingegneria Informatica
DettagliLe Alee. La presenza di ritardi nei dispositivi utilizzati può avere l effetto di modificare il comportamento delle uscite in alcuni casi
Le Alee La presenza di ritardi nei dispositivi utilizzati può avere l effetto di modificare il comportamento delle uscite in alcuni casi Si chiamano Alee (o hazard) quei fenomeni per i quali le uscite,
DettagliUn contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso
ontatori binari Un contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso L impulso di ingresso o impulso di conteggio può coincidere
DettagliMacchine Sequenziali
Macchine Sequenziali CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Tassonomia dei circuiti digitali Circuiti combinatori» Il valore
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliMacchine sincrone. In teoria. Solo un modello teorico NON ESISTE NELLA PRATICA
Macchine sincrone In teoria Sono macchine non asincrone (non per ogni variazione dell input si finisce in uno stato stabile) Variazioni dello stato e dell ingresso dovrebbero verificarsi in perfetto sincronismo
DettagliUniversità degli Studi di Cassino
di assino orso di alcolatori Elettronici I Elementi di memoria e registri Anno Accademico 27/28 Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario utilizzare
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali
AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop
DettagliElementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
I circuiti elettronici capaci di memorizzare un singolo bit sono essenzialmente di due tipi: LATCH FLIP-FLOP. Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
DettagliReti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo
Corso di Calcolatori Elettronici I A.A. 2012-2013 Reti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici
DettagliCircuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
DettagliElettronica Sistemi Digitali 09. Flip-Flop
Elettronica Sistemi igitali 09. Flip-Flop Roberto Roncella Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop
DettagliFlip-flop e loro applicazioni
Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop trasparenti Architettura master-slave Flip-flop non trasparenti
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6. Prof. Rosario Cerbone
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it http://digilander.libero.it/rosario.cerbone a.a. 2008-2009 Circuiti Sequenziali In questa
DettagliGli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Gli elementi di memoria: i bistabili I registri Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08 08 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un dato istante dipende
DettagliLSS Reti Logiche: circuiti sequenziali
LSS 2016-17 Reti Logiche: circuiti sequenziali Piero Vicini A.A. 2017-2018 Circuiti combinatori vs sequenziali L output di un circuito combinatorio e solo funzione del valore combinatorio degli ingressi
DettagliLe reti sequenziali sincrone memorizzano il proprio stato in dei FF-D
Reti Sincrone Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Le variabili di stato future sono quelle all ingresso dei FF-D mentre le variabili di stato presente sono le uscite dei
DettagliIl Livello Logico-Digitale. I circuiti sequenziali
Il Livello Logico-Digitale I circuiti sequenziali 22 --25 ommario Circuiti sequenziali e elementi di memoria Bistabile asincrono Temporizzazione e clock Bistabili D e sincroni Flip-flop - 2 - Circuiti
DettagliCalcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone
Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Reti Sequenziali Asincrone Sommario: Definizione Condizioni di pilotaggio
DettagliMacchine sequenziali
Macchine sequenziali Dal circuito combinatorio al sequenziale (effetto di una retroazione) x z x j Y i, Rete Comb. Y i-, z h Y i,k M Y i-,k abilitazione a memorizzare M memorizza lo stato La nozione di
DettagliEsercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni C.7 & C.8. 1/32 Sommario
DettagliCircuiti sincroni circuiti sequenziali:bistabili e latch
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni circuiti sequenziali:bistabili e latch Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli
DettagliUniversità degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri
di assino e del Lazio Meridionale orso di alcolatori Elettronici Elementi di memoria e Registri Anno Accademico Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario
DettagliCalcolatori Elettronici
Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano
DettagliI bistabili ed il register file
I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Richiami di elettronica digitale per i sistemi a microprocessore Dentro la CPU: registri e macchine sequenziali prof. Stefano Salvatori
DettagliCircuiti sequenziali. Circuiti sequenziali e applicazioni
Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti
DettagliCorso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo
orso di alcolatori Elettronici I Elementi di memoria ing. Alessandro ilardo orso di Laurea in Ingegneria Biomedica Reti logiche con memoria In molte situazioni è necessario progettare reti logiche sequenziali,
DettagliI Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
DettagliFondamenti di Informatica B
Fondamenti di Informatica B Lezione n. 8 Alberto Broggi Gianni Conte A.A. 2005-2006 Fondamenti di Informatica B DESCRIZIONE LIVELLO REGISTRO REGISTER TRANSFER LEVEL (RTL) I MODULI BASE RTL STRUTTURE DI
DettagliGli elementi di memoria: i bistabili
Gli elementi di memoria: i bistabili Slide 1 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un determinato istante dipende sia dal valore degli ingressi in quello stesso istante
DettagliReti sequenziali (segue)
Nel modello ideale le funzioni σ ed ϖ hanno un tempo di stabilizzazione nullo Nel modello reale occorre un ritardo non nullo per la stabilizzazione delle uscite, a partire da quando gli ingressi sono stabili
Dettagli(competenze digitali) CIRCUITI SEQUENZIALI
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliCircuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori
Fondamenti di Informatica B Lezione n.5 n.5 ircuiti ombinatori e equenziali ircuiti Ben Formati Introduzione ai ircuiti equenziali Elementi di Memoria Fondamenti di Informatica B Lezione n.5 In questa
DettagliCORSO BASE DI ELETTRONICA (competenze digitali)
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliI flip-flop ed il register file. Sommario
I flip-flop ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezioni C.9 e C.11 1/35
DettagliEsercitazione del 26/03/ Soluzioni
Esercitazione del 26/03/2009 - oluzioni 1. Bistabile asincrono C (detto anche R) C C ~ Tabella delle transizioni o stato prossimo: C * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X Configurazioni
DettagliCircuiti sincroni Circuiti sequenziali: i bistabili
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni Circuiti sequenziali: i bistabili Proff. A. Borghese, F. Pedersini ipartimento di Scienze dell Informazione Università degli Studi
DettagliPrefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...
Indice Prefazione del Prof. Filippo Sorbello........................... VII Prefazione del Prof. Mauro Olivieri............................ Prefazione degli autori.........................................
DettagliCircuiti Combinatori. Circuiti Combinatori. Circuiti Sequenziali. Circuiti Sequenziali
ircuiti ombinatori e equenziali Lezione n.5 n.5 I circuiti logici possono appartenere a due categorie: ircuiti ombinatori e equenziali ircuiti Ben Formati Introduzione ai ircuiti equenziali Elementi di
DettagliPSPICE Circuiti sequenziali principali
PSPICE Circuiti sequenziali principali Davide Piccolo Riccardo de Asmundis Elaboratori 1 Circuiti Sequenziali Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato
DettagliCenni alle reti logiche. Luigi Palopoli
Cenni alle reti logiche Luigi Palopoli Reti con reazione e memoria Le funzioni logiche e le relative reti di implementazione visto fino ad ora sono note come reti combinatorie Le reti combinatorie non
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Elementi di memoria
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Elementi di memoria Sommario Elementi di memoria LATCH FLIP-FLOP 25/06/2010 Corso di Reti Logiche 2009/10 2 Elementi di memoria I circuiti elettronici
DettagliAlee in macchine combinatorie
Corso di Calcolatori Elettronici I A.A. 2010-2011 Alee in macchine combinatorie Lezione 12 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Le Alee La presenza di ritardi nei dispositivi
DettagliQ1 D. CK Qn CK Q1. E3x - Presentazione della lezione E3
E3x - Presentazione della lezione E3 1/1- Obiettivi» ivisori di frequenza e contatori asincroni» Contatori sincroni» Shift register e convertitori SIPO e PISO» Concetto elementare di macchina a stati finiti
DettagliCircuiti sequenziali. Gli elementi di memoria: i bistabili I registri. Circuiti sequenziali e bistabili. Bistabili: : classificazione
ircuiti sequenziali Gli elementi di memoria: i bistabili I registri Nei circuiti sequenziali il valore delle uscite in un determinato istante dipende sia dal valore degli ingressi in quello stesso istante
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 RETI LOGICHE: RETI SEUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE e RETI SEUENZIALI Le reti combinatorie sono senza retroazione: il segnale di
DettagliA c r h c i h te t t e t t u t r u a r d g e li el e abo b ra r t a o t ri Reti Sequenziali
Architettura degli elaboratori Reti Sequenziali ARGOMENTI DELLA LEZIONE Cella di memoria Rete Sequenziale Contatore Registro a scorrimento Interconnessione Architettura degli elaboratori Cella di memoria
DettagliI CONTATORI. Definizioni
I CONTATORI Definizioni. I contatori sono dispositivi costituiti da uno o più flip-flop collegati fra loro in modo da effettuare il conteggio di impulsi applicati in ingresso. In pratica, i flip-flop,
DettagliCapitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie
apitolo 6 Reti asincrone Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso determina: una
DettagliEsercitazione del 03/04/ Soluzioni
Esercitazione del 03/04/2008 - oluzioni 1. Bistabile asincrono (detto anche R) ~ * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X onfigurazioni vietate:il circuito per queste configurazioni
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliCircuiti Sequenziali
Circuiti Sequenziali 1 Ingresso Circuito combinatorio Uscita Memoria L uscita al tempo t di un circuito sequenziale dipende dagli ingressi al tempo (t) e dall uscita al tempo (t- t ) Circuiti sequenziali
DettagliClock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Circuiti combinatori e sequenziali.
Corso di Architettura degli Elaboratori Il livello logico digitale: Memoria Clock: un circuito che emette una serie di impulsi con una specifica larghezza e intermittenza Tempo di ciclo di clock: intervallo
DettagliCalcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche
Calcolatori Elettronici T Complementi ed Esercizi di Reti Logiche Introduzione Reti Logiche: sintesi mediante approccio formale Specifiche del Problema Grafo degli Stati Tabella di Flusso Tabella delle
DettagliAlee in macchine combinatorie. Le Alee
Corso di Calcolatori Elettronici I A.A. 200-20 Alee in macchine combinatorie Lezione 4 (seconda parte) Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di
DettagliEsercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
DettagliI Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
DettagliClock. Corso di Architettura degli Elaboratori. Latch di tipo SR. Circuiti combinatori e sequenziali. Il livello logico digitale: Memoria
Corso di Architettura degli Elaboratori Il livello logico digitale: Memoria Matteo Baldoni Dipartimento di Informatica Università degli Studi di Torino C.so Svizzera, 85 I-49 Torino baldoni@di.unito.it
DettagliIntroduzione. Progetto di Contatori sincroni. Contatori definizioni caratteristiche. Contatori
Progetto di Contatori sincroni Definizioni caratteristiche Contatori Binari Naturali Contatori a codice e modulo liberi ad anello e ad anello incrociato iato Contatori modulo diverso da 2 n 12/12/03 Introduzione
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano A.A. 23-24 /27 Sommario Circuiti sequenziali Latch asincroni
DettagliCampionamento e memoria. Sommario. Sommario. M. Favalli
Sommario Campionamento e memoria M. Favalli Engineering epartment in Ferrara 2 Latch di tipo 3 Sommario (ENIF) Analisiesintesideicircuitidigitali / 29 (ENIF) Analisiesintesideicircuitidigitali 2 / 29 2
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliAnalisi e Progetto di Macchine Sequenziali ing. Alessandro Cilardo
Corso di Calcolatori Elettronici I A.A. 22-23 Analisi e Progetto di Macchine Sequenziali ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici Macchine sequenziali In
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliIntroduzione. Gli elementi di memoria: i bistabili I registri. Bistabili: classificazione
Introduzione Gli elementi di memoria: i bistabili I registri Introduzione Bistabili Asincroni Bistabili incroni: Latch e versione del 21/11/02 Nei circuiti sequenziali il valore delle uscite in un determinato
DettagliCalcolatori Elettronici Reti Sequenziali Asincrone
Calcolatori Elettronici eti equenziali Asincrone Ing. dell Automazione A.A. 2/2 Gabriele Cecchetti eti equenziali Asincrone ommario: Circuito sequenziale e bistabile Definizione di rete sequenziale asincrona
DettagliEsercitazione 03. Memorie e Registri. Gianluca Brilli 03/05/19 ARCHITETTURA DEI CALCOLATORI 1
Esercitazione 03 Memorie e Registri Gianluca Brilli gianluca.brilli@unimore.it 03/05/19 ARCHITETTURA DEI CALCOLATORI 1 Obiettivi - ALU Unità Aritmetico- Logica. Vista nel blocco di esercitazioni precedente
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliEs. 07 Bistabile asincrono SC, Latch. Flip Flop sincrono D. Hold Time e Set Time, Flip flop sincrono J K, Flip flop
Es. 07 Bistabile asincrono SC, Latch sincrono SC, Latch sincrono tipo D, Flip Flop sincrono D. Hold Time e Set Time, Flip flop sincrono J K, Flip flop sincrono T, Flip Flop Flop sincrono D Master Slave,
DettagliMacchine combinatorie: encoder/decoder e multiplexer/demultiplexer
Corso di Calcolatori Elettronici I A.A. 2011-2012 Macchine combinatorie: encoder/decoder e multiplexer/demultiplexer Lezione 12 Prof. Antonio Pescapè Università degli Studi di Napoli Federico II Facoltà
DettagliPIANO DI LAVORO DEI DOCENTI
Pag. 1 di 5 Docente: Materia insegnamento: ELETTRONICA GENERALE Dipartimento: Anno scolastico: ELETTRONICA ETR Classe 1 Livello di partenza (test di ingresso, livelli rilevati) Il corso richiede conoscenze
DettagliANALISI E PROGETTO DI CIRCUITI SEQUENZIALI
ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI 1 Classificazione dei circuiti logici Un circuito è detto combinatorio se le sue uscite (O i ) sono determinate univocamente dagli ingressi (I i ) In pratica
Dettagli» Derivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop SR ) a partire dai blocchi base combinatori
E2x - Presentazione della lezione E2 1/1- Obiettivi» erivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop ) a partire dai blocchi base combinatori» Analisi dei ritardi del FlipFlop e temporizzazione»
DettagliMacchine sequenziali sincrone. Macchine sincrone
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali sincrone Lezione 27 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea in Ingegneria
DettagliPorte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali
Porte logiche di base Cenni circuiti, reti combinatorie, reti sequenziali NOT AND A R A B R OR A R B Quindi NAND o NOR sono complete circuiti con solo porte NAND o solo porte NOR. Reti combinatorie Rete
DettagliLuigi Piroddi
Automazione industriale dispense del corso 16. Linguaggio a contatti (Ladder Diagram) piroddi@elet.polimi.it Introduzione Il linguaggio a contatti (o diagramma a scala, dall inglese ladder diagram, LD)
DettagliRegistri. Registri semplici
Registri Registri semplici........................................ 795 Registri a scorrimento................................... 797 Contatori asincroni con flip-flop T........................798 Contatori
DettagliTutorato di Calcolatori Elettronici. Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica
Tutorato di Ing. Roberto Casula Ing. Rita Delussu casula.roberto103@hotmail.it rita.delussu2016@gmail.com Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica Progettare un riconoscitore
Dettaglia) Si scriva la tabella ingressi-uscite e per ogni mintermine individuato si scriva la forma algebrica corrispondente:
ARCHITETTURA DEI CALCOLATORI E SISTEMI OPERATIVI - ESERCIZI DI LOGICA. 30 OTTOBRE 2015 ESERCIZIO N. 1 LOGICA COMBINATORIA Si progetti in prima forma canonica (SoP) una rete combinatoria avente 4 ingressi
DettagliEsercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
DettagliCapitolo 1 Circuiti integrati digitali. Capitolo 2 L invertitore CMOS. Introduzione
Indice Introduzione I VII Capitolo 1 Circuiti integrati digitali 1.0 Introduzione 1 1.1 Processo di integrazione CMOS 2 1.2 Caratteristiche elettriche dei materiali 11 1.2.1 Resistenza 11 1.2.1.1 Contatti
Dettagli05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche
5EKL-Progetto di Circuiti Digitali Tutore: Federico Quaglio federico.quaglio@polito.it -564 44 (44) Richiami di Reti Logiche Tutoraggio # Sommario Richiami di algebra booleana Mappe di Karnaugh Coperture
DettagliCapitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Esigenze. 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 Analisi e Sintesi
apitolo 6 Reti asincrone 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 nalisi e Sintesi 6.1 Elaborazione asincrona Esigenze Problema - iscriminare e ricordare l ordine temporale con cui due o più
DettagliCalcolatori Elettronici B a.a. 2004/2005
Calcolatori Elettronici B a.a. 2004/2005 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Unità funzionali Unità funzionali: Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in
DettagliReti Logiche LA. Complementi ed esercizi di Reti Sequenziali Sincrone
Reti Logiche LA Complementi ed esercizi di Reti Sequenziali Sincrone Introduzione Reti Logiche: sintesi mediante approccio formale Specifiche del Problema Grafo degli Stati Tabella di Flusso Tabella delle
DettagliTutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica
Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Corso di Laurea in Ingegneria Elettronica Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali Tutorato di Calcolatori
DettagliReti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori
Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI LOGICHE: RETI SEQUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE Nelle reti combinatorie le uscite dipendono solo dall ingresso Þ impossibile far dipendere
DettagliReti sequenziali. Nord
Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella
DettagliRETI LOGICHE T Ingegneria Informatica. Esercitazione 3 Reti Sequenziali Sincrone
RETI LOGICHE T Ingegneria Informatica Esercitazione 3 Reti Sequenziali Sincrone Marco Lippi (marco.lippi3@unibo.it) [Lucidi realizzati da Samuele Salti] Esercizio Sintesi RSS Si vuole progettare una rete
DettagliReti logiche sequenziali
eti logiche sequenziali eti logiche sequenziali ono quelle reti logiche nelle quali il valore delle uscite in un determinato istante t i dipende: sia dalla condizione di partenza della rete sia dal valore
DettagliReti logiche sequenziali
eti logiche sequenziali eti logiche sequenziali ono quelle reti logiche nelle quali il valore delle uscite in un determinato istante t i dipende: sia dalla condizione di partenza della rete sia dal valore
Dettagli