Capitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie
|
|
- Aldo Antonella
- 6 anni fa
- Visualizzazioni
Transcript
1 apitolo 6 Reti asincrone Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie
2 Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso determina: una condizione di stabilità dello stato interno non più di una modifica del simbolo d uscita ingresso i stato presente s s(t+ t) = s*(t) uscita u* = F(i,s) stato futuro s* = G(i,s) t
3 Reti sequenziali asincrone (struttura) ircuito combinatorio ingresso stato presente rete combinatoria ideale τ τ m τ n τ r uscita stato futuro Il ritardo intrinseco del circuito agisce da memoria temporanea : lo stato presente non cambia durante il calcolo dello stato futuro. Il piccolo valore dei ritardi consente di aggiornare lo stato ad ingresso costante on k retroazioni si dispone di 2 k riassunti di storia passata.
4 Il procedimento di sintesi Il procedimento di sintesi di una rete sequenziale asincrona è formato da 5 passi e consente di dedurne lo schema logico dal comportamento: : individuazione del grafo degli stati, 2: definizione della tabella di flusso, 3: codifica degli stati e definizione della tabella delle transizioni, 4: sintesi della parte combinatoria, 5: schema logico.
5 Il procedimento di analisi Il procedimento di analisi di una rete sequenziale asincrona è formato da 5 passi e consente di dedurne il comportamento dallo schema logico: : individuazione delle variabili di stato, 2: analisi della parte combinatoria, 3: individuazione della tabella delle transizioni, 4: studio delle condizioni di stabilità, 5: individuazione della tabella di flusso e del grafo degli stati.
6 RSA: regole di corretto impiego Obiettivo: ottenere un funzionamento corretto per qualsiasi valore dei ritardi presenti sugli anelli di retroazione. urata degli ingressi odifica degli ingressi odifica degli stati Alee statiche...
7 . urata degli ingressi L ingresso può essere modificato solo dopo che la rete ha raggiunto la nuova stabilità i, u i 2, u 2 a i 2, u /u 2 b i 3 i i 2 i 3 a a b b b Il passaggio da una ad un altra condizione di stabilità è detto funzionamento in modo fondamentale
8 2. odifica degli ingressi I segnali d ingresso devono cambiare di valore uno solo alla volta Esempio di situazione d ingresso pericolosa: La codifica dei simboli d ingresso non può essere arbitraria: configurazioni consecutive devono essere adiacenti
9 Possibili malfunzionamenti X X 2 Z A A B A B B A A X X 2 s.p. Z A B X X 2 s.p. Z A X X 2 s.p. Z A
10 3. odifica degli stati odifica degli stati interni Per eliminare a priori la presenza di stati interni spurii, ondizione le configurazioni restrittiva associate ad ogni coppia (stato presente, Vincolo stato futuro) eccessivo devono essere adiacenti Esempio di situazione pericolosa :
11 orse critiche e corse non critiche Segnali in retroazione per cui è stata prevista una modifica contemporanea di valore si trovano in una situazione di corsa: nel circuito i cambiamenti si verificheranno a istanti diversi e con un ordine dettato dai ritardi interni. Una corsa è critica se si possono raggiungere stabilità diverse. I I2 I3 corsa non critica Transizione multipla corsa critica
12 Prevenzione a priori delle corse critiche. Nelle colonne con una sola stabilità si inserisce il simbolo dello stato stabile al posto di eventuali condizioni d indifferenza. 2. Per le sole colonne con più stabilità si traccia il grafo delle adiacenze: ad ogni stato è associato un nodo e ad ogni coppia stato presente - stato futuro un ramo orientato che connette i due nodi corrispondenti. 3. Si sovrappone il grafo ad una mappa per il minimo numero di variabili di stato e si verifica se è possibile assegnare configurazioni adiacenti ad ogni coppia di stati coinvolta in una transizione. 4. Se è impossibile soddisfare tutte i vincoli di adiacenza, si cerca di ridurli ricorrendo a transizioni multiple. 5. Se non ci si riesce, si incrementa il numero delle variabili di stato e si ritorna a 4.
13 Una codifica priva di corse FF- (edge triggered) 2,,, 4,-, 2, 2, 2, Grafo delle adiacenze 2 3 3, 3, 4, 2,- 4 3, 3, 4, 4, 4 3 y /y 2,,,-, 2 y y 2,,,,,,,,- 4 3,,,, Mappa di codifica
14 Una codifica con corse non critiche Riconoscitore della sequenza -- α α, X X 2 α, β,- γ, y /y 2 α β s.p. β γ γ,- γ, -,- α, γ,- γ, β, γ, γ s.f., Z X X 2 X X 2,,,-,,,,-,,,-,,,- --,-,-, y y 2,,,, y y 2,,,,, --,- --,-, --,- --,- --,- --,-
15 Prevenzione di corse critiche: transizioni multiple B A B B B A A I3 I2 I B A B B B A A A B A B A
16 Transizioni multiple A B A B I I2 I3 A A B - A A B B B B B A A A B B
17 4. Alee statiche -latch a b a, b, a, b, a,- b,- b, a,,- y a b,,,,,-,, Z = y Y,Z Y = + y Y y a b stato presente y stato futuro Y Y = + y + y operture ridondanti - Per evitare a priori le alee statiche, ogni coppia di celle adiacenti da coprire deve essere racchiusa in un RR (anche gli eventuali RR ridondanti devono avere dimensione massima).
18 Sintesi
19 x RSA z omportamento: z cambia di valore ad ogni fronte di salita di x Lampada da tavolo x z ivisore x2 della frequenza di un segnale periodico x z T 2T
20 : Grafo degli stati x, z,,,, α,- β,,- γ δ, Stabilità - Ogni stato è stabile per l ingresso che lo genera. Indifferenza sull uscita - La modifica di uscita può avvenire già durante la transizione oppure, indifferentemente, essere differita al raggiungimento della stabilità.
21 2: Tabella di flusso x stato α α, β,- β γ, β, γ γ, δ,- δ α, δ, ONTROLLI FORMALI. In ogni riga ci deve essere almeno una condizione di stabilità. 2. In ogni colonna si deve raggiungere sempre una stabilità. 3. Le situazioni di instabilità devono indicare uno stato futuro stabile nella colonna (assenza di transizioni multiple).
22 3: Tabella delle transizioni y y 2 α odifica degli stati - A stati consecutivi (stato presente e futuro) si devono assegnare configurazioni adiacenti. β δ γ Grafo delle adiacenze e mappa di codifica x y,y 2 α:,,- β:,, γ:,,- δ:,, Y Y 2, z
23 4: Espressioni Ipotesi: si desiderano reti minime di tipo SP x y y 2 x y y 2 x y y Y = x.y 2 + x.y + y 2.y Y 2 = x.y 2 + x.y + y 2.y z = y 2 operture ridondanti per evitare a priori il pericolo di alee statiche
24 5: Schema logico x x.y Y = x.y 2 + x.y + y 2.y Y 2 = x.y 2 + x.y + y 2.y z = y 2 y 2.y Y x.y 2 Fan-out > x.y Y 2 z y 2.y
25 Grafi primitivi e non primitivi
26 Grafo primitivo Grafo degli stati primitivo Grafo in cui ogni stato è stabile per una ed una sola configurazione d ingresso. Per individuare le esigenze di stati interni poste dalla specifica di comportamento è spesso utile iniziare il progetto con un grafo primitivo. i norma il grafo primitivo non ha il minimo numero possibile di stati interni Nota la tabella di flusso primitiva (una sola stabilità per riga), è abbastanza agevole individuare l automa minimo
27 X X 2 RSA Z omportamento: riconoscitore della sequenza di ingresso X X 2 = -- (i segnali di ingresso non cambiano mai contemporaneamente). X X 2 X X 2 A, B,, A, B,,, E, F,, Grafo primitivo 6 stati Grafo non primitivo 4 stati
28 Tabella delle transizioni, mappe e espressioni x x 2,,,-,,,-,, y y 2,,,,, --,- --,-, - - Y Y 2,z,, Y = x x 2 + x x 2 y 2 + x y + x 2 y Y Y 2 l uno o l altro? entrambi! Y 2 = x + x 2 y 2 z = x x 2 y + x 2 y autoinizializzazione - -
29 Analisi
30 Una PLA con due retroazioni (&2) x x2 Y = x2 y2+xy2+x x2y Y2 = x2 y2+xy2+x x2y z = y Y2 y2 Y y z
31 Una PLA con due retroazioni (3) Y = x 2 y 2 +x y 2 +x x 2 y Y 2 = x 2 y 2 +x y 2 +x x 2 y z = y y y 2 x x 2 2 y y x x 2 Y Y 2 Eliminazione alee statiche: y y 2 in Y, y y 2 in Y 2
32 Una PLA con due retroazioni (4&5) xx2 yy2 A A, B, A, A, B,- B,,- -,-,,,, A,-, A,- -,- Funziona in modo xx2 fondamentale yy2,,,,,,,,,,,,,,,, Non ci sono corse critiche Modello di Mealy z cambia valore ad ogni ingresso preceduto da A B Modello di Moore
33 Una rete asincrona con 2 retroazioni. x x2 y y2 z Y Y = (x y2) (x y) (x2 y) = x.y2 + x.y+ x2.y Y2 Y2 = (x2 y ) (x y y2) = x2.y + x.y.y2 z = x.x2.y.y2
34 Y = x.y2 + x.y+ x2.y Y2 = x2.y + x.y.y2 z = x.x2.y.y2 y y 2 y y 2 y y 2 Y Y2 z orsa non critica Stato instabile xx2 yy2,,,,,,,,,,,,,,,, YY2,z
35 . e tre soli stati interni A B xx2 yy2,,,,,,,,,,,,,,,, YY2,z xx2 yy2 =A A, B,-, A, =B A,- B,,- -,- = A,,,,
36 Un circuito con troppe retroazioni xx2 yy2 =A A, A, B,-,-- =B -,-- A,- B,,- = A,--,,, Le righe A e B possono essere sostituite da una sola riga AB xx2 yy2,,,,,,,,,,,,,,,, xx2 yy2 AB=a a, a, a, - a,--,,,
37 Memorie binarie
38 Memorie binarie Scrivi uno Memorizza Scrivi zero bit Q Q osa scrivere e quando scrivere sequenza d ingresso Latch SR -Latch Flip-Flop complessità strutturale Semplicità d uso
39 Latch SR
40 Grafo degli stati comando di set comando di reset S Q R bit in memoria S R Q Q 2 SR A, B, tempo SR
41 3 Tabella di flusso, tabella delle transizioni, equazioni caratteristiche SR s.p. A A, A, -,- B,- B B, A,- -,- B, s.f.,q SR y A,, -,-,- B,,- -,-, y y SR - - Y = S + R. y SR - - Y,Q Q = y Y = R. (S + y)
42 4 Schemi logici S R Y Q S R Q y Y = S + R. y = S (R y) Q = y S Q t w >2t p S R Q R
43 4 Schemi logici R S Y Q R S Q y Y = R. (S + y) = R (S y) Q = y R t w >2t p Q R S Q S
44 S R Q Q Uscite complementari SR y A,, -,-,- S R Y Q B,,- -,-, Y,Q y Y = S + R. y Q = y S Q y SR,,,, X,,,, R X = R y = R + y = Q Y,QX
45 -Latch
46 ... Tabella delle transizioni, espressioni y,,,,-,,,,- Y,Q Y = + y + y Q = y Y = + y ( + ) = ( ) (y ( )) y Y y
47 Schema logico Y y 3 Q campionamento S Q 4 2 R Q memorizzazione
48 Flip-Flop
49 ... Tabella di flusso minima a {A,E,G} c {,} b {A,B} d {,F,H} α {A,E,G} {A,B} β {B} 2 {E,G} γ {} 3 {,} δ {,F,H} a b a/b, a/b, b, b, a, d,- a, a, 4 {F,H} c c, c/d, d, a,- d c, c/d, d, d, α α, β, α, α,,, 4,- 2, β α, β, -,- δ,- 2,, 2, 2, γ γ, δ, α,- -,- 3 3, 3, 4, 2,- δ γ, δ, δ, δ, 4 3, 3, 4, 4,
50 Grafo delle adiacenze, mappa di codifica, tabella delle transizioni, espressioni α β α y 2 β γ δ,,,,,,,- --,- y y 2,,,,,, --,-,- Y Y 2,Q y γ δ Q = y Y = y 2 + y + y y 2 Y 2 = + y 2 + y 2 = ( y 2 ) (y ( y 2 )) = ( ) (y 2 ( ))
51 Schema logico Y = ( y 2 ) (y ( y 2 )) Y 2 = ( ) (y 2 ( )) Y 2 y Y Q = y y
52 Schema logico 3 3 Q Q Q Q Q Q Q Flip-Flop Master-Slave -Latch Master -Latch Slave
53 Il Flip-Flop Master-Slave M Q M S Q S Q M Q M S Q S Q Q M Q S campionamento memorizzazione
54 Il Flip-Flop Master-Slave M Q M S Q S Q M Q M S Q S Q t su t h Q M Q S
55 Il clock a due fasi M Q M S Q S Q Φ M Q M Φ 2 S Q S Q Φ Φ 2 Q M Q S
56 Il flip-flop Edge-Triggered comandi asincroni: lear (LR = ) Q = Preset (PRE = ) Q =
57 Lo schema logico secondo il modello di riferimento rete combinatoria di uscita Q (LK) 5 6 rete combinatoria di aggiornamento dello stato Q = y Y = y 2 (y y 3 ) Y 2 = (y 2 ( y 3 )) Y 3 = y 2 ( y 3 ) y Y y 2 Y 2 y 3 Y 3
58 Tabella delle transizioni Q = y Espressioni SP Espressioni Y = y 2 (y y 3 ) Y 2 = (y 2 ( y 3 )) Y 3 = y 2 ( y 3 ) Y = y 2 + y y 3 Y 2 = + y 2 ( + y 3 ) Y 3 = + y 2 + y 3 y y 2 y 3,,,,,,,, stati stabili,,,,,,,,,,,,,,,,,,,,,,,, Y Y 2 Y 3,Q transizioni dirette instabili multiple
59 Tabella di flusso, grafo degli stati y y 2 y 3,,,,,,,,,,,,,,,,,,,,,,,, Y Y 2 Y 3,Q,,,,,,,, 2 3 4,, 4,- 2,,, 2, 2, 3, 3, 4, 2,- 3, 3, 4, 4, =- -, 4, stati transizioni stabili dirette 2 3 instabili multiple , 3, - -
60 I tempi di set-up, di hold e di risposta Q Fronte del clock Segnale set-up hold Segnale Q risposta
Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS)
Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS) Problema: Data una tabella di flusso (TdF) contraddistinta da un numero arbitrario N di stati s 1, s 2,, s N, individuare
DettagliModelli per le macchine digitali
Reti sequenziali Modelli per le macchine digitali Ingressi Uscite i(t 0 ) i(t n ) MACCHINA DIGITALE u(t 0 ) u(t n ) TEMPO In generale l uscita di una macchina in un certo istante temporale dipenderà dalla
DettagliCapitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone
Capitolo 3 Modelli Macchine combinatorie Macchine sequenziali asincrone sincrone Il modello del blocco o scatola nera i I: alfabeto di ingresso u U: alfabeto di uscita ingresso dei dati i F u uscita dei
Dettagli6.3 Analisi e Sintesi
Il progetto della rete asincrona è dunque molto delicato e richiede l applicazione di diversi accorgimenti; obiettivo di questo paragrafo è presentare tutta la problematica in modo ordinato, individuando
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali
Reti Logiche Prof. B. Buttarazzi A.A. 29/2 Reti Sequenziali Sommario Analisi di Reti Sequenziali Sintesi di Reti Sequenziali Esercizi 3/6/2 Corso di Reti Logiche 29/ 2 Analisi di Reti Sequenziali Passare
DettagliCalcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone
Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Reti Sequenziali Asincrone Sommario: Definizione Condizioni di pilotaggio
DettagliReti sequenziali asincrone
Reti sequenziali asincrone Esercizio Una rete sequenziale asincrona è caratterizzata da due segnali di ingresso (E, X) e da un segnale di uscita (Z). I segnali di ingresso non variano mai contemporaneamente,
DettagliSintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito
DettagliEsercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliAutoma a Stati Finiti (ASF)
Automa a Stati Finiti (ASF) E una prima astrazione di macchina dotata di memoria che esegue algoritmi Introduce il concetto fondamentale di STATO che informalmente può essere definito come una particolare
DettagliFlip-flop e loro applicazioni
Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop trasparenti Architettura master-slave Flip-flop non trasparenti
DettagliIntroduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
DettagliI Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
DettagliFlip-flop Macchine sequenziali
Flip-flop Macchine sequenziali Introduzione I circuiti digitali possono essere così classificati Circuiti combinatori Il valore delle uscite ad un determinato istante dipende unicamente dal valore degli
DettagliIl latch Set- Reset. 2: individuazione del grafo degli stati - In figura è mostrato che per ottenere questo comportamento occorrono due stati interni.
ap. 6 Reti asincrone Latch R el latch R abbiamo già parlato più volte. L analisi del relè ad autoritenuta, iniziata a pag. 18, è stata poi conclusa a pag. 46; quella di due NOR in retroazione è stata fatta
DettagliCalcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche
Calcolatori Elettronici T Complementi ed Esercizi di Reti Logiche Introduzione Reti Logiche: sintesi mediante approccio formale Specifiche del Problema Grafo degli Stati Tabella di Flusso Tabella delle
DettagliSintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 RETI LOGICHE: RETI SEUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE e RETI SEUENZIALI Le reti combinatorie sono senza retroazione: il segnale di
DettagliFONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali
FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno
DettagliFondamenti di informatica II 1. Sintesi di reti logiche sequenziali
Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti
DettagliCampionamento e memoria. Sommario. Sommario. M. Favalli
Sommario Campionamento e memoria M. Favalli Engineering epartment in Ferrara 2 Latch di tipo 3 Sommario (ENIF) Analisiesintesideicircuitidigitali / 29 (ENIF) Analisiesintesideicircuitidigitali 2 / 29 2
DettagliGli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Gli elementi di memoria: i bistabili I registri Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08 08 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un dato istante dipende
DettagliElettronica Sistemi Digitali 09. Flip-Flop
Elettronica Sistemi igitali 09. Flip-Flop Roberto Roncella Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop
DettagliReti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
DettagliEsercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
DettagliDomande di Reti Logiche compito del 29/1/2016
Domande di Reti Logiche compito del 29/1/2016 Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco Usare lo spazio bianco sul retro
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliReti sequenziali. Nord
Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella
DettagliI Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
DettagliCenni alle reti logiche. Luigi Palopoli
Cenni alle reti logiche Luigi Palopoli Reti con reazione e memoria Le funzioni logiche e le relative reti di implementazione visto fino ad ora sono note come reti combinatorie Le reti combinatorie non
DettagliI bistabili ed il register file
I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni
DettagliCircuiti sequenziali. Gli elementi di memoria: i bistabili I registri. Circuiti sequenziali e bistabili. Bistabili: : classificazione
ircuiti sequenziali Gli elementi di memoria: i bistabili I registri Nei circuiti sequenziali il valore delle uscite in un determinato istante dipende sia dal valore degli ingressi in quello stesso istante
DettagliRIDUZIONE DEL NUMERO DI STATI DI UN AUTOMA
RIDUZIONE DEL NUMERO DI STATI DI UN AUTOMA Il numero degli stati di un automa può risultare elevato, perché l insieme stesso degli stati può essere ridondante, in quanto vi possono essere più stati che
DettagliCircuiti sequenziali: macchine a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Circuiti sequenziali: macchine a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di Milano
DettagliCalcolatori Elettronici
Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano
DettagliReti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori
Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto
DettagliMacchine sequenziali. Automa a Stati Finiti (ASF)
Corso di Calcolatori Elettronici I Macchine sequenziali Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso
DettagliMacchine sincrone. In teoria. Solo un modello teorico NON ESISTE NELLA PRATICA
Macchine sincrone In teoria Sono macchine non asincrone (non per ogni variazione dell input si finisce in uno stato stabile) Variazioni dello stato e dell ingresso dovrebbero verificarsi in perfetto sincronismo
DettagliEsercizi vari con soluzione
Esercii vari con soluione Esercii RC. Eserciio Data la seguente mappa: x 3 x 2 x x - - - - - -. indicare e classificare tutti gli implicanti principali; 2. trovare tutte le possibili liste di copertura
Dettagli1. Automi a stati finiti: introduzione
1. Automi a stati finiti: introduzione Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio tra due strade regolate
DettagliCorso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo
orso di alcolatori Elettronici I Elementi di memoria ing. Alessandro ilardo orso di Laurea in Ingegneria Biomedica Reti logiche con memoria In molte situazioni è necessario progettare reti logiche sequenziali,
DettagliFlip flop: tempificazione latch ed edge-triggered
Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità
DettagliProva d esame di Reti Logiche T 10 Giugno 2016
Prova d esame di Reti Logiche T 10 Giugno 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliEsercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
DettagliUniversità degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri
di assino e del Lazio Meridionale orso di alcolatori Elettronici Elementi di memoria e Registri Anno Accademico Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario
DettagliAutomi a stati finiti
1. Automi a stati finiti: introduzione Automi a stati finiti Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio
DettagliCircuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
DettagliCalcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche
Calcolatori Elettronici T Complementi ed Esercizi di Reti Logiche Stefano Mattoccia Ricevimento : su appuntamento via email Telefono : 051 2093860 Email : stefano.mattoccia@unibo.it Web : www.vision.deis.unibo.it/smatt
DettagliElettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali
Elettronica dei Sistemi igitali Registri di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
DettagliMacchine sequenziali
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali Lezione 14 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Automa a Stati Finiti (ASF) E una prima astrazione di
DettagliContatore avanti-indietro Modulo 4
Contatore avanti-indietro Modulo 4 Un contatore avanti-indietro modulo 4 è un dispositivo a due uscite, che genera su queste la sequenza dei numeri binari da 0 a 4 cioè: 00->01->10->11 Il sistema dispone
DettagliFlip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
DettagliEsercizio 4.3. Esercizio 4.4
4 Esercizio 4.3 La rete di Figura 4.1 del testo è un latch realizzato con porte NOR. Sostituendo le porte NOR con porte NAND si ottiene la rete di Figura 4.1. Figura 4.1 Rete dell Esercizio 4.3. Nella
DettagliCalcolatori Elettronici Reti Sequenziali Asincrone
Calcolatori Elettronici eti equenziali Asincrone Ing. dell Automazione A.A. 2/2 Gabriele Cecchetti eti equenziali Asincrone ommario: Circuito sequenziale e bistabile Definizione di rete sequenziale asincrona
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Elementi di memoria
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Elementi di memoria Sommario Elementi di memoria LATCH FLIP-FLOP 25/06/2010 Corso di Reti Logiche 2009/10 2 Elementi di memoria I circuiti elettronici
DettagliUniversità degli Studi di Cassino
di assino orso di alcolatori Elettronici I Elementi di memoria e registri Anno Accademico 27/28 Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario utilizzare
DettagliPSPICE Circuiti sequenziali principali
PSPICE Circuiti sequenziali principali Davide Piccolo Riccardo de Asmundis Elaboratori 1 Circuiti Sequenziali Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliIntroduzione - Modello. Introduzione - progetto e strumenti
intesi equenziale incrona intesi Comportamentale di reti equenziali incrone di Macchine enza Processo di Ottimizzate a Livello Comportamentale Introduzione intesi comportamentale e architettura generale
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
Dettaglix y z F x y z F 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario
Esercitazione di Calcolatori Elettronici Prof. Gian Luca Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
DettagliCircuiti sincroni Circuiti sequenziali: i bistabili
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni Circuiti sequenziali: i bistabili Proff. A. Borghese, F. Pedersini ipartimento di Scienze dell Informazione Università degli Studi
DettagliI CONTATORI. Definizioni
I CONTATORI Definizioni. I contatori sono dispositivi costituiti da uno o più flip-flop collegati fra loro in modo da effettuare il conteggio di impulsi applicati in ingresso. In pratica, i flip-flop,
DettagliEs. 07 Bistabile asincrono SC, Latch. Flip Flop sincrono D. Hold Time e Set Time, Flip flop sincrono J K, Flip flop
Es. 07 Bistabile asincrono SC, Latch sincrono SC, Latch sincrono tipo D, Flip Flop sincrono D. Hold Time e Set Time, Flip flop sincrono J K, Flip flop sincrono T, Flip Flop Flop sincrono D Master Slave,
DettagliCalcolatori Elettronici Prof. Ing. Gian Luca Marcialis. Algebra booleana. Operatori logici di base P AND Q = P Q
Calcolatori Elettronici Prof. Ing. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Capitolo 2 Reti Logiche Fonti principali: Appunti del Docente; Stallings, W., "Architettura e organizzazione
Dettagli5 LE RETI SEQUENZIALI ASINCRONE. Mariagiovanna Sami. Franco Fummi 5.1 INTRODUZIONE. Università di Verona. Politecnico di Milano
LE RETI SEQUENZILI SINRONE 5 LE RETI SEQUENZILI SINRONE 5 LE RETI SEQUENZILI SINRONE 1 5.1 INTROUZIONE... 2 5.2 RETI SEQUENZILI SINRONE IN MOO IMPULSIVO... 2 5.3 RETI SEQUENZILI SINRONE IN MOO FONMENTLE...
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano A.A. 23-24 /27 Sommario Circuiti sequenziali Latch asincroni
DettagliSintesi Sequenziale Sincrona. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Sintesi Sequenziale Sincrona Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-2007- Introduzione Le uscite di un circuito sequenziale in un dato istante di tempo t dipendono: Dalla condizione iniziale
Dettagli7.3 Registri e Contatori
Cap 7 eti sincrone 73 egistri e Contatori 73 egistri e Contatori Per fare macchine complesse occorrono componenti complessi Nelle famiglie logiche, all aumentare del livello di integrazione, sono stati
DettagliMacchine Sequenziali
Macchine Sequenziali Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Limiti delle reti combinatorie Ogni funzione di n variabili
DettagliElettronica Amplificatore operazionale ideale; retroazione; stabilità
Elettronica Amplificatore operazionale ideale; retroazione; stabilità Valentino Liberali Dipartimento di Fisica Università degli Studi di Milano valentino.liberali@unimi.it Elettronica Amplificatore operazionale
DettagliEsercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche
Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Esercitazione 1 (Capitolo 2) Reti Logiche Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie
DettagliCircuiti sequenziali
Circuiti sequenziali Docente teoria: prof. Federico Pedersini (https://homes.di.unimi.it/pedersini/ae-inf.html) Docente laboratorio: Matteo Re (https://homes.di.unimi.it/re/arch1-lab-2015-201.html) Sito
DettagliEsercitazioni di Reti Logiche. Lezione 5
Esercitazioni di Reti Logiche Lezione 5 Circuiti Sequenziali Zeynep KIZILTAN zeynep@cs.unibo.it Argomenti Circuiti sequenziali Flip-flop D, JK Analisi dei circuiti sequenziali Progettazione dei circuiti
DettagliEsercizio 1. semaforo verde semaforo rosso T V1 VG 1. semaforo verde-giallo semaforo rosso T G V 2. semaforo rosso semaforo verde T V2 VG 2
Esercizio 1 Il sistema di controllo di un impianto semaforico posto all incrocio di due strade deve operare secondo due distinte modalità di funzionamento, selezionate rispettivamente dal valore logico
DettagliCalcolatori Elettronici Parte III
Calcolatori Elettronici Parte III Macchine Sequenziali: definizioni fondamentali Macchine Asincrone e Sincrone Esempi: lip lop Esempi: lip lop Macchina a stati ridotti Progettazione Macchine sincrone Registri
DettagliEsercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo.
Compito A Esercizio (2 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S / S 2 / S 3 / S 4 / S 5 / Esercizio 2 (5 punti) Progettare un circuito il cui output
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliCalcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin
Calcolatori Elettronici A a.a. 2008/2009 RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin 1 Esercizio 1: implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente
DettagliArchitettura dei Calcolatori Reti Sequenziali Sincrone
Architettura dei Calcolatori Reti Sequenziali Sincrone Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Reti Sequenziali Sincrone Sommario: Introduzione, tipi e definizione Condizioni per il corretto
DettagliCalcolatori Elettronici Prof. Ing. Fabio Roli
Calcolatori Elettronici Prof. Ing. Fabio Roli Corso di Laurea in Ingegneria Elettronica Capitolo 2 Reti Logiche Fonti principali: Appunti del Docente; Stallings, W., "Architettura e organizzazione dei
DettagliINVERTER IN CASCATA. Ponendo. t f = A N C L /β n = R n C L. e analogamente per t r per la coppia di inverter si ha. Se W p =2W n
INVERTER IN CASCATA Ponendo t f = A N C L /β n = R n C L e analogamente per t r per la coppia di inverter si ha Se W p =2W n T inv,pair = R3Ceq+ 3RC eq Se W p =W n t inv, pair = R2C eq + 2R2C eq =6RC eq
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010 ASF
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 ASF Sommario Introduzione alle reti sequnziali La definizione di ASF ASF di Mealy e Moore Diagrammi di stato e Tabelle di flusso Automi equivalenti Minimizzazione
DettagliElettronica I Amplificatore operazionale ideale; retroazione; stabilità
Elettronica I Amplificatore operazionale ideale; retroazione; stabilità Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/
Dettagli(competenze digitali) CIRCUITI SEQUENZIALI
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliIl livello logico digitale
Il livello logico digitale prima parte Introduzione Circuiti combinatori (o reti combinatorie) Il valore dell uscita in un determinato istante dipende unicamente dal valore degli ingressi in quello stesso
DettagliMacchine sequenziali sincrone. Macchine sincrone
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali sincrone Lezione 27 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea in Ingegneria
Dettagli2.6 Riflessione conclusiva su descrizione e sintesi delle reti logiche
2.6 Riflessione conclusiva su descrizione e sintesi delle reti logiche Abbiamo visto vari tipi di reti logiche: quelle combinatorie, sia semplici (pochi ingressi ed uscite) sia complesse (e.g., quelle
DettagliReti Logiche Combinatorie
Testo di riferimento: [Congiu] - 2.4 (pagg. 37 57) Reti Logiche Combinatorie 00.b Analisi Minimizzazione booleana Sintesi Rete logica combinatoria: definizione 2 Una rete logica combinatoria èuna rete
Dettagli5 LE RETI SEQUENZIALI ASINCRONE. Mariagiovanna Sami Politecnico di Milano. Franco Fummi Università di Verona 5.1 INTRODUZIONE
LE RETI SEQUENZILI SINRONE 5 LE RETI SEQUENZILI SINRONE 5 LE RETI SEQUENZILI SINRONE 1 5.1 INTROUZIONE...2 5.2 RETI SEQUENZILI SINRONE IN MOO IMPULSIVO...2 5.3 RETI SEQUENZILI SINRONE IN MOO FONMENTLE...6
DettagliCalcolatori Elettronici Lezione 2 Algebra delle reti Logiche
Calcolatori Elettronici Lezione 2 Algebra delle reti Logiche Ing. Gestionale e delle Telecomunicazioni A.A. 27/8 Gabriele Cecchetti Algebra delle reti logiche Sommario: Segnali digitali vs. segnali analogici
DettagliCircuiti sequenziali. Circuiti sequenziali e applicazioni
Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti
DettagliFlip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
DettagliUniversità di Roma La Sapienza, Facoltà di Ingegneria Laurea Specialistica in Ingegneria Informatica, a.a Reti Logiche
Università di Roma La Sapienza, Facoltà di Ingegneria Laurea Specialistica in Ingegneria Informatica, a.a. 267 Reti Logiche Appellodel25ottobre27 Secondeprove (Rev. 2, 272) (D2) La derivata di una funzione
DettagliTecniche di Progettazione Digitale Elementi di memoria CMOS e reti sequenziali p. 2
Tecniche di Progettazione igitale Elementi di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
DettagliFSM: Macchine a Stati Finiti
FSM: Macchine a Stati Finiti Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Metodo per descrivere macchine di tipo
DettagliProgetto di Contatori sincroni. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Progetto di Contatori sincroni Mariagiovanna Sami Corso di reti Logiche 8 Anno 08 Introduzione Per le reti sequenziali esistono metodologie di progettazione generali, che partendo da una specifica a parole
Dettagli