Esercizi vari con soluzione
|
|
|
- Leone Verde
- 9 anni fa
- Visualizzazioni
Transcript
1 Esercii vari con soluione Esercii RC. Eserciio Data la seguente mappa: x 3 x 2 x x indicare e classificare tutti gli implicanti principali; 2. trovare tutte le possibili liste di copertura cui corrispondono forme di tipo SP di costo minimo secondo il criterio di costo a porte; 3. per ognuna delle liste di copertura trovate nel punto 2, individuare e classificare le eventuali alee del primo ordine presenti, e modificare la corrispondente lista in modo da eliminare le alee; 4. effettuare una nuova sintesi della mappa a costo minimo e priva di alee utiliando esclusivamente porte NOR. Specificare le espressioni utiliando esclusivamente le variabili e l ordinamento della mappa. Soluione Gli implicanti principali sono: A= x2 x x, B = x3 x2, C = x2 x, D= x2 x, E = x3 x, F = x3 x. Gli implicanti D, E, e F sono esseniali, gli altri risultano assolutamente eliminabili. L unica lista di copertura di costo minimo, indipendentemente dal criterio, è quindi {D, E, F}, cui corrisponde la forma SP di costo minimo: = x2 x + x3 x + x3 x. Tale forma presenta un alea statica del primo ordine sul livello uno nel passaggio dallo stato d ingresso B a B. L alea può essere eliminata aggiungendo alla lista di copertura l implicante B oppure l implicante C. Per la sintesi a porte NOR, si ottiene: ( 2 ) ( 3 2) ( 3 ) = x + x + x + x + x + x + x..2 Eserciio Data la seguente mappa:
2 x x x 3 x indicare e classificare gli implicanti principali; 2. trovare tutte le possibili liste di copertura non ridondanti, ed individuare quelle cui corrispondono forme di tipo SP di costo minimo secondo il criterio di costo a porte; 3. per ognuna delle liste di copertura non ridondanti (a costo minimo e non) trovate nel punto 2, individuare e classificare le eventuali alee del primo ordine presenti, e modificare la corrispondente lista in modo da eliminare tali alee; 4. effettuare una nuova sintesi della mappa a costo minimo e priva di alee utiliando esclusivamente porte NOR. Specificare le espressioni utiliando esclusivamente le variabili e l ordinamento della mappa. Soluione Gli implicanti principali sono: A= x2 x, B = x3 x2, C = x3 x, D= x2 x, E = x3 x x, F = x3 x2 x. x x x 3 x 2 E F D C A - Dalla mappa, in cui sono evideniati i sottocubi corrispondenti, si può desumere che l implicante D è esseniale, gli implicanti C ed F sono assolutamente eliminabili, i rimanenti implicanti A, B ed E sono semplicemente eliminabili. Le liste di copertura irridondanti principali sono {D, A} e {D, B, E}, cui corrispondono rispettivamente le seguenti forme SP:. = x2 x + x2 x 2. = x2 x + x3 x2 + x3 x x La forma è di costo minimo ed esente da alee, mentre la forma 2 presenta alee statiche del primo ordine sul livello uno nel passaggio dallo stato d ingresso a (e viceversa), dallo stato d ingresso a (e viceversa), e dagli stati d ingresso - a - (e viceversa). Le alee possono essere eliminate aggiungendo alla lista di copertura gli implicanti A, C ed F. Si noti come B 2
3 la necessità di aggiungere alla lista l implicante A riconduca la forma 2 alla, quando è richiesta l'eliminaione delle alee. Per la sintesi a porte NOR, si può procedere come segue: x x x 3 x x x x 3 x Nessuno degli implicanti è esseniale, ma si individua facilmente la lista di copertura non ridondante a costo minimo, che assicura inoltre l assena di alee statiche del primo ordine: = x2 x + x2 x ovvero, a porte NOR, = x + x + x + x. ( ) ( ) Eserciio Verificare e giustificare il fatto che il circuito in figura è affetto da Alee del I ordine. Modificare poi il circuito in modo da eliminare dette Alee. a b c d NOR NOR NOR NOR Soluione La forma PS corrispondente al circuito è: = ( a+ b) ( a + c) ( c + d). La mappa di Karnaugh corrispondente è: ab cd 3
4 Dalla mappa si rileva la presena di alee statiche sullo ero. Il circuito privo di alee si ottiene dalla seguente forma PS ridondante: = a+ b a + c c + d b + c a + d. ( ) ( ) ( ) ( ) ( ).4 Eserciio Verificare e giustificare il fatto che il circuito in figura è affetto da Alee del I ordine. Modificare poi il circuito in modo da eliminare dette Alee. x 3 x 2 x x NAND NAND NAND NAND Soluione Dal circuito a sole porte NAND si ricava per ispeione diretta la seguente forma SP corrispondente: = x2 x + x3 x2 + x3 x x. La rete è stata quindi implementata come riportato nella seguente mappa di Karnaugh: x 3x 2 x x Si può rilevare la presena di alee statiche sull uno (p.e., nel passaggio dallo stato di ingresso da a ). Il circuito privo di alee si ottiene aggiungendo alla lista i sottocubi principali evideniati in rosso nella seguente mappa. x 3x 2 x x La forma SP ridondante che si ottiene è: = x x + x x + x x x + x x + x x x + x x x
5 .5 Eserciio x 3 x 2 x x indicare e classificare gli implicanti principali; 2. trovare tutte le possibili liste di copertura non ridondanti, ed individuare quelle cui corrispondono forme di tipo SP di costo minimo secondo il criterio di costo a porte; 3. per ognuna delle liste di copertura non ridondanti di costo minimo trovate nel punto 2, individuare e classificare le eventuali alee del primo ordine presenti, e modificare la corrispondente lista in modo da eliminare tali alee; Specificare le espressioni utiliando esclusivamente le variabili e l ordinamento della mappa. Soluione Gli implicanti principali sono: A= x2 x, B = x2 x, C = x x, D = x3 x x, E = x3 x2 x, F = x3 x2 x. x 3 x 2 x x A - B - - F - C - D Dalla mappa, in cui sono evideniati i sottocubi corrispondenti, si può desumere che l implicante A è esseniale, i rimanenti implicanti B, C, D, E, ed F sono semplicemente eliminabili. Le liste di copertura irridondanti principali sono {A, C, D}, {A, C, E}, {A, B, F, D} e {A, B, F, E}, cui corrispondono rispettivamente le seguenti forme SP: 3. = x2 x + x x + x3 x x, costo a porte: 4 4. = x2 x + x x + x3 x2 x, costo a porte: 4 5. = x2 x + x2 x + x3 x2 x + x3 x x, costo a porte: 5 6. = x2 x + x2 x + x3 x2 x + x3 x2 x, costo a porte: 5 Le forme e 2 sono entrambe di costo minimo. La forma presenta un alea statica del primo ordine sul livello uno nel passaggio dallo stato d ingresso? a? (e viceversa), che può essere eliminata aggiungendo l implicante B alla lista di copertura, che diventa {A, B, C, D} 5 E
6 .6 Eserciio Verificare e giustificare il fatto che il circuito in figura è affetto da Alee del I ordine. Modificare poi il circuito in modo da eliminare dette Alee. x 3 x 2 x x NAND NAND NAND NAND NAND Soluione Dal circuito a sole porte NAND si ricava per ispeione diretta la seguente forma SP corrispondente: = xxx 2 + xxx xxx xxx. 3 2 La rete è stata quindi implementata come riportato nella seguente mappa di Karnaugh: x 3x 2 x x Si può rilevare la presena di alee statiche sull uno (p.e., nel passaggio dallo stato di ingresso da a ). Il circuito privo di alee si ottiene aggiungendo alla lista i sottocubi principali evideniati in rosso nella seguente mappa. x 3x 2 x x La forma SP ridondante che si ottiene è: = xxx + xxx + xxx+ xxx + xxx + xxx + xxx Eserciio Data la seguente mappa: 6
7 x 3 x 2 x x indicare e classificare gli implicanti principali; 2. trovare tutte le possibili liste di copertura non ridondanti, ed individuare quelle cui corrispondono forme di tipo SP di costo minimo secondo il criterio di costo a porte; 3. per ognuna delle liste di copertura non ridondanti di costo minimo trovate nel punto 2, individuare e classificare le eventuali alee del primo ordine presenti, e modificare la corrispondente lista in modo da eliminare tali alee; Specificare le espressioni utiliando esclusivamente le variabili e l ordinamento della mappa. Soluione Gli implicanti principali sono: A= x3 x2, B = x2 x, C = x3 x x, D= x3 x x, E = x2 x x, F = x3 x x, G = x3 x2 x, H = x x x. 3 2 x x x 3 x 2 H A - E G D F - - B Dalla mappa, in cui sono evideniati i sottocubi corrispondenti, si può desumere che gli implicanti A e B sono esseniali, gli implicanti C ed F sono assolutamente eliminabili, i rimanenti implicanti D, E, G ed H sono semplicemente eliminabili. Le liste di copertura irridondanti principali sono {A, B, E}, {A, B, D, G} e {A, B, D, H}, cui corrispondono rispettivamente le seguenti forme SP: 7. = x3 x2 + x2 x+ x2 x x, costo a porte: 4 8. = x3 x2 + x2 x+ x3 x x + x3 x2 x, costo a porte: 5 9. = x3 x2 + x2 x+ x3 x x + x3 x2 x, costo a porte: 5 La forma è l unica di costo minimo. Essa presenta un alea statica del primo ordine sul livello uno nel passaggio dallo stato d ingresso a (e viceversa), che può essere eliminata aggiungendo alla lista di copertura l implicante D. C 7
8 .8 Eserciio Data la rete combinatoria di figura: ) disegnare la mappa di Karnaugh per la legge, sapendo che non è possibile che si presentino stati di ingresso in cui tutte le variabili hanno lo stesso valore. 2) Individuare e classificare gli implicanti principali, e trovare tutte le liste di copertura irridondanti. Sintetiare la rete in forma SP, scegliendo la realiaione di costo minimo secondo il criterio a porte. 3) Individuare, classificare ed eliminare eventuali alee sulla realiaione di cui al punto 2. Una possibile soluione = , da cui: ) Dalla mappa si ricava immediatamente: ( x3 x2 x) ( x3 x x) ( x2 x) ( 3 2 ) ( 3 ) ( 2 ) = x x x + x x x + x x. Da quest ultima, si ricava la mappa di Karnaugh per, e, tenendo conto di quanto scritto al punto ), anche quella di, riportate di seguito. x x x 3 x 2 x x x 3 x ) La sintesi in forma SP può essere fatta come segue: 8
9 x x x 3 x 2 - B A - E C D Implicanti esseniali: A= x 2 x, B= x 3 x 2 x Implicanti assolutamente eliminabili: nessuno Implicanti semplicemente eliminabili: C= x 3 x x, D= x 2 x x, E= x 3 x 2 x Liste di copertura irridondanti: {A, B, C}, {A, B, D, E} Lista di copertura di costo minimo: {A, B, C} Quindi, la sintesi di costo minimo in forma SP è: = ( x2 x) + ( x3 x2 x) + ( x3 x x) 3) La sintesi in accordo alla lista di copertura di costo minimo presenta delle alee statiche del ordine sul livello, in corrispondena delle transiioni - e -. Per eliminare le suddette alee, è necessario introdurre gli implicanti che mancano (D e E)..9 Eserciio Si consideri la seguente rete combinatoria: ) Disegnare la mappa di Karnaugh 2) Nell ipotesi che non si presentino mai i due stati di ingresso {x 3, x 2, x, x } = e {x 3, x 2, x, x } =, inserire nella mappa i corrispondenti non specificati 3) Sulla mappa di cui al punto precedente: a. individuare e classificare gli implicanti principali b. produrre tutte le liste di copertura irridondanti, ed indicare quali sono di costo minimo (criterio a porte) 4) Considerata una delle liste di copertura irridondanti a costo minimo, verificare la eventuale presena di alee, classificarle ed eliminarle. 9
10 Soluione ) La rete combinatoria di figura sintetia la seguente legge: ( 3 ) ( 2 ) ( 3 ) ( 3 2 ) ( x3 x x) ( x2 x x) ( x3 x x) ( x3 x2 x) = x + x + x + x + x + x + x + x + x + x + x + x = cui corrisponde la seguente prima mappa di Karnaugh xxx3x2 2) Dopo l inserimento dei due non specificati, la mappa di Karnaugh diventa: xxx3x ) Per la mappa trovata si hanno gli implicanti principali elencati di seguito: C x x x 3 x 2 - D B A - F A = x x, B = x x x, C = x x, D = x x x, E = x x x, F = x x x E
11 Di questi, A e C sono implicanti esseniali; nessun implicante è assolutamente eliminabile; B, D, E, F sono implicanti semplicemente eliminabili. Le possibili liste di copertura irridondanti sono {A,C,D,E}, {A,C,D,F}, {A,C,B,E}, {A,C,B,F}, tutte di costo identico. 4) Qualunque sia la lista di copertura scelta tra quelle sopra scritte, essa è soggetta ad alee statiche del ordine sul livello (essendo queste le uniche possibili su reti a 2 livelli in forma SP). Per eliminare le alee è necessario aggiungere i due implicanti mancanti. La lista di copertura priva di alee è pertanto unica ed è data da {A,B,C,D,E,F}. Osservando tuttavia che lo stato di ingresso non si può presentare, anche la lista {A,B,C,D,E} conduce ad una sintesi priva di alee.. Eserciio Descrivere un incrementatore in base 7 in codifica Chiamare 2,, le variabili che supportano la cifra in uscita e c in e c out i riporti entranti ed uscente. Tracciare la mappa di Karnaugh della variabile /2 (si noti di /2) e: - individuare e classificare gli implicanti principali - trovare tutte le liste di copertura irridondanti - scegliere la lista di costo minimo secondo il criterio a diodi - controllare se la sintesi così ottenuta è soggetta ad alee, ed eventualmente classificarle e rimuoverle Effettuare infine la sintesi a porte NOR di 2 (si noti di 2). NB: Al fine di rendere standard il layout delle mappe di Karnaugh, semplificando così la correione dell eserciio, si utilii c in come la variabile di ingresso di ordine maggiore. Una possibile soluione L incrementatore in base 7 prende in ingresso una cifra in base 7, codificata su 3 variabili logiche x 2 x, più un riporto entrante c in, e produce in uscita una cifra in base 7, codificata su 3 variabili logiche 2, più un riporto entrante c out. La tabella di verità è la seguente: La mappa di Karnaugh per 2 è la seguente: c in x 2 x x c out
12 x x c in x Da cui si ricava la mappa per 2, nella quale sono indicati anche gli implicanti principali. A= x x, B = c x, C = x x 2 in 2 2 D = c x x, E = x x x, F = c x x, G = c x x in 2 in 2 in 2 x x c in x 2 A - B D - E - F C G 2 L unico implicante esseniale è A, E è assolutamente eliminabile e tutti gli altri sono semplicemente eliminabili. Le liste di copertura irridondanti sono quelle riquadrate nel disegno sottostante: A,C,D B G? A,C,D,F A,C,D,G A B? A,B,G A,B D C? A,B,C A,B,C,F La lista di copertura di costo minimo rispetto al criterio a diodi è {A,B,G}, il cui costo è. La sintesi di costo minimo a porte NOR per 2 è la seguente: 2
13 = x x + c x + c x x 2 2 in 2 in ( ) ( in ) ( in ) 2 = x2 + x + c + x2 + c + x+ x La sintesi secondo la lista di copertura di costo minimo è soggetta ad alee statiche del primo ordine sul livello per le transiioni,. Tali alee possono essere rimosse inserendo l implicante C nella lista di copertura. ( ) ( in ) ( in ) ( ) = x + x + c + x + c + x + x + x + x Esercii RSA 2. Eserciio Descrivere e sintetiare a porte NOR la rete sequeniale asincrona con due variabili di ingresso x e x ed una variabile di uscita, che si evolve come segue: se x = x, allora = x = x; altrimenti, se x x, allora commuta. Soluione La rete sequeniale asincrona è descritta dalla seguente tabella di flusso: x x S S S S S S S S S Gli stati S ed S2 sono gli stati in cui la rete si stabilia quando i valori delle variabili di ingresso sono entrambi uguali rispettivamente a e, mentre gli stati S ed S3 sono stati stabili raggiunti quando l uscita commuta rispettivamente da a, e da a. Adottando la codifica S =, S =, S 2 =, e S 3 =, la rete è esente da corse critiche. Con riferimento al modello strutturale con elementi neutri di ritardo (probabilmente non necessari in questo caso, perché la rete sembra non essere affetta da alee esseniali per esserne sicuri andrebbe fatta una verifica sul circuito finale in base alla codifica effettuata), le mappe di Karnaugh relative alle uscite della rete combinatoria CN sono: y y x x a a Una possibile coppia di forme PS corrispondenti (esenti da alee statiche) è: 3
14 ( ) ( ) ( ) ( ) ( ) ( ) a = x + x x + y x + y, a = x + x x + y x + y. Per la rete CN2, è immediato verificare che: = y. 2.2 Eserciio Si consideri il seguente sistema x s q x RA r FlipFlop SR Descrivere e sintetiare la rete sequeniale asincrona RA in modo tale che la variabile q commuti ogni qual volta si presenta in ingresso al sistema lo stato xx =. Sintetiare le reti combinatorie in forma SP, e calcolarne il costo a porte e a diodi. E Si ricordi che RA è una rete sequeniale asincrona e quindi, quando riceve in ingresso xx =, compie un passo e poi si stabilia per tutto il tempo in cui lo stato di ingresso permane. 2 Non ci si preoccupi che il tutto risponda alle specifiche fin dall arrivo del primo stato di ingesso xx = immediatamente successivo all accensione. Soluione La rete RA deve essere fatta in modo tale che le sue uscite siano - alternativamente, quando gli ingressi sono - in tutti gli altri casi. Il diagramma di flusso è pertanto il seguente:,,,,, S/ S/- S2/-, S3/ che corrisponde alla seguente tabella di flusso: 4
15 x x sr S S S S S - S -- S2 S S2 S2 S2 S2 S3 S2 - S3 -- S S3 S Adottando la codifica S=, S=, S2=, S3=, si ottiene per la rete CN2 l espressione s= y, r = y. Pertanto, il costo di CN2 è nullo. Utiliando come meccanismo di marcatura degli elementi neutri di ritardo, si ottengono le seguenti mappe per la rete combinatoria CN: x x x x y y y y Dalle quali si ottiene: a a = y y + y x+ y x + x x y, a = y y + y x+ y x + x x y. Il costo a porte della rete CN è 8 (e non ), in quanto le stesse due porte AND possono essere utiliate contemporaneamente nella sintesi di a ed a. Analogamente, il costo a diodi è 22 e non 26. Impiegando invece dei Flip-Flop SR come elementi di marcatura, si ottengono le seguenti mappe per la rete CN: a 5
16 x x x x y y y y sr sr Dalle quali si ricava: s = x x y, r = x x y, s = x y+ x y, r = y x + y x. Il costo a porte è 8; il costo a diodi è 6. 3 Esercii RSS 3. Eserciio Descrivere e sintetiare a porte NOR una rete sequeniale sincroniata di Mealy che ha due variabili di ingresso x e x, ed una variabile di uscita. La rete evolve nel seguente modo: se lo stato d ingresso corrente è uguale al precedente, = and(x, x ), altrimenti, se lo stato d ingresso corrente non è uguale al precedente, = xor(x, x ). Nota: il primo stato di uscita della rete è non significativo. Soluione Nello stato S la rete ricorda che ha precedentemente ricevuto in ingresso Nello stato S la rete ricorda che ha precedentemente ricevuto in ingresso Nello stato S2 la rete ricorda che ha precedentemente ricevuto in ingresso Nello stato S3 la rete ricorda che ha precedentemente ricevuto in ingresso Quindi: S s S S2 s3 S s S S2 s3 S2 s S S2 s3 S3 s S S2 s3 Stato interno successivo S and xor xor xor S xor and xor xor S2 xor xor and xor S3 xor xor xor and La tabella di flusso che descrive la rete è pertanto la seguente: 6
17 x x S S / S / / / S S / S / / / S / S / / / S / S / / / Adottando le codifiche S =, S =, =, e =, con riferimento al modello strutturale con flip-flop D-positive-edge-triggered come elementi di registro, una possibile implementaione della rete è la seguente: a = x, a = x (la rete che calcola lo stato successivo è costituita da due cortocircuiti) = x + x x + y + y x + y + y x + x + y ( ) ( ) ( ) ( ) 3.2 Eserciio ) Descrivere una rete sequeniale sincroniata di Moore che ha due variabili di ingresso j e k, ed una variabile di uscita q e si comporta come il flip-flop JK, differeniandosene per la diversa evoluione nel solo caso j = k =. In tal caso infatti porta q ad se la volta precedente in cui lo stato d ingresso j = k = si era presentato, l uscita era stata resettata; porta q a se la volta precedente in cui lo stato d ingresso j = k = si era presentato, l uscita era stata settata. A: la prima volta che si presenta lo stato d ingresso j = k =, allora porta q ad. 2) Sintetiare la rete a porte NOR Soluione La tabella di flusso che descrive la rete è la seguente: j k S S S S q S S S S S S Adottando le codifiche S =, S =, =, e =, con riferimento al modello strutturale con flip-flop D-positive-edge-triggered come elementi di registro, una possibile implementaione della rete è la seguente: ( ) ( ) ( ) ( ) ( ) ( ) a = j+ y + k+ y + j + k + y a = j+ k + j+ y + k + y q = y 7
18 3.3 Eserciio Descrivere e sintetiare la rete sequeniale sincroniata di Moore riconoscitore della sequena,,,,. Soluione Descriione: La tabella di flusso per il riconoscitore è la seguente: x S S S S S S S S 4 S 4 S S 5 S 5 S S Sintesi: Con riferimento al modello strutturale con un registro come elemento di memoria, la rete CN ha quattro ingressi (x, y 2, y e y ) e tre uscite (a 2, a e a ), la rete CN2 tre ingressi (y 2, y e y ) ed una uscita (). Assumendo la seguente codifica degli stati interni: Stato interno Codifica S S S 4 S 5 si ottengono, dalla tabella delle transiioni, le seguenti mappe di Karnaugh per le reti CN e CN2: 8
19 xy 2 yy y yy 2 aaa Ne deriva: a2 = xyy + xy2y a = xyy + xy2yy a = x + y2y = y2y 3.4 Eserciio Descrivere e sintetiare una rete sincroniata con tre ingressi a,b,c ed un uscita. L uscita è sempre a ero, tranne quando si presenta una sequena di tre stati di ingresso consecutivi aventi le seguenti caratteristiche: Primo stato di ingresso: a=b, c= Secondo stato di ingresso: a!=b, c= Tero stato di ingresso: a=b, c= Ad esempio, le sequene di stati di ingresso,, e,, sono riconosciute dalla rete. Utiliare per la rete il modello di Moore, eventualmente preceduto da una piccola rete combinatoria che semplifichi la trattaione. Una possibile soluione Posto x= a XOR b si può descrivere e sintetiare una rete me una prima rete combinatoria XOR seguita da una banale rete sequeniale sincroniata di Moore con due variabili di ingresso x e c, che riconosca la sequena: ) x=, c= 2) x=, c= 3) x=, c= 9
20 Il grafo di flusso della nuova rete è il seguente La tabella di flusso equivalente è: x c S S S S S S S S S S2 S2 S S3 S S S3 S S S S Se usiamo flip-flop JK come elementi di marcatura, si ha: x c CN j k j k j k j k y y CN2 Scegliendo per gli stati la codifica S=, S=, S2=, S3=, si ottiene che la rete CN2 è = y y. Utiliando questa codifica e la tabella di applicaione del ff JK, si ottiene quanto segue: x c y y j,k 2
21 x c y y j,k da cui j = xcy, k = y + x+ c, k = c+ x y 3.5 Eserciio Si consideri una rete sequeniale sincroniata di Moore con due variabili di ingresso e due variabili di uscita. Interpretando le due variabili di uscita come un numero naturale a due cifre in base due, il comportamento della rete è il seguente: - quando gli ingressi sono diversi, la rete conta in avanti (modulo 4) - quando gli ingressi sono uguali, la rete conta all indietro (modulo 4) Descrivere e sintetiare la rete. Calcolare il costo (a porte e a diodi) della rete combinatoria CN. Parte facoltativa: sintetiare la rete CN utiliando esclusivamente porte XOR a due ingressi e porte. Calcolare il costo (a porte e a diodi) della rete combinatoria CN così realiata. Soluione Il diagramma e la tabella di flusso della rete in questione sono riportati in figura Scegliendo per ciascuno stato una codifica su due bit equivalente al valore che le variabili di uscita assumono in quello stato, si ottiene una rete CN2 di complessità nulla, quale che sia il modello strutturale usato. Utiliando un modello strutturale che prevede flip-flop D-positive-edge-triggered come meccanismi di marcatura, la mappa di Karnaugh per la rete CN è la seguente: x x y y S x a y S CN CN2 S3 x a y S2 a a Dalle mappe di Karnaugh sopra riportate si ricava la seguente sintesi SP: 2
22 a = y y x x + y y x x + y y x x + y y x x + y y x x + y y x x + y y x x + y y x x a = y Il cui costo a porte è 9 ed il cui costo a diodi è 4. Volendo, si possono utiliare flip-flop JK come meccanismo di marcatura. In questo caso, ricaviamo la tabella per la rete CN a partire dalla tabella di flusso e dalla tabella di applicaione del flip-flop JK x j j y k k CN CN2 j j x k k y x x y y x x y y S S S S S S S S j k Dalle mappe di Karnaugh sopra riportate si ricava la seguente sintesi SP: j = k = y x x + y x x + y x x + y x x j = k = Il cui costo a porte è 5 ed il cui costo a diodi è 6. j k Parte facoltativa: Relativamente al modello con flip-flop D-positive-edge-triggered, la variabile a può essere riscritta come segue: a = y y x x + y y x x + y y x x + y y x x + y y x x + y y x x + y y x x + y y x x = ( y y + y y) ( x x + x x) + ( y y + y y) ( x x + x x) = ( y y) ( x x) + ( y y) ( x x) = y y x x ( ) ( ) dal che si ricava che, utiliando soltanto porte XOR e, il costo a porte è 3 e quello a diodi è 6. Relativamente al modello con flip-flop JK, nella sintesi SP di j e k i valori non specificati sono stati assunti come o in accordo alla procedura di sintesi a costo minimo in forma SP di reti parialmente specificate. Assumendo invece pari ad i valori non specificati corrispondenti alle k = j = y y x x. caselle evideniate nelle mappe sottostanti, è immediato ottenere che ( ) ( ) 22
23 x x y y x x y y S S S S S S S S j Quindi, utiliando soltanto porte XOR e il costo a porte è 3 e quello a diodi 6. k 23
Reti Logiche T. Esercizi reti sequenziali asincrone
Reti Logiche T Esercizi reti sequenziali asincrone ESERCIZIO N. 1 Una rete sequenziale asincrona è caratterizzata da due segnali d ingresso A e C e da un segnale di uscita Z. I segnali d ingresso non possono
Esercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
Calcolatori Elettronici
Calcolatori Elettronici Lezione 11 -- 19/1/2012 Reti Logiche: esercizi sulle le reti combinatorie Emiliano Casalicchio [email protected] Argomenti della lezione Reti combinatorie Decoder,
Reti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone
Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Reti Sequenziali Asincrone Sommario: Definizione Condizioni di pilotaggio
NOME e COGNOME (stampatello): Compito A. Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo.
NOME e COGNOME (stampatello): Compito A Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo. 0 1 S1 S7/01 S2/11 S2 S2/10 S3/11 S3 S0 S2/01 S4 S0 S5/01 S5 S6/10 S4/11 S6 S5/10
Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica
Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Corso di Laurea in Ingegneria Elettronica Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali Tutorato di Calcolatori
ESAME DI ARCHITETTURA I COMPITO A
ESAME DI ARCHITETTURA I COMPITO A Esercizio (6 punti) Si consideri l automa di Mealy specificato dalla seguente tabella: S S/ S S S2/ S3/ S2 S2/ S3/ S3 S/ S/ S4 S/ S S5 S2/ S3/ ) Disegnare l automa. 2)
Sintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone Sintesi di Reti Sequenziali Sincrone Una macchina sequenziale è definita dalla quintupla I è l insieme finito dei simboli d ingresso U è l insieme finito dei simboli
Esercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
Prova d esame di Reti Logiche T 10 Giugno 2016
Prova d esame di Reti Logiche T 10 Giugno 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali
Reti Logiche Prof. B. Buttarazzi A.A. 29/2 Reti Sequenziali Sommario Analisi di Reti Sequenziali Sintesi di Reti Sequenziali Esercizi 3/6/2 Corso di Reti Logiche 29/ 2 Analisi di Reti Sequenziali Passare
Alee in macchine combinatorie
Corso di Calcolatori Elettronici I A.A. 2010-2011 Alee in macchine combinatorie Lezione 12 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Le Alee La presenza di ritardi nei dispositivi
Esercizi Risolti RETI LOGICHE T (Modulo 2)
Esercizio 1 Utilizzando l approccio visto nella realizzazione dell adder binario interno alla ALU si esegua il procedimento di sintesi del componente ADDER_5 4 che sommi operandi in base 4 (es 3+3=12;
Prova d esame di Reti Logiche T 13 Luglio 2016
Prova d esame di Reti Logiche T 13 Luglio 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
I circuiti elettronici capaci di memorizzare un singolo bit sono essenzialmente di due tipi: LATCH FLIP-FLOP. Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
Reti sequenziali asincrone
Reti sequenziali asincrone Esercizio Una rete sequenziale asincrona è caratterizzata da due segnali di ingresso (E, X) e da un segnale di uscita (Z). I segnali di ingresso non variano mai contemporaneamente,
COMPITO A Esercizio 1 (13 punti) Dato il seguente automa:
COMPITO A Esercizio 1 (13 punti) Dato il seguente automa: 1/0 q8 1/0 q3 q1 1/0 q4 1/0 q7 1/1 q2 1/1 q6 1/1 1/1 q5 - minimizzare l automa usando la tabella triangolare - disegnare l automa minimo - progettare
Appello di Progettazione di Sistemi Digitali 16 Settembre Docenti: Proff. Gorla e Massini
Appello di Progettazione di Sistemi Digitali 16 Settembre 2013 - Docenti: Proff. Gorla e Massini Esercizio 1 (3 punti): Convertire in base 4 con rappresentazione in virgola fissa il numero decimale 214,1362
Reti Logiche Combinatorie
Testo di riferimento: [Congiu] - 2.4 (pagg. 37 57) Reti Logiche Combinatorie 00.b Analisi Minimizzazione booleana Sintesi Rete logica combinatoria: definizione 2 Una rete logica combinatoria èuna rete
Esercizio 1. Sintesi ottima SP e NAND
Esercizio Sintesi ottima SP e NAND x x 0 x 00 3 x 2 00 0 0 0 0 0 0 0 x 4 = 0 X x 0 x 00 3 x 2 00 0 0 0 x 4 = U = x 4 x 2 + x 4 x 3 x + x 2 x x 0 + x 3 x x 0 + x 4 x 3 x 0 + x 3 x 2 x x 0 U nand = (x 4
Calcolatori Elettronici Lezione 2 Algebra delle reti Logiche
Calcolatori Elettronici Lezione 2 Algebra delle reti Logiche Ing. Gestionale e delle Telecomunicazioni A.A. 27/8 Gabriele Cecchetti Algebra delle reti logiche Sommario: Segnali digitali vs. segnali analogici
I Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
AB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
Domande di Reti Logiche compito del 29/1/2016
Domande di Reti Logiche compito del 29/1/2016 Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco Usare lo spazio bianco sul retro
Sintesi Sequenziale Sincrona
Sintesi Sequenziale Sincrona Sintesi comportamentale di reti sequenziali sincrone senza processo di ottimizzazione Sintesi comportamentale e architettura generale Diagramma degli stati Tabella degli stati
Introduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero
Esercitazioni di Reti Logiche. Lezione 3
Esercitazioni di Reti Logiche Lezione 3 Semplificazione & Porte NAND/NOR Zeynep KIZILTAN [email protected] Argomenti Semplificazione con l uso delle mappe di Karnaugh a 3 variabili a 4 variabili
FONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali
FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno
Sintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S 7
Compito A Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S 3 1/1 0/0 S 6 S 7 S 1 S 2 S 4 S 5 0/0 1/1 Esercizio 2 (15 punti) Progettare un
Esercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Combinatorie & Complementi sulle Reti Combinatorie Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico
Metodo di Quine-McCluskey. Algoritmo. Sommario. Sommario. M. Favalli
Sommario Metodo di Quine-McCluskey M. Favalli Engineering Department in Ferrara 2 3 Sommario Analisi e sintesi dei sistemi digitali / Algoritmo Analisi e sintesi dei sistemi digitali 2 / 2 3 Metodo esatto
Richiami di Algebra di Commutazione
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n Prof. Rosario Cerbone [email protected] http://digilander.libero.it/rosario.cerbone a.a. 6-7 Richiami di Algebra di Commutazione In questa
Fondamenti di Informatica
Fondamenti di Informatica Algebra di Boole e Circuiti Logici Prof. Christian Esposito Corso di Laurea in Ingegneria Meccanica e Gestionale (Classe I) A.A. 2016/17 Algebra di Boole e Circuiti Logici L Algebra
Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche
Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Esercitazione 1 (Capitolo 2) Reti Logiche Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie
x y z F x y z F 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario
Esercitazione di Calcolatori Elettronici Prof. Gian Luca Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
Livello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali
Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti
Sintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito
