Esercizio 1. Sintesi ottima SP e NAND
|
|
- Gianpaolo Maggio
- 5 anni fa
- Visualizzazioni
Transcript
1 Esercizio Sintesi ottima SP e NAND x x 0 x 00 3 x x 4 = 0 X x 0 x 00 3 x x 4 = U = x 4 x 2 + x 4 x 3 x + x 2 x x 0 + x 3 x x 0 + x 4 x 3 x 0 + x 3 x 2 x x 0 U nand = (x 4 x 2 ) (x 4 x 3 x ) (x 2 x x 0 ) (x 3 x x 0 ) (x 4 x 3 x 0 ) (x 3 x 2 x x 0 )
2 Sintesi ottima PS x x 0 x 00 3 x x 4 = 0 X x 0 x 00 3 x x 4 = U = (x 4 + x 3 + x 2 ) (x 3 + x 2 + x + x 0 ) (x 3 + x 2 + x + x 0 ) (x 4 + x 3 + x 2 + x + x 0 ) (x 4 + x 2 + x + x 0 )
3 0 x 4 x 4 x 0 x x 2 x 3 Sintesi con MUX a 4 vie I0 I I2 I3 I4 I5 I6 I7 I8 I9 I I I2 I3 I4 I5 A0 A A2 Z A3 U x 3 x 2 x x 0 x 4 =0 x 4 = U(x 4 ) x 4 x 4 x 4 x x 4 x 4
4 Multiplexer a 2 vie Lo schema con multiplexer a due vie si ricava direttamente dalla tavola della verità, che specifica già le quattro espressioni in funzione delle due variabili di controllo x 4 e x 3 I0 I I2 I3 Z U A0 A x 0 x 0 x x x 2 x 2 x 3 x 4
5 Esercizio 2 Posto come al solito m(i) il mintermine la cui configurazione di variabili è espressa dal valore binario dell indice i, un modo di scrivere l espressione è: n i 0 m( i) Il numero totale di interconnessioni è n 2 n + 2 n + se si hanno a disposizione segnali in forma vera e negata, n 2 n + 2 n + + n se si devono considerare anche n connessioni a n NOT per realizzare i segnali in forma negata a b c DEC 3:8 A0 A A2 U0 U U2 U3 U4 U5 U6 U7 z
6 Passo c d a b Esercizio 3 Z = ( (a + b) (c + d) + a (b + c ) ) (a + d ) Z = ( ( (a + b) (c + d) ) + ( a (b + c ) ) ) (a + d ) Z = ( ( (a b) (c d) ) ( a (b c ) ) ) (a d ) Z nor = ( ( (a b) (c d) ) ( a (b c ) ) ) (a d ) Parentesi Passo 2 c a z d
7 Esercizio 3 Z = ( (a + b) (c + d) + a (b + c ) ) (a + d ) Z = a Z( 0, b, c, d) + a Z(, b, c, d) = a ( ( (0+b) (c+d) + 0 (b+c )) (0+d ) ) + a ( ( (+b) (c+d) + (b+c )) (+d ) ) Z = a ( ( (b) (c+d) + 0) (d ) ) + a ( ( () (c+d) + (b+c )) () ) Z = a b (c+d) d + a (( c + d) + (b + c )) Z = a b (c+d) d + a (c + d + b + c ) Espansione Identità / Limite Identità / Limite Associativa Distributiva Z = a b c d + a b d d + a (c + d + b + c ) Z = a b c d + a b 0 + a (d + b + ) Z = a b c d + a Limitazione Limite
8 Esercizio 3 Z = a b c d + a Forma SP da cui dedurre direttamente mappa a b c d Sintesi ottima a b c d Z Z Z = a b c d + a Z = b c d + a
9 Esercizio 4 Il codice BCD prevede la codifica con 4 bit, B 0, B, B 2, B 3. La probabilità di osservare due errori è quindi La stringa da inviare usando bit di parità è: La stringa da inviare usando Hamming è: e con B 0 B B 2 B 3 P C C 2 B 0 C 4 B B 2 B 3 P XOR B 0,B,B2, B3 C XOR B,B, C XOR B,B, C XOR B,B, 0 B B3 4 2 B3
10 Esercizio 4 La sindrome di errore può essere calcolata dal ricevitore come E XOR B 0,B,B3, C E XOR B 0,B,B2,B3,P E 2 XOR B 0,B2,B3, C 2 E4 XOR B,B2,B3, C4 Nel caso di trasmissione del numero 6, ovvero in BCD, le stringhe trasmesse sono parità: Hamming Se il bit più significativo cambia valore durante la trasmissione, le sindromi di errore saranno E E E2 E 4 XOR 0,,,0 XOR 0,,, XOR 0,,, XOR,,,, 0 (individuazione situazione di errore) Indice del bit da correggere (invertire)
11 Esercizio 5 Somma in Complemento a = 0 Conversione addendi in base (abs( 2 (0))) = not(0)+ = 0 + = 0 = 6 -> 2 (0) =(-6) 2 (000) =(+4) Somma in base : = -2 Conversione risultato in base (abs( 2 (0))) = not(0)+ = = 000 = 2 -> 2 (0) =(-2) Lo schema richiede 5 full-adder in cascata, il ritardo di caso peggiore è quindi 50 ns
12 Esercizio 6 Sintesi ottima SP b c d e b c d e a = 0 a = z = abc + b d + c e
13 Esercizio 6 Sintesi ottima PS b c d e b c d e a = 0 a = z = (b+c +d ) (b +c+e ) (a+b +c ) (b+d +e )
14 Esercizio 6 Sintesi con soli gate NAND e NOR z = abc + b d + c e z NAND = (a b c) (b d ) (c e ) z = (b+c +d ) (b +c+e ) (a+b +c ) (b+d +e ) z NOR = (b c d ) (b c e ) (a b c ) (b d e )
15 Esercizio 7 Il circuito da completare prevede la realizzazione di z tramite MUX (e quindi il teorema di espansione) con due bit di indirizzo, collegati agli ingressi d ed e. z = d e z(a,b,c,0,0) + d e z(a,b,c,0,) + d e z(a,b,c,,0) + d e z(a,b,c,,) Ognuna delle 4 funzioni di 3 variabili da collegare ai 4 ingressi va realizzata con 2 circuiti DEC + OR, quindi partendo dall espressione generale SP. Dobbiamo quindi inserire collegamenti per le configurazioni in cui la funzione vale (mintermini). Il primo DEC è attivo quando a =, quindi si dovranno considerare i mintermini di b,c nella zona della tabella della verità riportata a destra nel testo. Viceversa per l altro DEC. A titolo di esempio si riporta la porzione di tabella della verità per sintetizzare le due funzioni che insistono sugli ingressi 0 e del MUX. b c Z(0,b,c,0,0) Z(,b,c,0,0) Z(0,b,c,0,) Z(,b,c,0,)
16 Esercizio 7 D E 0 C 2 EN 3 a a 0 D E 0 C 2 EN 3 a a 0 a b c d e a a MUX z
17 x y OE Esercizio 8 z = yx + y x È necessario aggiungere un segnale di output enable OE che eviti che i gate 3-state comandino il segnale z contemporaneamente z OE deve essere portato a 0 prima di modificare il valore di y y OE z
18 Esercizio 9 Sintesi priva di alee di 0 L espressione di costo minimo priva di alee di 0 è l espressione minima SP x x 0 x 00 3 x X x 0 x 00 3 x x 4 = 0 x 4 = z = x 4 x 3 x 2 + x 4 x 2 x 0 + x 4 x x 0 + x 4 x 3 x 0
19 Esercizio 9 Sintesi priva di alee di L espressione di costo minimo priva di alee di è l espressione minima PS x x 0 x 00 3 x X x 0 x 00 3 x x 4 = 0 x 4 = z = (x 4 + x 3 + x 2 ) (x 4 + x + x 0 ) (x 4 + x 3 + x 0 ) (x 4 + x 2 + x 0 )
20 Esercizio 9 Sintesi priva di alee l espressione completamente priva di alee richiede la copertura, ad esempio degli, in modo che adiacenti rientrino nello stesso RR x x 0 x 00 3 x X x 0 x 00 3 x x 4 = 0 x 4 = z = x 4 x 3 x 2 + x 4 x 2 x 0 + x 4 x x 0 + x 4 x 3 x 0 + x 3 x 2 x 0 + x 4 x 3 x + x 4 x 3 x 0 + x 3 x 2 x x 0
21 Esercizio Sintesi della rete di costo minimo con mappe di Karnaugh X 2 X X 3 X 2 X Z Z X 3 0 X 3 0 X 2 X Z =X 3 +X Z 0 =X 3 +X
22 Tabella della verità per la rete sintetizzata anche nel caso di configurazioni proibite X 3 0 X 2 X X 3 0 X 2 X Z =X 3 +X Ottengo in uscita per tutte le configurazioni degli ingressi contenute in un raggruppamento rettangolare X 3 X 2 X Z Z Z 0 =X 3 +X
23 Sintesi dell encoder con priorità X 3 X 2 X Z Z NO! Priorità deve essere a X2, non a X3. Necessario modificare Z0 0 OK! Priorità a X3. X 3 0 X 2 X X 3 0 X 2 X Z =X 3 +X Z 0 =X 3 +X X 2
24 Esercizio Sintesi ottima PS a b d e c = 0 a b d e c = z = (b + c + e ) (a + b + d) (a + c + e ) (c + d + e) (b + d + e )
25 Sintesi ottima SP a b d e c = 0 a b d e c = z = ab c + a b de + bcd + c e + ae
26 Esercizio 2 Tabella della verità e mappe corrispondenti s u b t r. a d d e r O a b ci sd co b ci O a sd b ci O a co
27 Sintesi ottima SP b ci O a sd b ci O a co sd = a b ci + a b ci + a b ci + a b ci co = b ci + O a ci + O a b + O a ci + O a b
28 Sintesi ottima PS b ci O a sd b ci O a co sd = (a+b+ci) (a +b+ci ) (a+b +ci ) (a +b+ci ) co = (b+ci) (O+a +ci) (O+a +b) (O +a+ci) (O +a+b)
Algebra di Boole. Le operazioni base sono AND ( ), OR ( + ), NOT ( )
Algebra di Boole Circuiti logici: componenti hardware preposti all'elaborazione delle informazioni binarie. PORTE LOGICHE (logical gate): circuiti di base. Allo scopo di descrivere i comportamenti dei
DettagliCap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche
Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche 3.1 LE PORTE LOGICHE E GLI OPERATORI ELEMENTARI 3.2 COMPORTAMENTO A REGIME E IN TRANSITORIO DEI CIRCUITI COMBINATORI I nuovi
DettagliSintesi Combinatoria Uso di componenti diversi dagli operatori elementari. Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08
Sintesi Combinatoria Uso di componenti diversi dagli operatori elementari Mariagiovanna Sami Corso di reti Logiche 8 Anno 27-8 8 Quali componenti, se non AND e OR (e NOT )? Si è detto inizialmente che
DettagliEsercitazioni di Reti Logiche. Lezione 2 Algebra Booleana e Porte Logiche. Zeynep KIZILTAN zkiziltan@deis.unibo.it
Esercitazioni di Reti Logiche Lezione 2 Algebra Booleana e Porte Logiche Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Algebra booleana Funzioni booleane e loro semplificazioni Forme canoniche Porte
DettagliComponenti combinatori
Componenti combinatori Reti combinatorie particolari (5.., 5.3-5.8, 5.) Reti logiche per operazioni aritmetiche Decoder ed encoder Multiplexer Dispositivi programmabili: PROM e PLA Reti combinatorie particolari
DettagliCORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I)
CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Codifica delle Informazioni T insieme delle informazioni da rappresentare E insieme
DettagliReti Logiche. Le reti logiche sono gli elementi architettonici di base dei calcolatori, e di tutti gli apparati per elaborazioni digitali.
Reti Logiche Le reti logiche sono gli elementi architettonici di base dei calcolatori, e di tutti gli apparati per elaborazioni digitali. - Elaborano informazione rappresentata da segnali digitali, cioe
DettagliModulo 8. Elettronica Digitale. Contenuti: Obiettivi:
Modulo 8 Elettronica Digitale Contenuti: Introduzione Sistemi di numerazione posizionali Sistema binario Porte logiche fondamentali Porte logiche universali Metodo della forma canonica della somma per
DettagliSintesi di reti combinatorie. Sommario. Motivazioni. Sommario. Funzioni Espressioni. M. Favalli
Sommario Sintesi di reti combinatorie Funzioni Espressioni 1 Teorema di espansione di Shannon (Boole) M. Favalli Engineering Department in Ferrara 2 Forme canoniche 3 Metriche per il costo di una rete
DettagliAlgebra Booleana 1 ALGEBRA BOOLEANA: VARIABILI E FUNZIONI LOGICHE
Algebra Booleana 1 ALGEBRA BOOLEANA: VARIABILI E FUNZIONI LOGICHE Andrea Bobbio Anno Accademico 2000-2001 Algebra Booleana 2 Calcolatore come rete logica Il calcolatore può essere visto come una rete logica
DettagliUn circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati e collegati
Il Livello LogicoDigitale i Blocchi funzionali combinatori Circuiti integrati Un circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati
DettagliMacchine combinatorie
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine combinatorie Lezione 10 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Analisi e Sintesi di un sistema 1/2 Per analisi di
DettagliPROGRAMMA SVOLTO E L E T T R O N I C A Anno Scolastico 2014/2015 Classe III Ae Prof. Boldrini Renato Prof. Procopio Sostene
PROGRAMMA SVOLTO E L E T T R O N I C A Anno Scolastico 2014/2015 Classe III Ae Prof. Boldrini Renato Prof. Procopio Sostene LIBRI DI TESTO: Autore: Conte/Ceserani/Impallomeni Titolo: ELETTRONICA ED ELETTROTECNICA
DettagliL algebra di Boole. Cenni Corso di Reti Logiche B. Mariagiovanna Sami
L algebra di Boole Cenni Corso di Reti Logiche B Mariagiovanna Sami Algebra Booleana: sistema algebrico Operazione: Operazione α sull'insieme S={s1,s2,...} = funzione che da SxS (prodotto cartesiano S
DettagliEsercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche
Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Esercitazione 1 (Capitolo 2) Reti Logiche Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie
Dettaglix y z F x y z F 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario
Esercitazione di Calcolatori Elettronici Prof. Gian Luca Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
DettagliLogica binaria. Porte logiche.
Logica binaria Porte logiche. Le porte logiche sono gli elementi fondamentali su cui si basa tutta la logica binaria dei calcolatori. Ricevono in input uno, due (o anche più) segnali binari in input, e
Dettagli1. Operazioni in logica binaria e porte logiche
1. Operazioni in logica binaria e porte logiche Espressione di un numero in base 10 (notare a pedice p.es del numero 21); 21 10 =210 1 +110 0 527,98 10 =5 10 2 +2 10 1 +7 10 0 +9 10 1 +8 10 2 407,563 10
DettagliVariabili logiche e circuiti combinatori
Variabili logiche e circuiti combinatori Si definisce variabile logica binaria una variabile che può assumere solo due valori a cui si fa corrispondere, convenzionalmente, lo stato logico 0 e lo stato
DettagliLogica combinatoria. La logica digitale
Logica combinatoria La logica digitale La macchina è formata da porte logiche Ogni porta riceve in ingresso dei segnali binari (cioè segnali che possono essere 0 o 1) e calcola una semplice funzione (ND,
DettagliArchitettura degli Elaboratori I Esercitazione 1 - Rappresentazione dei numeri
Architettura degli Elaboratori I Esercitazione 1 - Rappresentazione dei numeri 1 Da base 2 a base 10 I seguenti esercizi richiedono di convertire in base 10 la medesima stringa binaria codificata rispettivamente
DettagliCircuiti logici. Parte xxv
Parte xxv Circuiti logici Operatori logici e porte logiche....................... 729 Operatori unari....................................... 730 Connettivo AND...................................... 730
DettagliCorso di Laurea in Informatica Architetture degli Elaboratori
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Esonero del 25 maggio 2005 Esercizio 1 (punti 3) Una scheda di memoria di un telefono cellulare mette a disposizione 8Mbyte di
DettagliArchitettura degli Elaboratori e delle Reti
Architettura degli Elaboratori e delle Reti Pagina lasciata intenzionalmente bianca i Indice 9 Marzo 006... 1 Insiemi... 1 Funzioni booleane... 1 Mintermini... 4 14 Marzo 006... 5 Logica proposizionale...
DettagliMatematica Computazionale Lezione 4: Algebra di Commutazione e Reti Logiche
Matematica Computazionale Lezione 4: Algebra di Commutazione e Reti Logiche Docente: Michele Nappi mnappi@unisa.it www.dmi.unisa.it/people/nappi 089-963334 ALGEBRA DI COMMUTAZIONE Lo scopo di questa algebra
DettagliFONDAMENTI DI LOGICA DIGITALE 1 DL 3155E20 LOGICA. Blocchi funzionali. Argomenti teorici
L1 LOGICA FONDAMENTI DI LOGICA DIGITALE 1 Concetti di logica: teoremi fondamentali dell'algebra booleana Sistema binario Funzioni logiche Descrizione algebrica delle reti logiche e le tavole della verità
DettagliMacchine combinatorie: encoder/decoder e multiplexer/demultiplexer
Corso di Calcolatori Elettronici I A.A. 20-202 Macchine combinatorie: encoder/decoder e multiplexer/demultiplexer Lezione 5 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di
DettagliA.C. Neve Esercizi Digitali 1
Esercizi di Elettronica Digitale.. Neve Esercizi Digitali 1 Porte logiche Elementari ND OR NND NOR EXOR EXNOR 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 1 1 1 0 0 0 1 * Reti logiche con interruttori
DettagliPROGRAMMA DI SCIENZE E TECNOLOGIE APPLICATE 2015/2016 Classe 2ª Sez. C Tecnologico
ISTITUTO TECNICO STATALE MARCHI FORTI Viale Guglielmo Marconi n 16-51017 PESCIA (PT) - ITALIA PROGRAMMA DI SCIENZE E TECNOLOGIE APPLICATE 2015/2016 Classe 2ª Sez. C Tecnologico Docente PARROTTA GIOVANNI
DettagliLaurea Specialistica in Informatica
Corso di Laurea in FISICA Laurea Specialistica in Informatica Fisica dell informazione 1 Elementi di Architettura degli elaboratori Prof. Luca Gammaitoni Informazioni sul corso: www.fisica.unipg unipg.it/gammaitoni/fisinfoit/gammaitoni/fisinfo
DettagliArchitettura degli Elaboratori Implementazione di funzioni booleane
Architettura degli Elaboratori Implementazione di funzioni booleane Giacomo Fiumara giacomo.fiumara@unime.it Anno Accademico 2012-2013 1 / 34 Introduzione /1 Ogni funzione booleana può essere implementata
DettagliAPPUNTI DI ELETTRONICA DIGITALE
APPUNTI DI ELETTRONICA DIGITALE ITIS MARCONI-GORGONZOLA docente :dott.ing. Paolo Beghelli pag.1/24 Indice 1.ELETTRONICA DIGITALE 4 1.1 Generalità 4 1.2 Sistema di numerazione binario 4 1.3 Operazioni con
Dettagli(71,1), (35,1), (17,1), (8,1), (4,0), (2,0), (1,0), (0,1) 0, 7155 2 = 1, 431 0, 431 2 = 0, 862 0, 896 2 = 1, 792 0, 724 2 = 1, 448 0, 448 2 = 0, 896
2 Esercizio 2.2 La rappresentazione esadecimale prevede 16 configurazioni corrispondenti a 4 bit. Il contenuto di una parola di 16 bit può essere rappresentato direttamente con 4 digit esadecimali, sostituendo
DettagliMemorie ROM (Read Only Memory)
Memorie ROM (Read Only Memory) Considerando la prima forma canonica, la realizzazione di qualsiasi funzione di m variabili richiede un numero di porte AND pari al numero dei suoi mintermini e di prolungare
DettagliEsempi ed esercizi Aritmetica degli elaboratori e algebra di commutazione
Esempi ed esercizi Aritmetica degli elaboratori e algebra di commutazione Fondamenti di Informatica Michele Ceccarelli Università del Sannio ceccarelli@unisannio.it Angelo Ciaramella DMI-Università degli
DettagliAlgebra di Boole e reti logiche. Giovedì 8 ottobre 2015
Algebra di Boole e reti logiche Giovedì 8 ottobre 2015 Punto della situazione Abbiamo visto le varie rappresentazioni dei numeri in binario e in altre basi e la loro aritmetica Adesso vedremo la logica
DettagliCircuiti logici combinatori
Circuiti logici combinatori - Prof. G. Acciari - M.M. Mano C.R.Kime, RETI LOGICHE IV ed, Pearson Prentice Hall Cap..,.,.6,.7,.8,.9 Ing. G. Acciari - Circuiti Logici (ver..) A.A. / Circuiti logici combinatori
DettagliSistemi di Numerazione e Algebra Booleana
Sistemi di Numerazione e Algebra Booleana Laura Farinetti Claudio Fornaro Antonio Lioy Massimo Poncino Dipartimento di Automatica e Informatica Politecnico di Torino Sistemi di numerazione Il sistema di
DettagliClasse III specializzazione elettronica. Elettrotecnica e elettronica
Classe III specializzazione elettronica Elettrotecnica e elettronica Macro unità n 1 Sistema binario e porte logiche Sistema di numerazione binario: conversioni binario-decimale e decimale-binario Porte
DettagliAritmetica dei Calcolatori 2
Laboratorio di Architettura 13 aprile 2012 1 Operazioni bit a bit 2 Rappresentazione binaria con segno 3 Esercitazione Operazioni logiche bit a bit AND OR XOR NOT IN OUT A B A AND B 0 0 0 0 1 0 1 0 0 1
DettagliArchitettura dei Calcolatori Algebra delle reti Logiche
Architettura dei Calcolatori Algebra delle reti Logiche Ing. dell Automazione A.A. 20/2 Gabriele Cecchetti Algebra delle reti logiche Sommario: Segnali e informazione Algebra di commutazione Porta logica
DettagliLinguaggio del calcolatore. Algebra di Boole AND, OR, NOT. Notazione. And e or. Circuiti e reti combinatorie. Appendice A + dispense
Linguaggio del calcolatore Circuiti e reti combinatorie ppendice + dispense Solo assenza o presenza di tensione: o Tante componenti interconnesse che si basano su e nche per esprimere concetti complessi
DettagliOperazioni Aritmetiche e Codici in Binario Giuseppe Talarico 23/01/2013
Operazioni Aritmetiche e Codici in Binario Giuseppe Talarico 23/01/2013 In questo documento vengono illustrate brevemente le operazioni aritmetiche salienti e quelle logiche ad esse strettamente collegate.
DettagliIntroduzione ai microcontrollori
Introduzione ai microcontrollori L elettronica digitale nasce nel 1946 con il primo calcolatore elettronico digitale denominato ENIAC e composto esclusivamente di circuiti a valvole, anche se negli anni
DettagliLogica e codifica binaria dell informazione
Politecnico di Milano Corsi di Laurea in Ingegneria Matematica e Ingegneria Fisica Dipartimento di Elettronica ed Informazione Logica e codifica binaria dell informazione Anno Accademico 2002 2003 L. Muttoni
Dettagliorario ricevimento via e-mail: orario ufficio risposta entro 3 giorni
FACOLTA : INGEGNERIA CORSO DI LAUREA: INFORMATICA INSEGNAMENTO: CONTROLLI DIGITALI Modulo 1 NOME DOCENTE: Prof. Giovanni Fedecostante indirizzo e-mail: giovanni.fedecostante@uniecampus.it orario ricevimento
DettagliDescrizione VHDL di componenti combinatori
Descrizione VHDL di componenti combinatori 5 giugno 2003 1 Decoder Il decoder è un componente dotato di N ingressi e 2 N uscite. Le uscite sono poste tutte a 0 tranne quella corrispondente al numero binario
DettagliLezione 2 Circuiti logici. Mauro Piccolo piccolo@di.unito.it
Lezione 2 Circuiti logici Mauro Piccolo piccolo@di.unito.it Bit e configurazioni di bit Bit: una cifra binaria (binary digit) 0 oppure 1 Sequenze di bit per rappresentare l'informazione Numeri Caratteri
Dettagli11010010 = 1*2^7 + 1*2^6 + 0*2^5 + 1*2^4 + 0*2^3 + 0*2^2 + 1*2^1 + 0*2^0 = 210
Il sistema BINARIO e quello ESADECIMALE. Il sistema di numerazione binario è particolarmente legato ai calcolatori in quanto essi possono riconoscere solo segnali aventi due valori: uno alto e uno basso;
DettagliESERCIZI DEL CORSO DI INFORMATICA
ESERCIZI DEL CORSO DI INFORMTIC Questa breve raccolta di esercizi vuole mettere in luce alcuni aspetti della prima parte del corso e fornire qualche spunto di riflessione. Il contenuto del materiale seguente
DettagliArchitettura degli Elaboratori
Circuiti combinatori slide a cura di Salvatore Orlando, Andrea Torsello, Marta Simeoni 1 Circuiti integrati I circuiti logici sono realizzati come IC (circuiti integrati)! realizzati su chip di silicio
DettagliEsercitazione Informatica I AA 2012-2013. Nicola Paoletti
Esercitazione Informatica I AA 2012-2013 Nicola Paoletti 4 Gigno 2013 2 Conversioni Effettuare le seguenti conversioni, tenendo conto del numero di bit con cui si rappresenta il numero da convertire/convertito.
DettagliI sistemi di numerazione
I sistemi di numerazione 01-INFORMAZIONE E SUA RAPPRESENTAZIONE Sia dato un insieme finito di caratteri distinti, che chiameremo alfabeto. Utilizzando anche ripetutamente caratteri di un alfabeto, si possono
DettagliAritmetica binaria sui numeri relativi (somme e sottrazioni) e Unità aritmetiche
Aritmetica binaria sui numeri relativi (somme e sottrazioni) e Unità aritmetiche Esercizi da laboratorio ed esercizi per l esame 30 ottobre 20 Reti Logiche Numeri relativi: rappresentazione in complemento
DettagliELEMENTI PROGETTAZIONE LOGICA
UNIVERSITA DEGLI STUDI DI MILANO BICOCCA CORSO DI LAUREA IN INFORMATICA ELEMENTI PROGETTAZIONE DI LOGICA Dispense per il Corso di PROGETTAZIONE LOGICA Prof. Giuliano F. BOELLA 2 i PREMESSA Queste dispense
DettagliAlgebra booleana e circuiti logici. a cura di: Salvatore Orlando
lgebra booleana e circuiti logici a cura di: Salvatore Orlando rch. Elab. - S. Orlando lgebra & Circuiti Elettronici I calcolatori operano con segnali elettrici con valori di potenziale discreti sono considerati
DettagliCalcolatori Elettronici Parte IV: Logica Digitale e Memorie
Anno Accademico 2013/2014 Calcolatori Elettronici Parte IV: Logica Digitale e Memorie Prof. Riccardo Torlone Università di Roma Tre Semplici elementi alla base di sistemi complessi Riccardo Torlone - Corso
Dettagli2.12 Esercizi risolti
Codifica dell'informazione 55 Lo standard IEEE prevede cinque cause di eccezione aritmetica: underflow, overflow, divisione per zero, eccezione per inesattezza, e eccezione di invalidità. Le eccezioni
Dettagli1 Carattere 1 2 Carattere 2 4 Carattere 4 X Carattere diverso da 1, 2, 4. Porta chiusa Porta aperta
1. Progettare una macchina a stati finiti (di Moore) che realizza una sistema di accesso a combinazione segreta: soltanto dopo aver premuto in sequenza i tasti: 1 4 4 2, l uscita che comanda l apertura
DettagliLE RETI COMBINATORIE
2-1 CAPITOLO II LE RETI COMBINATORIE 2.1 INTRODUZIONE Le reti combinatorie sono reti logiche caratterizzate dal fatto che lo stato dell'uscita all'istante t dipende solo dallo stato delle entrate allo
DettagliCODIFICA DELL INFORMAZIONE E CODICI BINARI
Codifica dell informazione 1 CODIFICA DELL INFORMAZIONE E CODICI BINARI Andrea Bobbio Anno Accademico 2001-2002 Codifica dell informazione 2 La codifica dell informazione I sistemi di elaborazione operano
Dettagli2.1 Rappresentazione binaria dell informazione I Interruttore I 0 alto 1 1 basso 0
Capitolo 2 Bit 2. - Rappresentazione dell informazione 2.2 Codici binari 2.3 - Trasmissione dell informazione 2.4 - Protezione dell informazione Descrizione dei segnali Variabili binarie Bit (binary digit)
DettagliUn metodo per il rilevamento degli errori: la tecnica del Bit di Parità
Appunti: Tecniche di rilevazione e correzione degli errori 1 Tecniche di correzione degli errori Le tecniche di correzione degli errori sono catalogabili in: metodi per il rilevamento degli errori; metodi
DettagliElementi di informatica
Elementi di informatica Sistemi di numerazione posizionali Rappresentazione dei numeri Rappresentazione dei numeri nei calcolatori rappresentazioni finalizzate ad algoritmi efficienti per le operazioni
DettagliSottrazione Logica. Sottrattore Parallelo
Sottrazione Logica Il progetto digitale deve provvedere, con sofisticate macchine combinatorie, al supporto di tutte le operazioni aritmetiche; in questa puntata ci occupiamo dei dispositivi chiamati a
DettagliUtilizzo I mintermini si usano quando si considererà la funzione di uscita Q come Somma di Prodotti (S. P.) ossia OR di AND.
IPSI G. Plana Via Parenzo 46, Torino efinizione di Mintermine onsiderata una qualunque riga della tabella di verità in cui la funzione booleana di uscita Q vale, si definisce mintermine il prodotto logico
Dettagli4 3 4 = 4 x 10 2 + 3 x 10 1 + 4 x 10 0 aaa 10 2 10 1 10 0
Rappresentazione dei numeri I numeri che siamo abituati ad utilizzare sono espressi utilizzando il sistema di numerazione decimale, che si chiama così perché utilizza 0 cifre (0,,2,3,4,5,6,7,8,9). Si dice
DettagliOperatori logici e porte logiche
Operatori logici e porte logiche Operatori unari.......................................... 730 Connettivo AND........................................ 730 Connettivo OR..........................................
DettagliESAME SCRITTO DI ELEMENTI DI INFORMATICA E PROGRAMMAZIONE. 13 Settembre 2011. COGNOME E NOME: MATRICOLA: Civile Ambiente e Territorio
COGNOME E NOME: MATRICOLA: Civile Ambiente e Territorio Non si possono consultare manuali, appunti e calcolatrici. Esercizio 1: Rappresentare come numero binario su 8 bit il numero decimale 108. Rappresentare
DettagliTRASMISSIONE DATI tra PC e CN (nozioni teoriche essenziali)
TRASMISSIONE DATI tra PC e CN (nozioni teoriche essenziali) (versione Dicembre 2002) Appunti ad esclusivo uso interno ITIS VARESE - specializzazione meccanici. Sistema binario: sistema numerico costituito
DettagliSommario. Addizione naturale
Sommario Introduzione Rappresentazione dei numeri interi positivi Rappresentazione dei numeri interi Operazioni aritmetiche Modulo e segno Addizione e sottrazione urale Addizione e sottrazione in complemento
DettagliReti Logiche A Appello del 24 febbraio 2010
Politecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi Reti Logiche A Appello del 24 febbraio 2010 Matricola prof.ssa Cristiana Bolchini Cognome Nome
DettagliSommario. Strumento CAD per la sintesi ottima di reti a 2 livelli. Motivazioni. PLA (Programmable Logic Array)
Sommario Strumento CAD per la sintesi ottima di reti a 2 livelli Approfondimento del corso di reti logiche M. Favalli Engineering Department in Ferrara M. Favalli (ENDIF) ESPRESSO Reti logiche / 39 Motivazioni
DettagliCalcolatori Elettronici
Facoltà di Ingegneria, Università degli Studi di Firenze Calcolatori Elettronici CDL in Ingegneria Elettronica Nuovo Ordinamento Slide del corso Prof. Paolo Nesi http://www.dsi.unifi.it/~nesi, nesi@dsi.unifi.it
DettagliAppunti di reti logiche. Ing. Luca Martini
Appunti di reti logiche Ing. Luca Martini 11 aprile 2003 Capitolo 1 Reti combinatorie Sommario In questo breve documento mostreremo sia alcuni concetti base sulle reti combinatorie, che alcuni dei moduli
DettagliI Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
DettagliLA TRASMISSIONE DELLE INFORMAZIONI QUARTA PARTE 1
LA TRASMISSIONE DELLE INFORMAZIONI QUARTA PARTE 1 I CODICI 1 IL CODICE BCD 1 Somma in BCD 2 Sottrazione BCD 5 IL CODICE ECCESSO 3 20 La trasmissione delle informazioni Quarta Parte I codici Il codice BCD
DettagliSistemi di Numerazione
Fondamenti di Informatica per Meccanici Energetici - Biomedici 1 Sistemi di Numerazione Sistemi di Numerazione I sistemi di numerazione sono abitualmente posizionali. Gli elementi costitutivi di un sistema
DettagliLab. Sistemi - Classe 5Bn A. S. 2000/2001 ITIS Primo Levi - Torino AA.AA. STANDARD SERIALE DI COMUNICAZIONE: RS232 Lo standard seriale di
STANDARD SERIALE DI COMUNICAZIONE: RS232 Lo standard seriale di interfacciamento è stato introdotto al fine di collegare dispositivi remoti a bassa velocità con un calcolatore centrale. In questo genere
DettagliComparatori. Comparatori di uguaglianza
Comparatori Scopo di un circuito comparatore é il confronto tra due codifiche binarie. Il confronto può essere effettuato per verificare l'uguaglianza oppure una relazione d'ordine del tipo "maggiore",
DettagliEsercitazioni su rappresentazione dei numeri e aritmetica dei calcolatori"
Esercitazioni su rappresentazione dei numeri e aritmetica dei calcolatori" slide a cura di Salvatore Orlando & Marta Simeoni " Architettura degli Elaboratori 1 Interi unsigned in base 2" Si utilizza un
DettagliDISPLAY REMOTO PILOTATO DALLA SERIALE. LCD_SERv10
DISPLAY REMOTO PILOTATO DALLA SERIALE su CPU18LCD LCD_SERv10 035-693737 1 FUNZIONI del sistema: Il sistema è composto da: 1. una scheda con a bordo ÄÅ Un regolatore 12Vcc / 7Vcc Ä a 5Vcc ÄÇ Un microprocessore
DettagliSintesi di reti logiche multilivello. Sommario. Motivazioni. Sommario. M. Favalli
Sommario Sintesi di reti logiche multilivello M. Favalli Engineering Department in Ferrara 1 2 3 Aspetti tecnologici Sommario Analisi e sintesi dei circuiti digitali 1 / Motivazioni Analisi e sintesi dei
DettagliConversione tra le basi binarie
Conversione tra le basi binarie In questa lezione impareremo la conversione tra binario e ottale la conversione tra binario ed esadecimale la conversione tra ottale ed esadecimale LEZIONE 10 Introduzione
DettagliEsercitazioni di Reti Logiche. Lezione 1 Rappresentazione dell'informazione. Zeynep KIZILTAN zkiziltan@deis.unibo.it
Esercitazioni di Reti Logiche Lezione 1 Rappresentazione dell'informazione Zeynep KIZILTAN zkiziltan@deis.unibo.it Introduzione Zeynep KIZILTAN Si pronuncia Z come la S di Rose altrimenti, si legge come
DettagliSOFTWARE DI PROGRAMMAZIONE PER ENCODER SERIALI ASINCRONI AMS / ACS / AMM / ACM Versione 1.5 Introduzione
SOFTWARE DI PROGRAMMAZIONE PER ENCODER SERIALI ASINCRONI AMS / ACS / AMM / ACM Versione. Introduzione Il software, realizzato dal Hohner Automazione s.r.l., permette di effettuare la programmazione dei
DettagliISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016
ISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016 CLASSE 3 I Discip lina: Elettrotecnica ed Elettronica PROGETTAZIONE DIDATTICA ANNUALE Elaborata e sottoscritta dai docenti: cognome
DettagliCODIFICA BINARIA. ... sono rappresentati ricorrendo a simboli che sintezzano il concetto di numerosità.
I METODI DI NUMERAZIONE I numeri naturali... sono rappresentati ricorrendo a simboli che sintezzano il concetto di numerosità. Il numero dei simboli usati per valutare la numerosità costituisce la base
DettagliEsercizi. Esercizi sulla codifica (Parte 1) Elementi di Informatica e Programmazione. Soluzioni degli esercizi Esercizio 2
Esercizi sulla codifica (Parte 1) Elementi di Informatica e Programmazione Docente: Dr. Daniela Fogli Esercizi 1. Convertire in formato decimale i seguenti numeri binari: 11, 101011, 1100, 111111, 10101010
DettagliCalcolatori Elettronici L-A
Calcolatori Elettronici L-A Mapping di chip di memoria e interfacce negli spazi di indirizzamento di sistemi con bus dati da 8 bit Decodifica degli indirizzi Decodifica completa Decodifica semplificata
DettagliCalcolatori: Algebra Booleana e Reti Logiche
Calcolatori: Algebra Booleana e Reti Logiche 1 Algebra Booleana e Variabili Logiche I fondamenti dell Algebra Booleana (o Algebra di Boole) furono delineati dal matematico George Boole, in un lavoro pubblicato
DettagliI.I.S. Primo Levi Badia Polesine A.S. 2012-2013
LGEBR DI BOOLE I.I.S. Primo Levi Badia Polesine.S. 2012-2013 Nel secolo scorso il matematico e filosofo irlandese Gorge Boole (1815-1864), allo scopo di procurarsi un simbolismo che gli consentisse di
DettagliCALCOLO COMBIN I A N T A O T RIO
CALCOLO COMBINATORIO Disposizioni Si dicono disposizioni di N elementi di classe k tutti quei gruppi che si possono formare prendendo ogni volta k degli N elementi e cambiando ogni volta un elemento o
DettagliFlip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
DettagliLezione 2 OPERAZIONI ARITMETICHE E LOGICHE ARCHITETTURA DI UN ELABORATORE. Lez2 Informatica Sc. Giuridiche Op. aritmetiche/logiche arch.
Lezione 2 OPERAZIONI ARITMETICHE E LOGICHE ARCHITETTURA DI UN ELABORATORE Comunicazione importante dalla prossima settimana, la lezione del venerdì si terrà: dalle 15:00 alle 17.15 in aula 311 l orario
Dettagli2AE 2BE [Stesura a.s. 2014/15]
Monte ore annuo Libro di Testo SETTEMBRE PROGRAMMAZIONE COORDINATA TEMPORALMENTE 99 ore di cui 66 di laboratorio Appunti forniti dal docente, G. Chiavola ECDL Syllabus 5.0 Guida all esame per la patente
DettagliReti logiche e componenti di un elaboratore
FONDAMENTI DI INFORMATICA Ing. Davide PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Reti logiche e componenti di un elaboratore 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di
DettagliAlgebra di Boole. Le operazioni, nell algebra booleana sono basate su questi tre operatori: AND ( ), OR ( + ),NOT ( )
Algebra di Boole L algebra di Boole prende il nome da George Boole, matematico inglese (1815-1864), che pubblicò un libro nel 1854, nel quale vennero formulati i principi dell'algebra oggi conosciuta sotto
DettagliI SISTEMI DI NUMERAZIONE (esercizi svolti)
ISTITUTO DI ISTRUZIONE SUPERIORE G. M. ANGIOY CARBONIA I SISTEMI DI NUMERAZIONE (esercizi svolti) Prof. G. Ciaschetti Conversione di un numero da binario a decimale Esercizio 1. Convertire in decimale
DettagliMinimizzazione di Reti Logiche Combinatorie Multi-livello
Minimizzazione di Reti Logiche Combinatorie Multi-livello Maurizio Palesi Maurizio Palesi 1 Introduzione Obiettivo della sintesi logica: ottimizzazione delle cifre di merito area e prestazioni Prestazioni:
Dettagli